CN101299439A - 耐高压恒流源器件及制造方法 - Google Patents

耐高压恒流源器件及制造方法 Download PDF

Info

Publication number
CN101299439A
CN101299439A CNA2008100289995A CN200810028999A CN101299439A CN 101299439 A CN101299439 A CN 101299439A CN A2008100289995 A CNA2008100289995 A CN A2008100289995A CN 200810028999 A CN200810028999 A CN 200810028999A CN 101299439 A CN101299439 A CN 101299439A
Authority
CN
China
Prior art keywords
region
metal
oxide layer
silicon substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100289995A
Other languages
English (en)
Other versions
CN101299439B (zh
Inventor
吴纬国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Nanker Integrated Electronic Co Ltd
Original Assignee
Guangzhou Nanker Integrated Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Nanker Integrated Electronic Co Ltd filed Critical Guangzhou Nanker Integrated Electronic Co Ltd
Priority to CN2008100289995A priority Critical patent/CN101299439B/zh
Publication of CN101299439A publication Critical patent/CN101299439A/zh
Priority to EP09008062A priority patent/EP2139042A1/en
Priority to US12/490,992 priority patent/US8169029B2/en
Priority to JP2009149858A priority patent/JP2010010680A/ja
Application granted granted Critical
Publication of CN101299439B publication Critical patent/CN101299439B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种可直接应用于交流电源及直流电源的具有过流过压保护功能的耐高压恒流源器件及制造方法。该器件包括P型硅衬底(1)、氧化层(6)、漏极金属(2)、源极金属(3)、栅极金属(4)、P+衬底接触区(51)、N+漏区(52)、N+源区(53)，连接N+漏区(52)与N+源区(53)的N－通道区(54)，将N+漏区(52)包围起来的N－漏区(92)，漏极金属(2)填充漏极通孔(82)并与N+漏区(52)相连接，源极金属(3)填充源极通孔(83)并分别与N+源区(53)、P+衬底接触区(51)相连接，源极金属(3)、栅极金属(4)通过连接金属(34)相电连接。该制造方法包括形成N+漏区、N+源区、N－漏区、P+衬底接触区、N－通道区、金属层的步骤。

Description

耐高压恒流源器件及制造方法
技术领域
本发明涉及一种耐高压恒流源器件及制造该耐高压恒流源器件的方法。
背景技术
“MOSFET”是英文“metal-oxide-semiconductor field effect transistor”的缩写，意即“金属氧化物半导体场效应晶体管”，其原理是所有现代集成电路芯片的基础。MOSFET器件可分为增强型和耗尽型，一般常用的是增强型。一个耗尽型MOSFET器件由三个基本部分构成：源极(S)、栅极(G)和漏极(D)。一个N-通道耗尽型MOS场效应管在源极及漏极之间接近栅极表面，有一个与源漏同极性的浅层掺杂层将源极与漏极相连接。当栅极与源极之间电压为正时，其饱和导通电流也随电压增高而增大，此点与增强型MOS场效应管相同。但是当栅极与源极同电位时，当漏极施以正压时，耗尽管先是经过电流急速上升的线性区，然后就进入恒流导通的饱和区，此时的漏极电压被称作饱和电压，漏极导通电流之大小与浅层掺杂层的浓度与深度有关，一般浓度与深度越大则电流越大。当栅极与源极之间施以负电压，则通道可以被截止，导通电流为零，此时的栅极电压被定义为开启电压，但是如果通道浓度太浓、深度太深，则栅极将无法截断通道电流。耗尽型MOS场效应管由于在栅极与源极电压为零时，漏源极电流已呈恒流导通，这点导致其不如增强型MOS场效应管在逻辑应用上方便，所以迄未被工业界单独做成器件来使用。由于耗尽型MOS场效应管在栅极电压为零时已导通的特性及其在漏极电压增加时电流基本在饱和区直到漏极雪崩击穿，故可作为一个恒流源来使用。如将耗尽型MOS场效应管的工作电压范围即漏极雪崩电压能予以提高至50伏以上，则耗尽型MOS场效应管可被广泛应用，作为直接与经整流滤波后交流电源相连接的直流负载的过压保护的恒流源；如果耗尽型MOS场效应管漏极雪崩电压在15伏以内，则其仍可作为直流电源的低压恒流源如作为LED矿灯的恒流源之用。
在实际应用中，很多负载虽然功耗不大，但却要求所提供的电源必须电流、电压在一定范围内保持相对稳定，同时要求对负载内的部分元件有一定的保护作用，解决这类负载的供电通常是采用恒流或稳压电源，而且在电源电路中还需要加入对负载中某些元件在异常情况下的过电流保护电路，这就使得这类电源元器件多、电路复杂、消耗在电源本身的额外功率所占比例大。
目前，LED的应用越来越广泛，用于日常室内和户外照明的LED灯具也正越来越普及。现有的LED驱动电路都需要设置稳流电路，这种电路外围元器件多，虽然LED的照度稳定性较好，发光亮度变化小，但是其周边外围电路成本过高，另外，其消耗在外围电路上的额外功率相对于LED本身消耗的功率比例较大，常常是损耗功率占全部功率的20％～30％，使LED的节能省耗的优点并未能完全发挥出来。如果设置一种与LED串联的耐高压恒流源器件，则可解决上述问题，但是，目前还没有一种这样的独立的耐高压恒流源器件。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种可直接应用于交流电源及直流电源的具有过流过压保护功能的耐高压恒流源器件，所述耐高压恒流源器件应用于LED发光电路中可节省整个电路的功耗。
另外，本发明还提供一种制造该耐高压恒流源器件的方法。
本发明耐高压恒流源器件所采用的技术方案是：本发明耐高压恒流源器件包括P型硅衬底，形成于所述硅衬底正面的氧化层，位于所述氧化层正面的漏极金属、源极金属、栅极金属，植入到所述硅衬底中的P+衬底接触区、N+漏区、N+源区，连接所述N+漏区与所述N+源区之间的N-通道区，将所述N+漏区包围起来的N-漏区，所述氧化层上有若干个漏极通孔、源极通孔，所述漏极金属填充若干个所述漏极通孔并与所述N+漏区相连接，所述源极金属填充若干个所述源极通孔并分别与所述N+源区、所述P+衬底接触区相连接，所述源极金属、所述栅极金属通过连接金属相电连接。
所述耐高压恒流源器件还包括N-源区，所述N-源区将所述N+源区包围。
所述耐高压恒流源器件还包括P+通道保护区，所述P+通道保护区将所述N-通道区与所述硅衬底隔开。
所述硅衬底的背面还设有由一层或多层金属构成的散热层。
所述漏极金属、所述源极金属、所述栅极金属为铝或铜或硅铝合金。
本发明耐高压恒流源器件的制造方法所采用的技术方案是：它包括以下步骤：
(a)形成氧化层保护膜：将P型硅衬底在氧化炉管内采用湿氧法热氧化生长出厚度为1000～3000埃的第一氧化层，即形成氧化层保护膜；
(b)形成N+漏区、N+源区、N-漏区、N-源区：在光刻机上利用第三N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；用离子注入法将砷离子注入所述硅衬底中，再在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷离子或者用离子注入法将杂质磷离子注入所述硅衬底中；然后在高温下将磷离子和砷离子同时驱入，利用磷离子和砷离子扩散速度的不同形成主要由砷离子构成的所述N+漏区、所述N+源区及主要由磷离子构成的所述N-漏区、所述N-源区，驱入同时形成一层第二氧化层；
或者，在没有N-源区时，直接形成N+漏区、N+源区、N-漏区：在光刻机上利用第一N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷离子，或者用离子注入法将杂质磷离子注入所述硅衬底中；然后在光刻机上利用第二N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；再用离子注入法将砷离子注入所述硅衬底中；然后在高温下将磷离子和砷离子同时驱入，利用磷离子和砷离子扩散速度的不同形成主要由砷离子构成的所述N+漏区、所述N+源区及主要由磷离子构成的所述N-漏区，驱入同时形成一层第二氧化层；
(c)形成P+衬底接触区：在光刻机上利用P+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层及所述第二氧化层进行蚀刻；然后将硼离子或二氟化硼P型掺杂注入所述硅衬底内，再予以高温驱入，形成所述P+衬底接触区，驱入同时形成一层第三氧化层；
(d)形成栅极氧化层：在光刻机上利用栅极氧化层光刻版进行光刻，再用含HF的腐蚀液对所述第一氧化层、所述第二氧化层及所述第三氧化层进行蚀刻；然后将所述硅衬底在氧化炉管内采用干氧或湿氧法热氧化生长出厚度为500～2000埃的第四氧化层，即形成栅极氧化层；
(e)形成N-通道区：用离子注入法将磷离子注入所述N+漏区与所述N+源区之间的所述硅衬底中，再进行回火，形成所述N-通道区；
或者，在还有P+通道保护区时，先用离子注入法将硼离子注入所述N+漏区与所述N+源区之间的所述硅衬底中，再用离子注入法将磷离子注入所述N+漏区与所述N+源区之间的所述硅衬底中，再进行回火，形成所述N-通道区及所述P+通道保护区；
(f)形成金属层：在光刻机上利用接触孔光刻掩模版进行光刻，再对所述第四氧化层进行蚀刻，形成所述漏极通孔、所述源极N+通孔；然后以溅射或蒸镀的方法沉积金属层，再在光刻机上利用金属层光刻掩模版进行光刻，再对所述金属层进行蚀刻，形成所述漏极金属、所述源极金属、所述栅极金属及所述连接金属；
(g)形成散热层：先将所述硅衬底的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底的背面，形成所述散热层。
本发明的有益效果是：由于本发明耐高压恒流源器件包括P型硅衬底，形成于所述硅衬底正面的氧化层，位于所述氧化层正面的漏极金属、源极金属、栅极金属，植入到所述硅衬底中的P+衬底接触区、N+漏区、N+源区，连接所述N+漏区与所述N+源区之间的N-通道区，将所述N+漏区包围起来的N-漏区，所述氧化层上有若干个漏极通孔、源极通孔，所述漏极金属填充若干个所述漏极通孔并与所述N+漏区相连接，所述源极金属填充若干个所述源极通孔并分别与所述N+源区、所述P+衬底接触区相连接，所述源极金属、所述栅极金属通过连接金属相电连接，即本发明的耐高压恒流源器件构成一个耗尽型场效应晶体管，在栅极不加电压的情况下也保持导通状态，作为一个独立的耐高压恒流源器件，方便替换现有的外围稳压及稳流电路，使得电路元件少、电路简单，特别是所述N-漏区，使所述N+漏区与所述硅衬底之间的电隔离效果增强，进一步提高了器件的耐高压性能，故本发明的耐高压恒流源器件与需要过压过流保护的负载比如LED组件相串联后可直接应用于交流电源及直流电源，将其应用于LED发光电路中可节省整个电路的功耗；
由于本发明所述耐高压恒流源器件还包括N-源区，所述N-源区将所述N+源区包围，所述N-源区能够进一步提高所述N+源区与所述硅衬底之间的电隔离性能，而且可使所述N+源区、所述N+漏区、所述N-源区、所述N-漏区同时形成，减少加工工序，故本发明的耐高压恒流源器件耐高压性能更好，而且其制造工艺更简单；
由于本发明所述耐高压恒流源器件还包括P+通道保护区，所述P+通道保护区将所述N-通道区与所述硅衬底隔开，所述P+通道保护区能够防止所述N-通道区与所述硅衬底之间穿通漏电，进一步提高器件的稳定性，故本发明的耐高压恒流源器件耐高压性能更好；
同理，采用本发明的制造方法制造的耐高压恒流源器件具有上述优点，且该方法工艺简便，产品质量好。
附图说明
图1是本发明耐高压恒流源器件的正面结构示意图；
图2是图3所示本发明实施例一的耐高压恒流源器件的A-A断面结构示意图；
图3是图2所示本发明实施例一的耐高压恒流源器件的B-B断面结构示意图；
图4是图2所示本发明实施例一的耐高压恒流源器件的C-C断面结构示意图；
图5是本发明实施例一及实施例二的耐高压恒流源器件的制造方法中步骤(a)完成后的断面结构示意图；
图6、图7是本发明实施例一的耐高压恒流源器件的制造方法中步骤(b)过程的断面结构示意图；
图8是本发明实施例一的耐高压恒流源器件的制造方法中步骤(c)完成后的断面结构示意图；
图9、图10是本发明实施例一的耐高压恒流源器件的制造方法中步骤(d)过程的断面结构示意图；
图11是本发明实施例一的耐高压恒流源器件的制造方法中步骤(e)完成后的断面结构示意图；
图12、图13是本发明实施例一的耐高压恒流源器件的制造方法中步骤(f)过程的断面结构示意图；
图14是本发明的耐高压恒流源器件的一个应用电路的示意图；
图15是本发明的耐高压恒流源器件的另一个应用电路的示意图；
图16是图17所示本发明实施例二的耐高压恒流源器件的D-D断面结构示意图；
图17是图16所示本发明实施例二的耐高压恒流源器件的E-E断面结构示意图；
图18是图16所示本发明实施例二的耐高压恒流源器件的F-F断面结构示意图；
图19、图20、图21是本发明实施例二的耐高压恒流源器件的制造方法中步骤(b)过程的断面结构示意图；
图22是本发明实施例二的耐高压恒流源器件的制造方法中步骤(c)完成后的断面结构示意图；
图23、图24是本发明实施例二的耐高压恒流源器件的制造方法中步骤(d)过程的断面结构示意图；
图25是本发明实施例二的耐高压恒流源器件的制造方法中步骤(e)完成后的断面结构示意图；
图26、图27是本发明实施例二的耐高压恒流源器件的制造方法中步骤(f)过程的断面结构示意图。
具体实施方式
实施例一：
如图1～图4所示，本实施例的耐高压恒流源器件包括P型硅衬底1，形成于所述硅衬底1正面的氧化层6，位于所述氧化层6正面的漏极金属2、源极金属3、栅极金属4，植入到所述硅衬底1中的P+衬底接触区51、N+漏区52、N+源区53，连接所述N+漏区52与所述N+源区53之间的N-通道区54，将所述N+漏区52包围起来的N-漏区92，将所述N+源区53包围起来的N-源区93，将所述N-通道区54与所述硅衬底1隔开的P+通道保护区94，所述P+衬底接触区51增强了所述源极金属3与所述硅衬底1之间的欧姆接触，所述P+通道保护区94能够防止所述N-通道区54与所述硅衬底1之间穿通漏电，进一步提高器件的稳定性，所述氧化层6上有若干个漏极通孔82、源极N+通孔83，所述漏极金属2填充若干个所述漏极通孔82并与所述N+漏区52相连接，所述源极金属3填充若干个所述源极通孔83并分别与所述N+源区53、所述P+衬底接触区51相连接，所述源极金属3、所述栅极金属4通过连接金属34相电连接，所述硅衬底1的背面还设有由包含钛、镍、银材料构成的散热层7，当然所述散热层7也可以由一层金属铝构成，所述漏极金属2、所述源极金属3、所述栅极金属4为铝，当然也可以采用铜或硅铝合金。
本发明的耐高压恒流源器件构成一个耗尽型场效应晶体管，在栅极不加电压的情况下也保持导通状态，作为一个独立的耐高压恒流源器件，方便替换现有的外围稳压及稳流电路，特别是所述N-漏区92，使所述N+漏区52与所述硅衬底1之间的电隔离效果增强，进一步提高了器件的耐高压性能。经对比试验，本发明的恒流源器件比照没有所述N-漏区92及所述N-源区93的恒流源器件，在电流的恒流区间，其耐压值由20V可提高到40V以上，在超过40V时，其电流-电压曲线的斜率变化虽较大，但由于MOS管的温度特性，在高温时电流会下降，故可将耐压进一步提高至50V以上，因此仍可应用在电路中，况且其漏极雪崩电压也大大提高至超过60V以上，完全可以应用在LED串联电路中。
当然，所述硅衬底1也可以为N型，此时带有极性的特征均相反，如P+衬底接触区51改为N+衬底接触区，N+漏区52改为P+漏区，N+源区53改为P+源区，N-通道区54改为P-通道区，N-漏区92改为P-漏区，N-源区93改为P-源区，P+通道保护区94改为N+通道保护区。此种情况，理应是本发明权利要求的等同特征。
如图4～图13所示，本实施例的耐高压恒流源器件的制造方法包括以下步骤：
(a)形成氧化层保护膜：将P型硅衬底1在氧化炉管内在900～1100℃下采用湿氧法热氧化生长出厚度为2000埃的第一氧化层，所述第一氧化层的厚度范围可控制在1000～3000埃，即形成氧化层保护膜，此步骤最后形成的断面图如图5所示；
(b)形成N+漏区、N+源区、N-漏区、N-源区：在光刻机上利用第三N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；然后用离子注入机在40～100keV的能量下将1×1015～1×1016/cm2剂量的N型杂质砷离子注入所述硅衬底1中，再用离子注入法在40～160keV的能量下将1×1013～5×1015/cm2剂量的N型杂质磷离子注入所述硅衬底1中，如图6所示，当然也可以在高温扩散炉管内对所述硅衬底1的正面掺杂磷离子；然后在1000～1200℃下将磷离子和砷离子同时驱入，利用磷离子的扩散速度较砷离子快，而剂量又较砷离子低，形成主要由砷离子构成的所述N+漏区52、所述N+源区53及主要由磷离子构成的所述N-漏区92、所述N-源区93，因此可提高漏极与源极之间的耐压，所述N-漏区92及所述N-源区93的深度控制在3～10微米，驱入同时形成一层厚度为2000～8000埃的第二氧化层，此步骤最后形成的断面图如图7所示；
(c)形成P+衬底接触区：在光刻机上利用P+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层及所述第二氧化层进行蚀刻；然后用离子注入法在40～160keV的能量下将1×1014～5×1015/cm2剂量的硼离子或二氟化硼注入所述硅衬底1，再在1000～1200℃下予以高温驱入，形成所述P+衬底接触区51，驱入同时形成一层厚度为1000～5000埃的第三氧化层，此步骤最后形成的断面图如图8所示；
(d)形成栅极氧化层：在光刻机上利用栅极氧化层光刻版进行光刻，再用含HF的腐蚀液对所述第一氧化层、所述第二氧化层及所述第三氧化层进行蚀刻，如图9所示；然后将所述硅衬底1在氧化炉管内在850～1000℃下采用干氧或湿氧法热氧化生长出厚度为1000埃的第四氧化层，所述第四氧化层的厚度范围可控制在500～2000埃，即形成栅极氧化层，此步骤最后形成的断面图如图10所示；
(e)形成N一通道区：用离子注入法在60～200keV的能量下将1×1011～1×1012/cm2剂量的硼离子注入所述N+漏区52与所述N+源区53之间的所述硅衬底1中，再用离子注入法在40～200keV的能量下将1×1011～1×1013/cm2剂量的磷离子注入所述N+漏区52与所述N+源区53之间的所述硅衬底1中，再进行回火，形成所述N-通道区54及所述P+通道保护区94，上述硼离子的注入旨在增加通道下面衬底的浓度，以避免源极与漏极之间除了应只有表面通道导通外的穿通漏电现象，所以一般硼离子的注入能量要比磷离子来的高，以确保驱入后的硼离子层在磷离子的下面，此步骤最后形成的断面图如图11所示；
(f)形成金属层：在光刻机上利用接触孔光刻掩模版进行光刻，再对所述第四氧化层进行蚀刻，形成所述漏极通孔82、所述源极N+通孔83，如图12所示；然后以溅射或蒸镀的方法沉积厚度为10000埃的金属层，所述金属层的厚度范围可控制在5000～30000埃，再在光刻机上利用金属层光刻掩模版进行光刻，再对所述金属层进行蚀刻，形成所述漏极金属2、所述源极金属3、所述栅极金属4及所述连接金属34，此步骤最后形成的断面图如图13所示；
(g)形成散热层：先将所述硅衬底1的背面用研磨的方法减薄，将所述硅衬底1的厚度由400～650微米减薄至200～250微米，以提高散热能力，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底1的背面，形成所述散热层7，此步骤最后形成的断面图如图4所示。
如图14所示，为本发明的耐高压恒流源器件的一个应用电路。该电路包括整流电路10、滤波电容20和负载30，同时还包括一个耗尽型场效应晶体管40即本发明的耐高压恒流源器件，所述整流电路10的交流输入端与交流电源相连接，所述整流电路10的直流输出端并联所述滤波电容20，所述耗尽型场效应晶体管40的漏极与所述整流电路10的直流输出端的一端相连接，所述耗尽型场效应晶体管40的源极与栅极并联并与所述负载30的一端相连接，所述负载30的另一端与所述整流电路10的直流输出端的另一端相连接。所述负载30是LED发光二极管组件或是由若干LED发光二极管串联或串并联组成的灯具，在实际应用中，可将系列LED相串联，使其串联后的总体耐压接近且低于经过整流滤波后的直流电压，再将串联后的LED组件的正极端连接本发明所述耐高压恒流源器件的源极/栅极端，而将本发明所述耐高压恒流源器件的漏极连接整流及滤波后的正电压端即可。当然，本发明的耐高压恒流源器件也可串联在LED组件的负极端，而将LED组件的正极端直接接于所述整流电路10的直流输出端，即将所述负载30与所述耗尽型场效应晶体管40的位置互换。本发明的耐高压恒流源器件在栅极、源极同电位时的饱和电流可视LED组件的电流需要而做调整，故可对LED组件提供恒流供应，同时当交流电压不稳定时，特别是高于常压的情形下，高出电压部分将会加到本发明所述耐高压恒流源器件的漏极与源极之间而不会影响LED组件，所以可以对LED组件达到稳压保护的功能。如果交流电压低于常压，则会将过低的电压先降低所述耐高压恒流源器件的漏极与源极之间的电压，多余部分再平均分摊到每个串联的LED上，其结果除了造成通过LED的电流减小外，并不会对LED造成损伤，更不会造成无谓的能耗，故能使LED组件真正达到节能省耗的目的。对于每个白光LED工作在3.2伏/30毫安时，如果将96个LED串联在一起，其总体电压约为307.2伏，而220伏交流电压经整流滤波后其输出端约为311伏，故如果将一个输出电流为30毫安的所述耐高压恒流源器件的漏极接于整流滤波输出端而源极及栅极接于LED组件的正极端，则所述耐高压恒流源器件的漏极/源极之间将负荷约3.88伏电压，整个电路的功耗约为9.33瓦(96×3.2×0.03+3.88×0.03)，所述耐高压恒流源器件的损耗仅为0.116瓦(3.88×0.03)，损耗仅占全部功耗的1.2％。由于交流电压波动一般在±30伏之间，经过整流滤波后直流电压波动在±45伏之间，如果所述耐高压恒流源器件的耐压能达到45伏以上，则所述耐高压恒流源器件将对LED组件起到在交流电源电压不稳定时过压保护的功能，将其应用于LED发光电路中更可节省整个电路的功耗。当然，所述负载30也可以是工作电压高的其他电子电路或是高工作电压的直流电动机或是高阻性电热负载等，在应用于这些电路时，本发明的耐高压恒流源器件同样具有上述优点。
如图15所示，为本发明的耐高压恒流源器件的另一个应用电路。该电路包括一个可波动直流电源50，LED组件构成的负载30，同时还包括一个耗尽型场效应晶体管40即本发明的耐高压恒流源器件，所述可波动直流电源50的正极输出端与本发明的耐高压恒流源器件的漏极相连接，本发明的耐高压恒流源器件的源极及栅极与所述负载30的正极相连接，所述负载30的负极与所述直流电源50的负极相连接。由于一般N-型耗尽管的饱和电压约在1～3伏之间，而本发明的耐高压恒流源器件在所述直流电源50的输出电压在(1.0+V0)及(0.8×V雪崩电压+V0)之间波动时可起到保护LED负载的功能。
实施例二：
如图1、图16、图17、图18所示，本实施例的耐高压恒流源器件与实施例一的区别在于：本实施例的耐高压恒流源器件没有将所述N+源区53包围起来的N-源区93，而只有将所述N+漏区52包围起来的N-漏区92，使得所述耐高压恒流源器件的结构更加简单。
如图18～图27所示，本实施例的耐高压恒流源器件的制造方法与实施例一的区别在于步骤(b)。本实施例的步骤(b)过程如下：形成N+漏区、N+源区、N-漏区：在光刻机上利用第一N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；用离子注入法在40～160keV的能量下将1×1013～5×1015/cm2剂量的N型杂质磷离子注入所述硅衬底1中，如图19所示，当然也可以在高温扩散炉管内对所述硅衬底1的正面掺杂磷离子；然后在光刻机上利用第二N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；再用离子注入机在40～100keV的能量下将1×1015～1×1016/cm2剂量的N型杂质砷离子注入所述硅衬底1中，如图20所示；然后在1000～1200℃下将磷离子和砷离子同时驱入，利用磷离子的扩散速度较砷离子快，而剂量又较砷离子低，形成所述N+漏区52、所述N+源区53及所述N-漏区92，因此可提高漏极与源极之间的耐压，所述N-漏区92的深度控制在3～10微米，驱入同时形成一层厚度为2000～8000埃的第二氧化层，此步骤最后形成的断面图如图21所示。
本实施例其余特征同实施例一。
本发明可广泛应用于电子领域。

Claims (10)

1、一种耐高压恒流源器件，包括P型硅衬底(1)，形成于所述硅衬底(1)正面的氧化层(6)，位于所述氧化层(6)正面的漏极金属(2)、源极金属(3)、栅极金属(4)，其特征在于：所述耐高压恒流源器件还包括植入到所述硅衬底(1)中的P+衬底接触区(51)、N+漏区(52)、N+源区(53)，连接所述N+漏区(52)与所述N+源区(53)之间的N-通道区(54)，将所述N+漏区(52)包围起来的N-漏区(92)，所述氧化层(6)上有若干个漏极通孔(82)、源极通孔(83)，所述漏极金属(2)填充若干个所述漏极通孔(82)并与所述N+漏区(52)相连接，所述源极金属(3)填充若干个所述源极通孔(83)并分别与所述N+源区(53)、所述P+衬底接触区(51)相连接，所述源极金属(3)、所述栅极金属(4)通过连接金属(34)相电连接。
2、根据权利要求1所述的耐高压恒流源器件，其特征在于：所述耐高压恒流源器件还包括N-源区(93)，所述N-源区(93)将所述N+源区(53)包围。
3、根据权利要求1或2所述的耐高压恒流源器件，其特征在于：所述耐高压恒流源器件还包括P+通道保护区(94)，所述P+通道保护区(94)将所述N-通道区(54)与所述硅衬底(1)隔开。
4、根据权利要求1或2所述的耐高压恒流源器件，其特征在于：所述硅衬底(1)的背面还设有由一层或多层金属构成的散热层(7)。
5、根据权利要求1或2所述的耐高压恒流源器件，其特征在于：所述漏极金属(2)、所述源极金属(3)、所述栅极金属(4)为铝或铜或硅铝合金。
6、一种用于制造权利要求1所述的耐高压恒流源器件的方法，其特征在于：
包括以下步骤：
(a)形成氧化层保护膜：将P型硅衬底(1)在氧化炉管内采用湿氧法热氧化生长出厚度为1000～3000埃的第一氧化层，即形成氧化层保护膜；
(b)形成N+漏区、N+源区、N-漏区：在光刻机上利用第一N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；在高温扩散炉管内对所述硅衬底(1)的正面掺杂N型杂质磷离子，或者用离子注入法将杂质磷离子注入所述硅衬底(1)中；然后在光刻机上利用第二N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；再用离子注入法将砷离子注入所述硅衬底(1)中；然后在高温下将磷离子和砷离子同时驱入，利用磷离子和砷离子扩散速度的不同形成主要由砷离子构成的所述N+漏区(52)、所述N+源区(53)及主要由磷离子构成的所述N-漏区(92)，驱入同时形成一层第二氧化层；
(c)形成P+衬底接触区：在光刻机上利用P+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层及所述第二氧化层进行蚀刻；然后将硼离子或二氟化硼P型掺杂注入所述硅衬底(1)内，再予以高温驱入，形成所述P+衬底接触区(51)，驱入同时形成一层第三氧化层；
(d)形成栅极氧化层：在光刻机上利用栅极氧化层光刻版进行光刻，再用含HF的腐蚀液对所述第一氧化层、所述第二氧化层及所述第三氧化层进行蚀刻；然后将所述硅衬底(1)在氧化炉管内采用干氧或湿氧法热氧化生长出厚度为500～2000埃的第四氧化层，即形成栅极氧化层；
(e)形成N-通道区：用离子注入法将磷离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再进行回火，形成所述N-通道区(54)；
(f)形成金属层：在光刻机上利用接触孔光刻掩模版进行光刻，再对所述第四氧化层进行蚀刻，形成所述漏极通孔(82)、所述源极N+通孔(83)；然后以溅射或蒸镀的方法沉积金属层，再在光刻机上利用金属层光刻掩模版进行光刻，再对所述金属层进行蚀刻，形成所述漏极金属(2)、所述源极金属(3)、所述栅极金属(4)及所述连接金属(34)。
7、根据权利要求6所述的耐高压恒流源器件的制造方法，其特征在于：所述耐高压恒流源器件还包括P+通道保护区(94)，所述P+通道保护区(94)将所述N-通道区(54)与所述硅衬底(1)隔开，
在所述步骤(e)中，先用离子注入法将硼离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再用离子注入法将磷离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再进行回火，形成所述N-通道区(54)及所述P+通道保护区(94)。
8、一种用于制造权利要求2所述的耐高压恒流源器件的方法，其特征在于：包括以下步骤：
(a)形成氧化层保护膜：将P型硅衬底(1)在氧化炉管内采用湿氧法热氧化生长出厚度为1000～3000埃的第一氧化层，即形成氧化层保护膜；
(b)形成N+漏区、N+源区、N-漏区、N-源区：在光刻机上利用第三N+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层进行蚀刻；用离子注入法将砷离子注入所述硅衬底(1)中，再在高温扩散炉管内对所述硅衬底(1)的正面掺杂N型杂质磷离子或者用离子注入法将杂质磷离子注入所述硅衬底(1)中；然后在高温下将磷离子和砷离子同时驱入，利用磷离子和砷离子扩散速度的不同形成主要由砷离子构成的所述N+漏区(52)、所述N+源区(53)及主要由磷离子构成的所述N-漏区(92)、所述N-源区(93)，驱入同时形成一层第二氧化层；
(c)形成P+衬底接触区：在光刻机上利用P+光刻掩模版进行光刻，再用含HF的腐蚀液对所述第一氧化层及所述第二氧化层进行蚀刻；
然后将硼离子或二氟化硼P型掺杂注入所述硅衬底(1)内，再予以高温驱入，形成所述P+衬底接触区(51)，驱入同时形成一层第三氧化层；
(d)形成栅极氧化层：在光刻机上利用栅极氧化层光刻版进行光刻，再用含HF的腐蚀液对所述第一氧化层、所述第二氧化层及所述第三氧化层进行蚀刻；然后将所述硅衬底(1)在氧化炉管内采用干氧或湿氧法热氧化生长出厚度为500～2000埃的第四氧化层，即形成栅极氧化层；
(e)形成N-通道区：用离子注入法将磷离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再进行回火，形成所述N-通道区(54)；
(f)形成金属层：在光刻机上利用接触孔光刻掩模版进行光刻，再对所述第四氧化层进行蚀刻，形成所述漏极通孔(82)、所述源极N+通孔(83)；然后以溅射或蒸镀的方法沉积金属层，再在光刻机上利用金属层光刻掩模版进行光刻，再对所述金属层进行蚀刻，形成所述漏极金属(2)、所述源极金属(3)、所述栅极金属(4)及所述连接金属(34)。
9、根据权利要求8所述的耐高压恒流源器件的制造方法，其特征在于：所述耐高压恒流源器件还包括P+通道保护区(94)，所述P+通道保护区(94)将所述N-通道区(54)与所述硅衬底(1)隔开，
在所述步骤(e)中，先用离子注入法将硼离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再用离子注入法将磷离子注入所述N+漏区(52)与所述N+源区(53)之间的所述硅衬底(1)中，再进行回火，形成所述N-通道区(54)及所述P+通道保护区(94)。
10、根据权利要求6至9任意一项所述的耐高压恒流源器件的制造方法，其特征在于：所述硅衬底(1)的背面还有由一层或多层金属构成的散热层(7)，
所述步骤(f)后还包括以下步骤：
(g)形成散热层：先将所述硅衬底(1)的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底(1)的背面，形成所述散热层(7)。
CN2008100289995A 2008-06-24 2008-06-24 耐高压恒流源器件及制造方法 Expired - Fee Related CN101299439B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2008100289995A CN101299439B (zh) 2008-06-24 2008-06-24 耐高压恒流源器件及制造方法
EP09008062A EP2139042A1 (en) 2008-06-24 2009-06-19 High voltage device with constant current source and manufacturing method thereof
US12/490,992 US8169029B2 (en) 2008-06-24 2009-06-24 High voltage device with constant current source and manufacturing method thereof
JP2009149858A JP2010010680A (ja) 2008-06-24 2009-06-24 耐高圧定電流源デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100289995A CN101299439B (zh) 2008-06-24 2008-06-24 耐高压恒流源器件及制造方法

Publications (2)

Publication Number Publication Date
CN101299439A true CN101299439A (zh) 2008-11-05
CN101299439B CN101299439B (zh) 2011-06-22

Family

ID=40079192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100289995A Expired - Fee Related CN101299439B (zh) 2008-06-24 2008-06-24 耐高压恒流源器件及制造方法

Country Status (4)

Country Link
US (1) US8169029B2 (zh)
EP (1) EP2139042A1 (zh)
JP (1) JP2010010680A (zh)
CN (1) CN101299439B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931220A (zh) * 2009-06-23 2010-12-29 柏恩氏股份有限公司 在主电流路径中具有增强模式器件的瞬变阻挡单元
CN101764101B (zh) * 2008-12-25 2012-05-23 上海先进半导体制造股份有限公司 Bcd集成工艺
CN106992152A (zh) * 2016-11-30 2017-07-28 江苏丽隽功率半导体有限公司 一种单晶片制作高压恒流ic方法
CN109712972A (zh) * 2017-10-26 2019-05-03 上海长园维安电子线路保护有限公司 一种过压保护芯片的版图结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
EP2465141B1 (en) * 2009-08-04 2021-04-07 GaN Systems Inc. Gallium nitride microwave and power switching transistors with matrix layout
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
US9536945B1 (en) 2015-07-30 2017-01-03 International Business Machines Corporation MOSFET with ultra low drain leakage
JP7342408B2 (ja) * 2019-04-15 2023-09-12 富士電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440502A (en) * 1966-07-05 1969-04-22 Westinghouse Electric Corp Insulated gate field effect transistor structure with reduced current leakage
USRE28704E (en) * 1968-03-11 1976-02-03 U.S. Philips Corporation Semiconductor devices
JPS55130171A (en) 1979-03-29 1980-10-08 Fujitsu Ltd Mos field effect transistor
US4680605A (en) 1984-03-12 1987-07-14 Xerox Corporation High voltage depletion mode transistor with serpentine current path
US4851360A (en) 1986-09-29 1989-07-25 Texas Instruments Incorporated NMOS source/drain doping with both P and As
JP3802935B2 (ja) * 1993-07-16 2006-08-02 三菱電機株式会社 高耐圧型半導体装置
KR970701932A (ko) 1995-01-17 1997-04-12 클라크 3세 존엠. 고전압 nmos 장치의 개선된 수행을 위한 연장된 드레인 영역에 인과 비소의 공통 주입(co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device)
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
US7211865B2 (en) 2004-03-22 2007-05-01 Seiko Epson Corporation Silicided body contact SOI device
JP2006202948A (ja) * 2005-01-20 2006-08-03 Toshiba Corp 半導体素子
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
CN101452953B (zh) 2007-11-28 2011-10-26 广州南科集成电子有限公司 一种恒流源器件及制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764101B (zh) * 2008-12-25 2012-05-23 上海先进半导体制造股份有限公司 Bcd集成工艺
CN101931220A (zh) * 2009-06-23 2010-12-29 柏恩氏股份有限公司 在主电流路径中具有增强模式器件的瞬变阻挡单元
CN101931220B (zh) * 2009-06-23 2015-06-17 柏恩氏股份有限公司 在主电流路径中具有增强模式器件的瞬变阻挡单元
CN106992152A (zh) * 2016-11-30 2017-07-28 江苏丽隽功率半导体有限公司 一种单晶片制作高压恒流ic方法
CN106992152B (zh) * 2016-11-30 2018-08-28 江苏丽隽功率半导体有限公司 一种单晶片制作高压恒流ic方法
CN109712972A (zh) * 2017-10-26 2019-05-03 上海长园维安电子线路保护有限公司 一种过压保护芯片的版图结构

Also Published As

Publication number Publication date
US8169029B2 (en) 2012-05-01
US20090315123A1 (en) 2009-12-24
CN101299439B (zh) 2011-06-22
EP2139042A1 (en) 2009-12-30
JP2010010680A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
CN101299439B (zh) 耐高压恒流源器件及制造方法
CN101452302B (zh) 具有节能和过压保护的恒流源装置
CN101477385B (zh) 一种恒流恒压电路
EP2214456A1 (en) LED lamp circuit
CN101478849B (zh) Led灯具节能控制电路
CN101482255B (zh) 带风扇的大功率led灯具电路
CN201312401Y (zh) 一种过流过压保护恒流源电路
CN201319688Y (zh) 一种恒流恒压电路
CN101452953B (zh) 一种恒流源器件及制造方法
CN201222500Y (zh) 耐高压恒流源器件
CN201134434Y (zh) 一种恒流源器件
US20090146732A1 (en) Constant Current Source Circuit
CN201134056Y (zh) 具有节能和过压保护的恒流源装置
CN101964329B (zh) 150v-bcd体硅制造工艺和lcd背光驱动芯片
CN104538417A (zh) 基于二极管链的led开路保护集成芯片及其制造方法
CN112151532B (zh) 用于静电防护的半导体器件
CN106784229A (zh) 一种双联节能led半导体芯片及降低功耗的方法
CN203659861U (zh) 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件
CN219677262U (zh) 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串
CN105578663A (zh) 一种led显示驱动电路
CN201344497Y (zh) 带风扇的大功率led灯具电路
CN201345763Y (zh) Led灯具节能控制电路
CN202043318U (zh) 一种发光二极管的开路保护器
CN1153289C (zh) 低漏电流的静电放电防护电路
US8344394B1 (en) High-speed avalanche light emitting diode (ALED) and related apparatus and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20190624