CN106992152B - 一种单晶片制作高压恒流ic方法 - Google Patents
一种单晶片制作高压恒流ic方法 Download PDFInfo
- Publication number
- CN106992152B CN106992152B CN201611078915.XA CN201611078915A CN106992152B CN 106992152 B CN106992152 B CN 106992152B CN 201611078915 A CN201611078915 A CN 201611078915A CN 106992152 B CN106992152 B CN 106992152B
- Authority
- CN
- China
- Prior art keywords
- chip
- photoetching
- high voltage
- constant current
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种单晶片制作高压恒流IC方法,将N型单晶片进行单面抛光;进行光刻和淡P型(P‑)扩散处理;将光刻和扩散处理后的单晶片进行淡N型(N‑)掺杂操作;进行栅氧化、多晶沉淀和多晶光刻腐蚀操作;正面浓N型(N+)光刻、掺杂、扩散;进行正面金属淀积、光刻和刻蚀;进行背面注入操作;进行背面减薄、背面注入操作,完成退火和背面金属化,进而完成高压恒流IC的制作,本发明制作的工艺简单,成本更省,产品性能更加可靠;采用单晶片制作高压恒流IC,高电压很容易实现,制作工艺比已有技术简单,成本更省。
Description
技术领域
本发明属于属于单晶片制作领域,尤其涉及一种单晶片制作高压恒流IC方法。
背景技术
随着led大规模进入商业和家庭照明,客户对产品的性能、价格、可靠性提出了更为严格的要求。一方面要求led的发光效率不断提高、价格不断降低,另一方面对于led灯具寿命也提出了更多要求。由于电源都类同传统开关电源原理,电路复杂,电子元件较多,生产工艺复杂,生产成本较高,故障机率较高。
为了降低成本,业内多家方案公司推出高压线性恒流ic方案,此方案无需高频变压器,部分方案无需电解电容,简化了灯具的工艺流程,也达到了直接用市电驱动led的要目的,成本也得以大大的降低。
已有技术1流程:Si单晶片单面抛光→外延→完成正面工艺→背面减薄→背面注入→退火→背面金属化;
已有技术在衬底片上外延N型的外延片来制作,工艺复杂,增加成本,而且随着需要做的恒流电压增加,外延的成本急剧增加,而且外延的厚度增加带来外延的缺陷也增加,影响了IC的可靠性。
发明内容
本发明所要解决的技术问题是针对背景技术的不足提供了一种单晶片制作高压恒流IC方法。
本发明为解决上述技术问题采用以下技术方案:
一种单晶片制作高压恒流IC方法,具体包含如下步骤:
步骤1,将N型单晶片进行单面抛光;
步骤2,将步骤1抛光处理后的N型单晶片进行光刻和扩散处理;
步骤3,将步骤2光刻和扩散处理后的N型单晶片进行掺杂操作;
步骤4,将步骤3掺杂操作后的N型单晶片进行栅氧化、多晶沉淀和多晶光刻腐蚀操作;
步骤5,将步骤4进行栅氧化、多晶沉淀和多晶光刻腐蚀操作后的N型单晶片进行正面光刻、掺杂、扩散;
步骤6,将步骤5正面浓光刻、掺杂、扩散后的N型单晶片进行正面金属淀积、光刻和刻蚀;
步骤7,将步骤6获取的N型单晶片进行背面减薄、背面注入操作,完成退火和背面金属化,进而完成高压恒流IC的制作。
作为本发明一种单晶片制作高压恒流IC方法的进一步优选方案,在步骤2中,将步骤1抛光处理后的N型单晶片进行淡P型(P-)扩散处理。
作为本发明一种单晶片制作高压恒流IC方法的进一步优选方案,在步骤3中,将步骤2光刻和扩散处理后的N型单晶片进行淡N型(N-)掺杂操作。
作为本发明一种单晶片制作高压恒流IC方法的进一步优选方案,在步骤5中,所述正面光刻操作采用正面浓N型(N+)光刻。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:
1、本发明制作的工艺简单,成本更省,产品性能更加可靠;
2、采用单晶片制作高压恒流IC,电压很容易实现,制作工艺比已有技术简单,成本更省。
附图说明
图1是本发明单晶片制作的流程。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明:
本发明单晶片制作的高压恒流IC的剖面图,包含正面金属、掺杂多晶、氧化层、N型Si、P型Si、N型背面注入、背面金属层;
单晶片制作的高压恒流IC的剖面图的具体制作过程如下:
如图1所示,步骤1,将N型单晶片进行单面抛光;
步骤2,将步骤1抛光处理后的N型单晶片进行光刻和扩散处理;
步骤3,将步骤2光刻和扩散处理后的N型单晶片进行掺杂操作;
步骤4,将步骤3掺杂操作后的N型单晶片进行栅氧化、多晶沉淀和多晶光刻腐蚀操作;
步骤5,将步骤4进行栅氧化、多晶沉淀和多晶光刻腐蚀操作后的N型单晶片进行正面光刻、掺杂、扩散;
步骤6,将步骤5正面浓光刻、掺杂、扩散后的N型单晶片进行正面金属淀积、光刻和刻蚀;
步骤7,将步骤6获取的N型单晶片进行背面减薄、背面注入操作,完成退火和背面金属化,进而完成高压恒流IC的制作。
在步骤2中,将步骤1抛光处理后的N型单晶片进行淡P型(P-)扩散处理,在步骤3中,将步骤2光刻和扩散处理后的N型单晶片进行淡N型(N-)掺杂操作,在步骤5中,所述正面光刻操作采用正面浓N型(N+)光刻。本发明制作的工艺简单,成本更省,产品性能更加可靠;
采用单晶片制作高压恒流IC,电压很容易实现,制作工艺比已有技术简单,成本更省;
高压恒流IC单元元胞方法,单晶片一面抛光以后,采用类耗尽型MOSFET的制作工艺,去掉介质工艺,制作而成。已有技术1在衬底片上外延N型的外延片来制作,工艺复杂,增加成本,而且随着需要做的恒流电压增加,外延的成本急剧增加,而且外延的厚度增加带来外延的缺陷也增加,影响了IC的可靠性。
本发明方法可以生产出耐高压的恒流IC。现有技术要么需要高昂的外延加工设备,而且加工工序也增多,恒流IC可靠性也因为现有外延材料本身等技术的不足存在隐患,尤其是在超高压的恒流IC的抗功率性能薄弱点更突出。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。
以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以再不脱离本发明宗旨的前提下做出各种变化。
Claims (4)
1.一种单晶片制作高压恒流IC方法,其特征在:具体包含如下步骤:
步骤1,将N型单晶片进行单面抛光;
步骤2,将步骤1抛光处理后的N型单晶片进行光刻和扩散处理;
步骤3,将步骤2光刻和扩散处理后的N型单晶片进行掺杂操作;
步骤4,将步骤3掺杂操作后的N型单晶片进行栅氧化、多晶沉淀和多晶光刻腐蚀操作;
步骤5,将步骤4进行栅氧化、多晶沉淀和多晶光刻腐蚀操作后的N型单晶片进行正面光刻、掺杂、扩散;
步骤6,将步骤5正面浓光刻、掺杂、扩散后的N型单晶片进行正面金属淀积、光刻和刻蚀;
步骤7,将步骤6获取的N型单晶片进行背面减薄、背面注入操作,完成退火和背面金属化,进而完成高压恒流IC的制作。
2.根据权利要求1所述的一种单晶片制作高压恒流IC方法,其特征在于:在步骤2中,将步骤1抛光处理后的N型单晶片进行淡P型扩散处理。
3.根据权利要求1所述的一种单晶片制作高压恒流IC方法,其特征在于:在步骤3中,将步骤2光刻和扩散处理后的N型单晶片进行淡N型掺杂操作。
4.根据权利要求1所述的一种单晶片制作高压恒流IC方法,其特征在于:在步骤5中,所述正面光刻操作采用正面浓N型光刻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611078915.XA CN106992152B (zh) | 2016-11-30 | 2016-11-30 | 一种单晶片制作高压恒流ic方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611078915.XA CN106992152B (zh) | 2016-11-30 | 2016-11-30 | 一种单晶片制作高压恒流ic方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106992152A CN106992152A (zh) | 2017-07-28 |
CN106992152B true CN106992152B (zh) | 2018-08-28 |
Family
ID=59414421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611078915.XA Active CN106992152B (zh) | 2016-11-30 | 2016-11-30 | 一种单晶片制作高压恒流ic方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106992152B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101299439A (zh) * | 2008-06-24 | 2008-11-05 | 广州南科集成电子有限公司 | 耐高压恒流源器件及制造方法 |
CN101783295A (zh) * | 2009-01-19 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种高压ldmos器件及其制造方法 |
CN104918363A (zh) * | 2015-05-14 | 2015-09-16 | 西安和合光电科技有限公司 | 一种led恒流驱动电源及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55140259A (en) * | 1979-04-19 | 1980-11-01 | Nec Corp | Manufacturing hybrid integrated circuit |
US9385196B2 (en) * | 2012-09-12 | 2016-07-05 | Texas Instruments Incorporated | Fast switching IGBT with embedded emitter shorting contacts and method for making same |
-
2016
- 2016-11-30 CN CN201611078915.XA patent/CN106992152B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101299439A (zh) * | 2008-06-24 | 2008-11-05 | 广州南科集成电子有限公司 | 耐高压恒流源器件及制造方法 |
CN101783295A (zh) * | 2009-01-19 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种高压ldmos器件及其制造方法 |
CN104918363A (zh) * | 2015-05-14 | 2015-09-16 | 西安和合光电科技有限公司 | 一种led恒流驱动电源及其制作方法 |
Non-Patent Citations (1)
Title |
---|
高线性度LED恒流IC设计;黄斌;《万方优秀硕士论文全文库》;20160603;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN106992152A (zh) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101299439B (zh) | 耐高压恒流源器件及制造方法 | |
CN101452302B (zh) | 具有节能和过压保护的恒流源装置 | |
US7371661B2 (en) | Wafer bonding method | |
CN102368525A (zh) | 提高载流子复合效率的复合量子阱结构及其制备方法 | |
CN105140368B (zh) | 一种高性能led芯片及其制备方法 | |
CN103474538A (zh) | Led外延片、其制作方法及包含其的led芯片 | |
KR20130009965A (ko) | 복조회로 및 복조회로를 이용한 rfid 태그 | |
CN106992152B (zh) | 一种单晶片制作高压恒流ic方法 | |
CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
CN101471403A (zh) | Led报废片再利用方法 | |
Hu et al. | High-luminous efficacy white light-emitting diodes with thin-film flip-chip technology and surface roughening scheme | |
CN104300052A (zh) | 一种石墨烯结构的led芯片结构及其制备方法 | |
CN110277471A (zh) | 基于晶体硅N型Poly发射结太阳能电池制作方法 | |
CN101452953B (zh) | 一种恒流源器件及制造方法 | |
CN104600159A (zh) | 抗pid晶体硅电池的高频放电制备法 | |
CN108364844A (zh) | 一种垂直结构粗化方法 | |
CN106784229A (zh) | 一种双联节能led半导体芯片及降低功耗的方法 | |
CN205016552U (zh) | 一种蓝绿发光二极管芯片 | |
CN102290512A (zh) | 设有电流阻绝层的发光二极管及其制作方法 | |
TW200625473A (en) | Method of forming ultra thin oxide layer by ozonated water | |
CN104253186A (zh) | 发光二极管晶粒及其制造方法 | |
CN113517376B (zh) | n型GaN作为电子传输层的硅纳米晶LED器件及其制备方法 | |
CN201222500Y (zh) | 耐高压恒流源器件 | |
CN104465775B (zh) | 基于陷阱产生机制的双漏区半导体器件其制造方法及应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |