CN219677262U - 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 - Google Patents
前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 Download PDFInfo
- Publication number
- CN219677262U CN219677262U CN202321176534.0U CN202321176534U CN219677262U CN 219677262 U CN219677262 U CN 219677262U CN 202321176534 U CN202321176534 U CN 202321176534U CN 219677262 U CN219677262 U CN 219677262U
- Authority
- CN
- China
- Prior art keywords
- silicon gate
- gate cmos
- line width
- metal layer
- cmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 67
- 239000010703 silicon Substances 0.000 title claims abstract description 67
- OAKJQQAXSVQMHS-UHFFFAOYSA-N hydrazine Substances NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 238000002161 passivation Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 34
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串，所述前段工艺线宽为0.5um的硅栅CMOS器件中，NMOS管的源端、漏端均只由N型重掺杂区构成，PMOS管的源端、漏端均只由P型重掺杂区构成，无静态工作电流限制、漏电流较大、BV较低，在满足前段工艺线宽为0.5um的硅栅CMOS器件集成度的情况下能减少制备时的光刻次数。此外，所述前段工艺线宽为0.5um的硅栅CMOS器件中，若设定N型重掺杂区和P型重掺杂区的深度为H1、P‑肼的深度为H2、N‑肼的深度为H3，则当H1/H2、H1/H3的比值在一定范围内即0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45时，可在保证前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度较高的同时，减小开启电压。
Description
技术领域
本实用新型属于半导体器件技术领域，特别是关于一种前段工艺线宽为0.5um的硅栅CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)器件、驱动芯片、LED(发光二极管)灯串。
背景技术
市场上常用芯片中，前段工艺线宽为0.5um的硅栅CMOS器件的1P2M(1层多晶，2层金属)标准制备工艺流程如图1所示，具体步骤如下：衬底材料片准备--Active(有源)区光刻--N阱普注--P阱区光刻及注入--P-Field(场氧)区光刻及注入--Poly1(多晶硅)光刻--NLDD(N Low Doped Drain，N轻掺杂漏)光刻及注入--PLDD(P轻掺杂漏)光刻及注入--Spacer(侧墙)制程--N+区光刻及注入--P+区光刻及注入--接触孔(Contact)光刻--金属1(Metal-1)溅射及光刻--通孔(Via)光刻--金属2(Metal-2)溅射及光刻--钝化层光刻--合金。对应地，以上述前段工艺线宽为0.5um的1P2M标准工艺制备的硅栅CMOS器件如图2所示，其结构包括：0.5um工艺线宽的硅栅CMOS管、设置在0.5um工艺线宽的硅栅CMOS管上的第一金属层、设置在0.5um工艺线宽的硅栅CMOS管与第一金属层之间的第一氧化层、用于连接0.5um工艺线宽的硅栅CMOS管与第一金属层的接触孔、设置在第一金属层上的第二金属层、设置在第一金属层和第二金属层之间的第二氧化层、用于连接第一金属层与第二金属层的通孔、设置在第二金属层上的钝化层。其中，第一金属层、第二金属层分别由金属1、金属2经过溅射及光刻而得；0.5um工艺线宽的硅栅CMOS管中，N型金属氧化物半导体(NMOS)管的源端、漏端均由一个较浅较宽的N型轻掺杂区和一个较深较窄的N型重掺杂区构成，且N型轻掺杂区位于N型重掺杂区之上，P型金属氧化物半导体(PMOS)管的源端、漏端均由一个较浅较宽的P型轻掺杂区和一个较深较窄的P型重掺杂区构成，且P型轻掺杂区位于P型重掺杂区之上。
前述1P2M标准制备工艺流程中，将与硅栅CMOS管相关的工艺阶段称为前段工艺阶段，且前期工艺阶段的工艺线宽为0.5um，与接触孔、通孔、两金属层相关的工艺阶段称为后段工艺阶段。
但是现在市场上还存在对部分特殊类型芯片的需求，如：1、实际应用中无静态工作电流限制，可接受较大的漏电流；2、实际应用中芯片本身需要较大的漏电流，以形成电流旁通路径；3、实际应用中要求芯片击穿电压(Breakdown Voltage，BV)低一些的，比如在5V左右；4、对制备成本较敏感，尤其是希望能减少光刻次数。
因此，需要开发一种新的前段工艺线宽为0.5um的硅栅CMOS器件，使得应用其的芯片无静态工作电流限制、漏电流较大、BV低、制备时光刻次数少，可满足特定实际应用时的使用需求。
实用新型内容
为解决前述技术问题，本实用新型提供一种前段工艺线宽为0.5um的硅栅CMOS器件，其包括：工艺线宽为0.5um的硅栅CMOS管、设置在工艺线宽为0.5um的硅栅CMOS管上的第一金属层、设置在工艺线宽为0.5um的硅栅CMOS管与第一金属层之间的第一氧化层、用于连接工艺线宽为0.5um的硅栅CMOS管与第一金属层的接触孔、设置在第一金属层上的第二金属层、设置在第一金属层和第二金属层之间的第二氧化层、用于连接第一金属层与第二金属层的通孔。其中，工艺线宽为0.5um的硅栅CMOS管中，NMOS管的源端、漏端均只由N型重掺杂区构成，PMOS管的源端、漏端均只由P型重掺杂区构成；设N型重掺杂区和P型重掺杂区的深度均为H1、P-肼的深度为H2、N-肼的深度为H3，则满足0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45。
进一步地，H1、H2、H3满足0.2≤H1/H2≤0.3、0.25≤H1/H3≤0.35。
进一步地，H1、H2、H3满足H1/H2＝0.25、H1/H3＝0.3。
进一步地，第二金属层采用铝。
进一步地，第二金属层的工艺线宽大于2um。
进一步地，第二金属层的厚度为2.5um～4um。
进一步地，第二金属层上方设置钝化层。
本实用新型还提供一种驱动芯片，其包括前述的前段工艺线宽为0.5um的硅栅CMOS器件。
本实用新型又提供一种LED灯串，LED灯串中的每个LED单元均包括前述的驱动芯片。
与现有技术相比，本实用新型提供的前段工艺线宽为0.5um的硅栅CMOS器件漏电流较大、BV较低，可在开启灵敏度较高的同时减小开启电压。
本实用新型提供的驱动芯片可减少LED灯串使用的电路元件数量，简化LED灯串的电路，进一步降低LED灯串的成本。
附图说明
图1示出了前段工艺线宽为0.5um的硅栅CMOS器件的1P2M标准制备工艺的流程图；
图2示出了以1P2M标准制备工艺制备的前段工艺线宽为0.5um硅栅CMOS器件的剖面图；
图3示出了根据本实用新型一实施例的前段工艺线宽为0.5um的硅栅CMOS器件的1P2M改进制备工艺流程图；
图4示出了根据本实用新型一实施例的基于1P2M改进制备工艺的前段工艺线宽为0.5um的硅栅CMOS器件的剖面图；
图5示出了根据本实用新型一实施例的基于1P2M改进制备工艺的前段工艺线宽为0.5um的硅栅CMOS器件中N型重掺杂区、P型重掺杂区、N-肼、P-肼的深度示意图。
图6示出了现有LED灯串的电路结构示意图；
图7示出了现有LED灯串中LED单元的电路结构示意图；
图8示出了根据本实用新型一实施例的LED灯串的电路结构示意图。
具体实施方式
下面对本实用新型的具体实施方式进行详细描述，应当理解，本实用新型的实施方式不限于附图中所示的实施例，且本实用新型的保护范围并不受具体实施方式的限制。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只用来区分不同的组成部分，同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
除非另外限定，否则本实用新型所用的所有技术术语、科学术语的含义与本领域普通技术人员通常理解的含义相同，另外，本实用新型所用的技术术语、科学术语的含义应当被解释为与常用技术手册中限定的相应术语具有一致的含义，且不被解释为具有理想化或过度形式上的含义，除非本实用新型明确如此限定。
发明人经深入研究发现，现有前段工艺线宽为0.5um的硅栅CMOS器件的制备工艺中，NLDD光刻及注入、PLDD光刻及注入这两个步骤在一定程度上能防止制得的器件漏电、避免短沟道效应，提高BV、防止击穿，因此，对于可接受一定漏电流或实际应用时需要较低BV的芯片，制备时可考虑省去此道工艺步骤，具体地，本实施例提供的前段工艺线宽为0.5um的硅栅CMOS器件的改进制备工艺以1P2M为例，其流程如图3所示，具体包括如下步骤：衬底材料片准备--Active区光刻--N阱普注--P阱区光刻及注入--P-Field区光刻及注入--Poly1光刻--Spacer制程--N+区光刻及注入--P+区光刻及注入—接触孔光刻--金属1溅射及光刻--通孔光刻--金属2溅射及光刻--合金。
对应制备的本实施例提供的前段工艺线宽为0.5um的硅栅CMOS器件如图4所示，与图2相比，不同之处在于工艺线宽为0.5um的硅栅CMOS管中，NMOS管的源端、漏端均只由较深较窄的N型重掺杂区构成，PMOS管的源端、漏端均只由较深较窄的P型重掺杂区构成，N型重掺杂区的掺杂浓度为4.2×1015/cm3，P型重掺杂区的掺杂浓度为2.1×1015/cm3。
0.5um工艺线宽的硅栅CMOS管通过接触孔及第一金属层实现电路第一层连接，0.5um工艺线宽的硅栅CMOS管与第一金属层之间通过第一氧化层进行绝缘隔离，在第一金属层之上，通过通孔及第二金属层进行电路第二层连接，第一金属层和第二金属层之间通过第二氧化层进行绝缘隔离。制作连接第一金属层和第二金属层的第二通孔时，线宽较大、工艺简单可靠。第二金属层可只用作压焊点设计，或者，第二金属层可同时通过通孔进行其它电路连接，完成芯片内部电路设计。第二金属层下可摆放其他元器件如电阻、电容、三极管等以及由前述元器件组成的电路。
需要说明的是，NLDD光刻及注入、PLDD光刻及注入并非一定同时存在，有时NLDD的注入是整片注入，只在PLDD注入时做PLDD的光刻，此种情况下一般1P1M工艺需要10次光刻、1P2M工艺需要12次光刻、1P3M工艺需要14次光刻，对本实施例涉及的1P2M工艺，通过去除NLDD光刻及注入、PLDD光刻及注入的步骤，可将原制备工艺所需的光刻次数从12次减小为10次。
具体地，前段工艺线宽为0.5um的硅栅MOS器件制备时除了去除LDD光刻及注入步骤，也可进一步去除Spacer制程步骤，如图3中的虚线框所示，对应制备的硅栅CMOS器件去除了Poly1两侧的Spacer，以进一步减少制备工艺所需的光刻次数。
具体地，当芯片所需的BV更低如4V左右时，前段工艺线宽为0.5um的硅栅MOS器件制备时可去除P-Field光刻及注入步骤，如图3中的虚线框所示，对应制备的硅栅CMOS器件去除了场氧区，以进一步减少制备工艺所需的光刻次数。
具体地，图5示出了本实用新型一实施例的基于1P2M改进制备工艺的前段工艺线宽为0.5um的硅栅CMOS器件中N型重掺杂区、P型重掺杂区、N-肼、P-肼的深度示意图，参见图5，发明人进一步研究发现，若设N型重掺杂区和P型重掺杂区的深度均为H1、P-肼的深度为H2、N-肼的深度为H3，则当H1/H2、H1/H3的比值在一定范围内即0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45时，可在保证前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度较高的同时开启电压小，当H1/H2小于0.1、H1/H3小于0.15时前段工艺线宽为0.5um的硅栅CMOS器件不易开启、开启灵敏度较低，当H1/H2大于0.4、H1/H3大于0.45时前段工艺线宽为0.5um的硅栅CMOS器件开启电压变大，进而导致功耗大、耗电。
优选地，当0.2≤H1/H2≤0.3、0.25≤H1/H3≤0.35时，前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度较高，同时开启电压较小。
更优选地，当H1/H2等于0.25、H1/H3等于0.3时，前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度最高、同时开启电压最小。
具体地，第二层金属即顶层金属采用大工艺线宽厚铝，工艺线宽大于2um，厚度为2.5um～4um。
具体地，第二金属层上设置钝化层。
综上所述，制备前段工艺线宽为0.5um的硅栅MOS器件时去除NLDD光刻及注入、PLDD光刻及注入的步骤，可使得制备的前段工艺线宽为0.5um的硅栅CMOS器件中，NMOS管的源端、漏端均只由N型重掺杂区构成，PMOS管的源端、漏端均只由P型重掺杂区构成，漏电流较大、BV较低，在满足硅栅CMOS器件集成度的情况下能减少制备时的光刻次数；此外，若设N型重掺杂区和P型重掺杂区的深度均为H1、P-肼的深度为H2、N-肼的深度为H3，则当H1/H2、H1/H3的比值在一定范围内即0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45时，可在保证前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度较高的同时开启电压小。
以LED灯串为例，进一步说明本实用新型提供的前段工艺线宽为0.5um的硅栅CMOS器件的实际应用，具体地，现有LED灯串的电路示意图如图6所示，交流(AC)电源的火线L、零线N分别连接到控制器模块的一端，控制器模块的另一端与至少2个相互串联的LED单元依次相连形成回路，且每个LED单元的两端均并联有1个稳压二极管，其中，每个LED单元的具体电路示意图如图7所示，包括4个相互并联的LED即LED1～LED4、驱动芯片，且4个相互并联的LED的阴极端分别连接到驱动芯片的4个对应管脚。该LED灯串工作过程中，若某个LED单元的输出因故障等原因被关断，LED灯串电路中仍需保持有电流以使其他LED单元能继续正常工作，此时稳压二极管被其两端施加的电压击穿以从中流过电流，即整个LED灯串在正常工作过程中电流要么流经LED单元，要么流经旁路的稳压二极管以形成电流旁通路径，因此必须使用用于形成电流旁通路径的稳压二极管。
为了能简化LED灯串的电路，将本实用新型提供的前段工艺线宽为0.5um的硅栅CMOS器件用于LED单元中的驱动芯片，如前所述，该硅栅CMOS器件可增大驱动芯片的漏电流、降低驱动芯片的BV，并在驱动芯片的电源端与地之间形成一定的旁路电流，此时LED灯串的电路示意图如图8所示，若某个LED单元的输出因故障等原因被关断，因为驱动芯片的BV较低如低于5V，则该LED单元两端施加的电压可将驱动芯片反向击穿，即使得驱动芯片自身就可以作为一个稳压二极管，因此无需为每个LED单元再并联一个稳压二极管。
具体地，本实际应用场景的LED灯串可为LED圣诞灯串。
在本实际应用场景下，将本实用新型提供的前段工艺线宽为0.5um的硅栅CMOS器件用于LED单元中的驱动芯片，可以减少LED灯串使用的电路元件数量，简化LED灯串的电路，进一步降低LED灯串的成本。
前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的保护范围由权利要求书及其等同形式所限定。
Claims (9)
1.前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，包括：工艺线宽为0.5um的硅栅CMOS管、设置在所述工艺线宽为0.5um的硅栅CMOS管上的第一金属层、设置在所述工艺线宽为0.5um的硅栅CMOS管与第一金属层之间的第一氧化层、用于连接所述工艺线宽为0.5um的硅栅CMOS管与第一金属层的接触孔、设置在所述第一金属层上的第二金属层、设置在所述第一金属层和第二金属层之间的第二氧化层、用于连接所述第一金属层与第二金属层的通孔，
其中，
所述工艺线宽为0.5um的硅栅CMOS管中，NMOS管的源端、漏端均只由N型重掺杂区构成，PMOS管的源端、漏端均只由P型重掺杂区构成；设所述N型重掺杂区和P型重掺杂区的深度均为H1、P-肼的深度为H2、N-肼的深度为H3，则满足0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45。
2.根据权利要求1所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述H1、H2、H3满足0.2≤H1/H2≤0.3、0.25≤H1/H3≤0.35。
3.根据权利要求2所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述H1、H2、H3满足H1/H2＝0.25、H1/H3＝0.3。
4.根据权利要求3所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述第二金属层采用铝。
5.根据权利要求3所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述第二金属层的工艺线宽大于2um。
6.根据权利要求3所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述第二金属层的厚度为2.5um～4um。
7.根据权利要求3所述的前段工艺线宽为0.5um的硅栅CMOS器件，其特征在于，所述第二金属层上方设置钝化层。
8.驱动芯片，其特征在于，包括权利要求1～7任一项所述的前段工艺线宽为0.5um的硅栅CMOS器件。
9.LED灯串，其特征在于，LED灯串中的每个LED单元均包括权利要求8所述的驱动芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321176534.0U CN219677262U (zh) | 2023-05-16 | 2023-05-16 | 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321176534.0U CN219677262U (zh) | 2023-05-16 | 2023-05-16 | 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219677262U true CN219677262U (zh) | 2023-09-12 |
Family
ID=87894674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321176534.0U Active CN219677262U (zh) | 2023-05-16 | 2023-05-16 | 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219677262U (zh) |
-
2023
- 2023-05-16 CN CN202321176534.0U patent/CN219677262U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8304827B2 (en) | Semiconductor device having on a substrate a diode formed by making use of a DMOS structure | |
| US7525779B2 (en) | Diode strings and electrostatic discharge protection circuits | |
| CN101299439B (zh) | 耐高压恒流源器件及制造方法 | |
| US7067884B2 (en) | Electrostatic discharge device | |
| US10504886B1 (en) | Low-capacitance electro-static-discharge (ESD) protection structure with two floating wells | |
| US7242059B2 (en) | Semiconductor device having DMOS and CMOS on single substrate | |
| CN109950240B (zh) | 低触发可调控维持电压双向静电释放器件及其制作方法 | |
| US20220310589A1 (en) | Integrated circuit device and method for esd protection | |
| TWI648842B (zh) | 帶有可控相位節點振鈴的開關電路 | |
| US20190096874A1 (en) | Esd network comprising variable impedance discharge path | |
| CN219677262U (zh) | 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串 | |
| CN103077946B (zh) | 在同一半导体衬底内形成电力和电路元件的半导体装置 | |
| US10008492B2 (en) | Electrostatic discharge (ESD) protection device and method fabricating the ESD protection device | |
| CN101159263A (zh) | 箝位电路的静电放电保护 | |
| CN109065541B (zh) | 一种双向瞬态电压抑制器及制备方法 | |
| CN114783997B (zh) | 一种可控硅静电放电保护结构 | |
| CN114784116A (zh) | 具有低夹断电压的半导体器件 | |
| JP5055740B2 (ja) | 半導体装置 | |
| KR101442252B1 (ko) | 반도체 장치 | |
| US8941959B2 (en) | ESD protection apparatus | |
| US10332993B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN111863804B (zh) | 触发电压可调双向esd保护器件、结构及制备方法 | |
| JPH0349257A (ja) | 半導体装置 | |
| US7667280B2 (en) | Semiconductor device | |
| CN112510664B (zh) | 基于二极管的esd保护结构设计、制备方法及保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |