CN109950240B - 低触发可调控维持电压双向静电释放器件及其制作方法 - Google Patents
低触发可调控维持电压双向静电释放器件及其制作方法 Download PDFInfo
- Publication number
- CN109950240B CN109950240B CN201910246362.1A CN201910246362A CN109950240B CN 109950240 B CN109950240 B CN 109950240B CN 201910246362 A CN201910246362 A CN 201910246362A CN 109950240 B CN109950240 B CN 109950240B
- Authority
- CN
- China
- Prior art keywords
- injection region
- well
- polysilicon gate
- region
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 26
- 238000012423 maintenance Methods 0.000 title claims abstract description 12
- 230000003068 static effect Effects 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002347 injection Methods 0.000 claims abstract description 222
- 239000007924 injection Substances 0.000 claims abstract description 222
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 103
- 229920005591 polysilicon Polymers 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 230000003071 parasitic effect Effects 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000001808 coupling effect Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 239000007943 implant Substances 0.000 description 26
- 238000002513 implantation Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低触发可调控维持电压双向静电释放器件，包括P型衬底；P型衬底上设有第一、第二N阱；第一N阱中设有第一N+注入区、第一P+注入区，第二N阱中设有第四P+注入区、第四N+注入区，第二P+注入区横跨第一N阱和P型衬底，第三P+注入区横跨P型衬底和第二N阱；第二P+注入区与第三P+注入区之间设有第二、第三N+注入区；第一多晶硅栅位于第一、第二P+注入区之间；第二多晶硅栅位于第二、第三N+注入区之间；第三多晶硅栅位于第三、第四P+注入区之间。本发明在传统双向SCR中间嵌入NMOS管，通过给GATE不同的栅压调控器件的维持电压，可降低维持电压来箝住ESD脉冲。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种低触发可调控维持电压双向静电释放器件及其制作方法。
背景技术
静电放电(ESD)是造成集成电路(IC)芯片和一些电子产品失效的主要因素。而且随着半导体工艺的不断进步，ESD保护越来越难应对，也使得ESD保护的问题越来越得到重视。随着器件尺寸的减小和集成电路的复杂程度的提高，需要一种占用芯片面积小且泄放静电能力好的ESD保护器件，这成为了集成电路工程师所要面临的挑战。
可控硅器件(Silicon Controlled Rectifier，SCR)是芯片内ESD防护的常规器件结构，但它不是CMOS工艺中的标准器件。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上以较小的芯片面积达成较高的静电防护等级。双向可控硅器件(Dual-DirectionSCR，DDSCR)是一种紧凑型ESD防护器件，它能够起到节省面积和降低寄生参数的作用，在正向和反向两个方向对电压进行箝位。它可用于传输高于或低于地电平信号的输入/输出(I/O)引脚的静电防护。由于SCR的触发电压和维持电压一般不落在ESD的设计窗内，因此不能直接被应用于CMOS电路，必须对其进行改进。如图1所示，可在传统SCR中嵌入两个PMOS管，通过将两个多晶硅栅分别比阴极、阳极相连，可以降低正反向的触发电压。该结构的等效电路图如图2所示。但其维持电压不容易调整，对工艺流程也有特殊要求，这就限制了它的应用范围。
发明内容
为了解决上述技术问题，本发明提供一种结构简单的低触发可调控维持电压双向静电释放器件，并提供其制作方法。
本发明解决上述问题的技术方案是：一种低触发可调控维持电压双向静电释放器件，包括P型衬底、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一至第四P+注入区、第一至第四N+注入区；
所述P型衬底从左至右设有第一N阱、第二N阱；
所述第一N阱中从左至右设有第一N+注入区、第一P+注入区，第一N+注入区左侧设有第一场氧隔离区；
所述第二N阱中从左至右设有第四P+注入区、第四N+注入区，第四N+注入区右侧设有第二场氧隔离区；
所述第二P+注入区横跨在第一N阱和P型衬底的交界处；
所述第三P+注入区横跨在P型衬底和第二N阱的交界处；
所述P型衬底上位于第二P+注入区与第三P+注入区之间的位置处从左至右设有第二N+注入区、第三N+注入区；
所述第一多晶硅栅位于第一N阱之上，第一P+注入区和第二P+注入区之间；
所述第二多晶硅栅位于P型衬底之上，第二N+注入区和第三N+注入区之间；
所述第三多晶硅栅位于第二N阱之上，第三P+注入区和第四P+注入区之间。
上述低触发可调控维持电压双向静电释放器件，所述第一场氧隔离区的左侧与P型衬底的左侧边缘相连接，第一场氧隔离区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一P+注入区的左侧相连接，第一P+注入区的右侧和第二P+注入区的左侧之间为第一多晶硅栅；第二P+注入区的右侧与第二N+注入区的左侧相连接；第二N+注入区右侧和第三N+注入区左侧之间为第二多晶硅栅；第三N+注入区的右侧与第三P+注入区的左侧相连接；第三P+注入区右侧和第四P+注入区左侧之间为第三多晶硅栅；第四P+注入区的右侧与第四N+注入区的左侧相连接，第四N+注入区的右侧与第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与P型衬底的右侧边缘相连接。
上述低触发可调控维持电压双向静电释放器件，第二P+注入区与第二N+注入区电连接；第三N+注入区与第三P+注入区电连接，第一N+注入区、第一P+注入区和第三多晶硅栅相连作为器件的阳极；第二多晶硅栅作为器件的控制栅极；第一多晶硅栅、第四P+注入区和第四N+注入区连接在一起作为器件的阴极。
上述低触发可调控维持电压双向静电释放器件，所述静电释放器件的等效电路包括：
由第一P+注入区、第一N阱、P型衬底形成的第一PNP型晶体管，其中第一P+注入区作为第一PNP型晶体管的发射极，第一N阱作为第一PNP型晶体管的基极，P型衬底作为第一PNP型晶体管的集电极；
由第一N阱、P型衬底、第二N阱形成的第一NPN型晶体管，其中第一N阱作为第一PNP型晶体管的集电极，P型衬底作为第一NPN型晶体管的基极，第二N阱作为第一NPN型晶体管的发射极；
由第四P+注入区、P型衬底、第一N阱形成的第二PNP型晶体管，其中第四P+注入区作为第二NPN型晶体管的发射极，P型衬底作为第二PNP型晶体管的基极，第一N阱作为第二PNP型晶体管的集电极；
在第一N阱中形成的第一N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；
在第二N阱中形成的第二N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；
在P型衬底左半部分形成的第一P型衬底寄生电阻和第一NPN型晶体管集电极寄生电阻；
在P型衬底右半部分形成的第二P型衬底寄生电阻和第二NPN型晶体管集电极寄生电阻。
上述低触发可调控维持电压双向静电释放器件，当ESD脉冲来到器件阳极，器件阴极接地时，第一N阱与P型衬底被反偏；若脉冲电压高于第一N阱与P型衬底的雪崩击穿电压，器件内产生雪崩电流，电流从阳极流经第一N阱寄生电阻，当第一N阱寄生电阻的电压高于第一PNP型晶体管的be结正向导通电压时，第一PNP型晶体管开启，开启的第一PNP型晶体管为第一NPN型晶体管提供基极电流，随后，第一NPN型晶体管开启并为第一PNP型晶体管提供基极电流；此后即使没有雪崩电流产生，第一NPN型晶体管和第一PNP型晶体管已构成了正反馈回路，由第一PNP型晶体管和第一NPN型晶体管构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第二N阱与P型衬底雪崩击穿，随后，由第二PNP型晶体管和第一NPN型晶体管构成的SCR结构导通泄放静电。
上述低触发可调控维持电压双向静电释放器件，当ESD脉冲来到器件阳极，器件阴极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ关断，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ导通，由于电压耦合效应提高了PMOS管Ⅰ的栅电位，增加了第一PNP型晶体管基区电流；同理，当ESD脉冲来到器件阴极，器件阳极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ开启，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ关断，由于电压耦合效应提高了PMOS管Ⅱ栅电位，增加了第二PNP型晶体管基区电流，从而降低了器件正反向的触发电压。
上述低触发可调控维持电压双向静电释放器件，当ESD高压脉冲来到器件阳极，器件阴极接地时，对所述第二多晶硅栅施加正向电压，此时第二N+注入区、第三N+注入区和第二多晶硅栅构成的NMOS管开启，NMOS管的沟道电阻小于衬底寄生电阻，维持电压提高；对所述第二多晶硅栅施加反向电压时，NMOS管的沟道电阻大于衬底寄生电阻，维持电压减小。
一种低触发可调控维持电压双向静电释放器件的制作方法，包括以下步骤：
步骤一：在P型衬底两端形成第一场氧隔离区、第二场氧隔离区；
步骤二：在P型衬底中左右两侧形成第一N阱、第二N阱；
步骤三：对第一N阱、第二N阱进行退火处理，消除杂质的扩散；
步骤四：在第一N阱、P型衬底、第二N阱上淀积第一多晶硅栅、第二多晶硅栅和第三多晶硅栅；
步骤五：在第一N阱中形成第一N+注入区、第一P+注入区；在第一N阱和P型衬底的交界处形成第二P+注入区；在P型衬底中形成第二N+注入区、第三N+注入区；在第二N阱和P型衬底的交界处形成第三P+注入区；在第二N阱中形成第四N+注入区、第四P+注入区；
步骤六：对第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第三P+注入区、第四N+注入区、第四P+注入区进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一N+注入区、第一P+注入区和第三多晶硅栅连接在一起并作为器件的阳极；将第二多晶硅栅作为器件的控制栅极；将第一多晶硅栅、第四N+注入区、第四P+注入区连接在一起并作为器件的阴极。
上述低触发可调控维持电压双向静电释放器件的制作方法，所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
本发明的有益效果在于：本发明通过在传统双向SCR左右两端各嵌入两个PMOS管，通过给两个多晶硅栅连接不同的电极控制其导通和关断，能够有效降低器件正反向触发电压。另外，本发明通过在传统双向SCR中间嵌入一个NMOS管，通过给GATE不同的栅压调控器件的维持电压。当电路正常电路工作时，给第二多晶硅栅2.5V电压使NMOS管开启，来提高器件的维持电压，避免发生闩锁问题。当ESD应力来临时，使第二多晶硅栅接零电位时NMOS关闭，可降低维持电压来箝住ESD脉冲。
附图说明
图1为现有低压触发双向SCR的结构示意图。
图2为现有低压触发双向SCR的等效电路图。
图3为本发明的静电释放器件的剖面图和寄生结构示意图。
图4为本发明的静电释放器件的正向路径等效电路图。
图5为本发明的静电释放器件的反向路径等效电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，一种低触发可调控维持电压双向静电释放器件，包括P型衬底101、第一多晶硅栅501、第二多晶硅栅502、第三多晶硅栅503、第一P+注入区302、第二P+注入区303、第三P+注入区306、第四P+注入区307、第一N+注入区301、第二N+注入区304、第三N+注入区305、第四N+注入区308；所述P型衬底从左至右设有第一N阱201、第二N阱202；所述第一N阱201中从左至右设有第一N+注入区301、第一P+注入区302，第一N+注入区301左侧设有第一场氧隔离区401；所述第二N阱202中从左至右设有第四P+注入区307、第四N+注入区307，第四N+注入区308右侧设有第二场氧隔离区402；所述第二P+注入区303横跨在第一N阱201和P型衬底101的交界处，所述第三P+注入区306横跨在P型衬底101和第二N阱202的交界处；所述P型衬底101上位于第二P+注入区303与第三P+注入区306之间的位置处从左至右设有第二N+注入区304、第三N+注入区305；所述第一多晶硅栅501位于第一N阱201之上，第一P+注入区302和第二P+注入区303之间；所述第二多晶硅栅502位于P型衬底101之上，第二N+注入区304和第三N+注入区305之间，所述第三多晶硅栅503位于第二N阱202之上，第三P+注入区306和第四P+注入区307之间，所述第一场氧区401横跨P型衬底101和第一N阱201之间，所述第二场氧区402横跨P型衬底101和第二N阱202之间。
所述第一场氧隔离区401的左侧与P型衬底101的左侧边缘相连接，第一场氧隔离区401的右侧与第一N+注入区301的左侧相连接，第一N+注入区301的右侧与第一P+注入区302的左侧相连接，第一P+注入区302的右侧和第二P+注入区303的左侧之间为第一多晶硅栅501；第二P+注入区303的右侧与第二N+注入区304的左侧相连接；第二N+注入区304右侧和第三N+注入区305左侧之间为第二多晶硅栅502；第三N+注入区305的右侧与第三P+注入区306的左侧相连接；第三P+注入区306右侧和第四P+注入区307左侧之间为第三多晶硅栅503；第四P+注入区307的右侧与第四N+注入区308的左侧相连接，第二场氧隔离区402的右侧与第四N+注入区308的左侧相连接，第二场氧隔离区402的右侧与P型衬底101的右侧边缘相连接。
用导线将第二P+注入区302与第二N+注入区304相连，第三N+注入区305与第三P+注入区306相连。第一N+注入区301、第一P+注入区302和第三多晶硅栅503相连作为器件的阳极；第二多晶硅栅502作为器件的控制栅极GATE；第一多晶硅栅503、第四P+注入区306和第四N+注入区307连接在一起作为器件的阴极。
如图4所示，所述静电防护器件的等效电路包括：第一PNP型晶体管T1，其中第一P+注入区302作为第一PNP型晶体管T1的发射极，第一N阱201作为第一PNP型晶体管T1的基极，P型衬底101作为第一PNP型晶体管T1的集电极；第一NPN型晶体管T2，其中第一N阱201作为第一PNP型晶体管T2的集电极，P型衬底101作为第一NPN型晶体管T2的基极，第二N阱201作为第一NPN型晶体管T2的发射极；第二PNP型晶体管T3，其中第四P+注入区307作为第二NPN型晶体管T3的发射极，P型衬底101作为第二PNP型晶体管T3的基极，第一N阱201作为第二PNP型晶体管T3的集电极；在第一N阱201中形成的第一N阱寄生电阻RNW1和第一NPN型晶体管T2集电极寄生电阻RS1；在第二N阱202中形成的第二N阱寄生电阻RNW2和第一NPN型晶体管T1集电极寄生电阻RS3；在P型衬底101左半部分形成的第一P型衬底寄生电阻Rsub2和第一NPN型晶体管T2集电极寄生电阻RS2；在P型衬底右半部分形成的第二P型衬底寄生电阻Rsub1和第二NPN型晶体管T2集电极寄生电阻RS4。
所述等效电路中，当ESD脉冲来到器件阳极，器件阴极接地时，第一N阱201与P型衬底101被反偏；若脉冲电压高于第一N阱201与P型衬底101的雪崩击穿电压，器件内产生雪崩电流，电流从阳极流经第一N阱201的寄生电阻RNW1，当第一N阱的寄生电阻RNW1的电压高于第一PNP型晶体管T1的be结正向导通电压时，第一PNP型晶体管T1开启，开启的第一PNP型晶体管T1为第一NPN型晶体管T2提供基极电流，随后，第一NPN型晶体管T2开启并为第一PNP型晶体管T1提供基极电流；此后即使没有雪崩电流产生，第一NPN型晶体管T2和第一PNP型晶体管T1已构成了正反馈回路，由第一PNP型晶体管T1和第一NPN型晶体管T2构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第二N阱202与P型衬底101雪崩击穿，随后，由第二PNP型晶体管T3和第一NPN型晶体管T2构成的SCR结构导通泄放静电。
当ESD脉冲来到器件阳极，器件阴极接地时，所述第一多晶硅栅501接地，第三多晶硅栅503接阳极。由第三P+注入区306、第四P+注入区307和第三多晶硅栅503构成的PMOS2管关断，第一P+注入区302、第二P+注入区303和第一多晶硅栅501构成的PMOS1管导通，由于电压耦合效应提高了PMOS1管的栅电位，增加了第一PNP型晶体管T1基区电流,使第一PNP型晶体管T1更快开启。同理，当ESD脉冲来到器件阴极，器件阳极接地电位时，所述第一多晶硅栅501接阳极，第三多晶硅栅503接地。由第三P+注入区306、第四P+注入区307和第三多晶硅栅503构成的PMOS2管开启，第一P+注入区302、第二P+注入区303和第一多晶硅栅501构成的PMOS1管关断，由于电压耦合效应提高了PMOS2栅电位，增加了第二PNP型晶体管T3基区电流,使第二PNP型晶体管T3更快开启。因此，降低了器件正反向的触发电压。
当ESD高压脉冲来到器件阳极，器件阴极接地时，对所述第二多晶硅栅502施加正向电压时，此时第二N+注入区304、第三N+注入区305和第二多晶硅栅502构成的NMOS管开启，NMOS管的沟道电阻小于衬底寄生电阻，此时该NMOS等效于一可变电阻Rext并在衬底电阻Rsub1两端，维持电压提高。对所述第二多晶硅栅施加反向电压时，NMOS管的沟道电阻大于衬底寄生电阻，此时该NMOS等效于一可变电阻Rext并在衬底电阻Rsub2两端，维持电压减小。
如图2所示，双向可控硅整流器静电释放器件正向泄放时第二PNP型晶体管T3等效于一个正偏二极管。其维持电压公式如下：
其中，RS2是第一NPN型晶体管T2集电极寄生电阻；RS3是第一NPN型晶体管T1集电极寄生电阻；RNW2是第二N阱寄生电阻；Rsub1是在P型衬底右半部分形成的第二P型衬底寄生电阻；Vce-T1是第一PNP型晶体管T1的发射极到集电极电压；Vbe-T3是第二PNP型晶体管T3的基极到发射极电压。
如图4所示，通过给第二多晶硅栅502不同而电压可以调节NMOS的沟道电阻，该NMOS等效于一可变电阻Rext并在衬底电阻Rsub1两端，此时，维持电压公式如下：
其中，Rext是NMOS的等效电阻。从公式(2)可知，通过调节所述NMOS结构的第二多晶硅栅502结构的电压，来控制寄生电阻Rext的阻值大小，从而调整SCR结构的维持电压的大小，使所述器件能够产生对应于实际ESD窗口所需要的维持电压。
一种低触发可调控维持电压双向静电释放器件的制作方法，包括以下步骤：
步骤一：在P型衬底101两端形成第一场氧隔离区401、第二场氧隔离区402；
步骤二：在P型衬底101中左右两侧形成第一N阱201、第二N阱202；
步骤三：对第一N阱201、第二N阱202进行退火处理，消除杂质的扩散；
步骤四：在第一N阱201、P型衬底101、第二N阱202上淀积第一多晶硅栅501、第二多晶硅栅502和第三多晶硅栅503；
步骤五：在第一N阱201中形成第一N+注入区301、第一P+注入区302；在第一N阱201和P型衬底101的交界处形成第二P+注入区303；在P型衬底101中形成第二N+注入区304、第三N+注入区305；在第二N阱202和P型衬底101的交界处形成第三P+注入区306；在第二N阱202中形成第四N+注入区307、第四P+注入区308；
步骤六：对第一N+注入区301、第一P+注入区302、第二N+注入区304、第二P+注入区303、第三N+注入区305、第三P+注入区306、第四N+注入区308、第四P+注入区307进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一N+注入区301、第一P+注入区302和第三多晶硅栅503连接在一起并作为器件的阳极；将第二多晶硅栅502作为器件的控制栅极；将第一多晶硅栅501、第四N+注入区308、第四P+注入区307连接在一起并作为器件的阴极。
所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
本发明一种低触发可调控维持电压双向静电释放器件的制作方法过程简单、操作方便。制作出的双栅栅控可控硅整流器静电释放器件结构既不会违反版图设计规则也不会利用到标准CMOS工艺以外的层次，就使得SCR能够运用在ESD保护设计中，有效地保护了内部芯片，远离闩锁的风险。本发明实例器件采用0.25μm的CMOS工艺。
Claims (9)
1.一种低触发可调控维持电压双向静电释放器件，其特征在于：包括P型衬底、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一至第四P+注入区、第一至第四N+注入区；
所述P型衬底从左至右设有第一N阱、第二N阱；
所述第一N阱中从左至右设有第一N+注入区、第一P+注入区，第一N+注入区左侧设有第一场氧隔离区；
所述第二N阱中从左至右设有第四P+注入区、第四N+注入区，第四N+注入区右侧设有第二场氧隔离区；
所述第二P+注入区横跨在第一N阱和P型衬底的交界处；
所述第三P+注入区横跨在P型衬底和第二N阱的交界处；
所述P型衬底上位于第二P+注入区与第三P+注入区之间的位置处从左至右设有第二N+注入区、第三N+注入区；
所述第一多晶硅栅位于第一N阱之上，第一P+注入区和第二P+注入区之间；
所述第二多晶硅栅位于P型衬底之上，第二N+注入区和第三N+注入区之间；
所述第三多晶硅栅位于第二N阱之上，第三P+注入区和第四P+注入区之间；
由第一P+注入区、第二P+注入区和第一多晶硅栅构成PMOS管Ⅰ；由第三P+注入区、第四P+注入区和第三多晶硅栅构成PMOS管Ⅱ；由第二N+注入区、第三N+注入区和第二多晶硅栅构成NMOS管。
2.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于：所述第一场氧隔离区的左侧与P型衬底的左侧边缘相连接，第一场氧隔离区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一P+注入区的左侧相连接，第一P+注入区的右侧和第二P+注入区的左侧之间为第一多晶硅栅；第二P+注入区的右侧与第二N+注入区的左侧相连接；第二N+注入区右侧和第三N+注入区左侧之间为第二多晶硅栅；第三N+注入区的右侧与第三P+注入区的左侧相连接；第三P+注入区右侧和第四P+注入区左侧之间为第三多晶硅栅；第四P+注入区的右侧与第四N+注入区的左侧相连接，第四N+注入区的右侧与第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与P型衬底的右侧边缘相连接。
3.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于：第二P+注入区与第二N+注入区电连接；第三N+注入区与第三P+注入区电连接，第一N+注入区、第一P+注入区和第三多晶硅栅相连作为器件的阳极；第二多晶硅栅作为器件的控制栅极；第一多晶硅栅、第四P+注入区和第四N+注入区连接在一起作为器件的阴极。
4.根据权利要求1所述的低触发可调控维持电压双向静电释放器件，其特征在于，所述静电释放器件的等效电路包括：
由第一P+注入区、第一N阱、P型衬底形成的第一PNP型晶体管，其中第一P+注入区作为第一PNP型晶体管的发射极，第一N阱作为第一PNP型晶体管的基极，P型衬底作为第一PNP型晶体管的集电极；
由第一N阱、P型衬底、第二N阱形成的第一NPN型晶体管，其中第一N阱作为第一PNP型晶体管的集电极，P型衬底作为第一NPN型晶体管的基极，第二N阱作为第一NPN型晶体管的发射极；
由第四P+注入区、P型衬底、第一N阱形成的第二PNP型晶体管，其中第四P+注入区作为第二NPN型晶体管的发射极，P型衬底作为第二PNP型晶体管的基极，第一N阱作为第二PNP型晶体管的集电极；
在第一N阱中形成的第一N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；
在第二N阱中形成的第二N阱寄生电阻和第一NPN型晶体管集电极寄生电阻；
在P型衬底左半部分形成的第一P型衬底寄生电阻和第一NPN型晶体管集电极寄生电阻；
在P型衬底右半部分形成的第二P型衬底寄生电阻和第二NPN型晶体管集电极寄生电阻。
5.根据权利要求4所述的低触发可调控维持电压双向静电释放器件，其特征在于：当ESD脉冲来到器件阳极，器件阴极接地时，第一N阱与P型衬底被反偏；若脉冲电压高于第一N阱与P型衬底的雪崩击穿电压，器件内产生雪崩电流，电流从阳极流经第一N阱寄生电阻，当第一N阱寄生电阻的电压高于第一PNP型晶体管的be结正向导通电压时，第一PNP型晶体管开启，开启的第一PNP型晶体管为第一NPN型晶体管提供基极电流，随后，第一NPN型晶体管开启并为第一PNP型晶体管提供基极电流；此后即使没有雪崩电流产生，第一NPN型晶体管和第一PNP型晶体管已构成了正反馈回路，由第一PNP型晶体管和第一NPN型晶体管构成的SCR结构被导通，泄放静电；同理，当阴极出现ESD脉冲时，或者阳极出现负ESD电压脉冲时，第二N阱与P型衬底雪崩击穿，随后，由第二PNP型晶体管和第一NPN型晶体管构成的SCR结构导通泄放静电。
6.根据权利要求5所述的低触发可调控维持电压双向静电释放器件，其特征在于：当ESD脉冲来到器件阳极，器件阴极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ关断，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ导通，由于电压耦合效应提高了PMOS管Ⅰ的栅电位，增加了第一PNP型晶体管基区电流；同理，当ESD脉冲来到器件阴极，器件阳极接地时，所述第一多晶硅栅接地，第三多晶硅栅接阳极，由第三P+注入区、第四P+注入区和第三多晶硅栅构成的PMOS管Ⅱ开启，第一P+注入区、第二P+注入区和第一多晶硅栅构成的PMOS管Ⅰ关断，由于电压耦合效应提高了PMOS管Ⅱ栅电位，增加了第二PNP型晶体管基区电流，从而降低了器件正反向的触发电压。
7.根据权利要求6所述的低触发可调控维持电压双向静电释放器件，其特征在于：当ESD高压脉冲来到器件阳极，器件阴极接地时，对所述第二多晶硅栅施加正向电压，此时第二N+注入区、第三N+注入区和第二多晶硅栅构成的NMOS管开启，NMOS管的沟道电阻小于衬底寄生电阻，维持电压提高；对所述第二多晶硅栅施加反向电压时，NMOS管的沟道电阻大于衬底寄生电阻，维持电压减小。
8.一种根据权利要求1-7中任一项所述的低触发可调控维持电压双向静电释放器件的制作方法，包括以下步骤：
步骤一：在P型衬底两端形成第一场氧隔离区、第二场氧隔离区；
步骤二：在P型衬底中左右两侧形成第一N阱、第二N阱；
步骤三：对第一N阱、第二N阱进行退火处理，消除杂质的扩散；
步骤四：在第一N阱、P型衬底、第二N阱上淀积第一多晶硅栅、第二多晶硅栅和第三多晶硅栅；
步骤五：在第一N阱中形成第一N+注入区、第一P+注入区；在第一N阱和P型衬底的交界处形成第二P+注入区；在P型衬底中形成第二N+注入区、第三N+注入区；在第二N阱和P型衬底的交界处形成第三P+注入区；在第二N阱中形成第四N+注入区、第四P+注入区；
步骤六：对第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第三P+注入区、第四N+注入区、第四P+注入区进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一N+注入区、第一P+注入区和第三多晶硅栅连接在一起并作为器件的阳极；将第二多晶硅栅作为器件的控制栅极；将第一多晶硅栅、第四N+注入区、第四P+注入区连接在一起并作为器件的阴极。
9.根据权利要求8所述的低触发可调控维持电压双向静电释放器件的制作方法，其特征在于：所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246362.1A CN109950240B (zh) | 2019-03-29 | 2019-03-29 | 低触发可调控维持电压双向静电释放器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246362.1A CN109950240B (zh) | 2019-03-29 | 2019-03-29 | 低触发可调控维持电压双向静电释放器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950240A CN109950240A (zh) | 2019-06-28 |
| CN109950240B true CN109950240B (zh) | 2023-12-05 |
Family
ID=67012719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910246362.1A Active CN109950240B (zh) | 2019-03-29 | 2019-03-29 | 低触发可调控维持电压双向静电释放器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950240B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725204B (zh) * | 2019-07-18 | 2023-05-26 | 中国科学院上海微系统与信息技术研究所 | 一种具有双向scr结构的esd保护器件 |
| CN110867440A (zh) * | 2019-11-18 | 2020-03-06 | 湘潭大学 | 非对称双向可控硅静电防护器件及其制作方法 |
| CN111048508B (zh) * | 2019-11-19 | 2021-12-03 | 江南大学 | 一种双向lvtscr的esd或浪涌防护方法 |
| CN113437063A (zh) * | 2021-06-28 | 2021-09-24 | 吉安砺芯半导体有限责任公司 | Mos触发scr器件 |
| CN113540075B (zh) * | 2021-07-16 | 2023-10-13 | 长鑫存储技术有限公司 | 静电保护器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083263A (zh) * | 2006-05-31 | 2007-12-05 | 恩益禧电子股份有限公司 | 包括具有可调背栅电势的esd保护场效应晶体管的半导体器件 |
| CN104600068A (zh) * | 2015-01-20 | 2015-05-06 | 湖州迈康电子科技有限公司 | 一种基于纵向npn结构的高压双向esd保护器件 |
| CN205177841U (zh) * | 2015-12-17 | 2016-04-20 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
| CN107731814A (zh) * | 2017-11-15 | 2018-02-23 | 淮阴师范学院 | 一种内嵌低触发电压pnp结构的双向esd防护结构 |
| CN209461460U (zh) * | 2019-03-29 | 2019-10-01 | 湖南静芯微电子技术有限公司 | 低触发可调控维持电压双向静电释放器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756642B2 (en) * | 2002-11-07 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Integrated circuit having improved ESD protection |
| US9165891B2 (en) * | 2010-12-28 | 2015-10-20 | Industrial Technology Research Institute | ESD protection circuit |
-
2019
- 2019-03-29 CN CN201910246362.1A patent/CN109950240B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083263A (zh) * | 2006-05-31 | 2007-12-05 | 恩益禧电子股份有限公司 | 包括具有可调背栅电势的esd保护场效应晶体管的半导体器件 |
| CN104600068A (zh) * | 2015-01-20 | 2015-05-06 | 湖州迈康电子科技有限公司 | 一种基于纵向npn结构的高压双向esd保护器件 |
| CN205177841U (zh) * | 2015-12-17 | 2016-04-20 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
| CN107731814A (zh) * | 2017-11-15 | 2018-02-23 | 淮阴师范学院 | 一种内嵌低触发电压pnp结构的双向esd防护结构 |
| CN209461460U (zh) * | 2019-03-29 | 2019-10-01 | 湖南静芯微电子技术有限公司 | 低触发可调控维持电压双向静电释放器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109950240A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109950240B (zh) | 低触发可调控维持电压双向静电释放器件及其制作方法 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| US8049247B2 (en) | Asymmetric bidirectional silicon-controlled rectifier | |
| US20090032838A1 (en) | Symmetric bidirectional silicon-controlled rectifier | |
| JP4122203B2 (ja) | 半導体装置の静電荷放電回路構造体 | |
| US7576961B2 (en) | Electrostatic discharge protection circuit using triple welled silicon controlled rectifier | |
| US20100163990A1 (en) | Lateral Double Diffused Metal Oxide Semiconductor Device | |
| US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
| US11239229B2 (en) | Self-biased bidirectional ESD protection circuit | |
| TW201843801A (zh) | 靜電放電保護裝置 | |
| US7629210B2 (en) | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction | |
| US8476672B2 (en) | Electrostatic discharge protection device and method for fabricating the same | |
| CN214848632U (zh) | 低触发高维持电压的双向可控硅静电防护器件 | |
| CN108538831B (zh) | 一种用于输入输出端口和电源钳位的scr器件 | |
| US11646364B2 (en) | Power device having lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof | |
| JPH10242400A (ja) | 静電気放電の保護のための回路 | |
| KR100684180B1 (ko) | 반도체 제어 정류기를 이용한 정전기 방전 보호 회로 | |
| KR20190133349A (ko) | Esd 보호를 위한 반도체 장치 | |
| CN115513201A (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| CN115274652A (zh) | 一种增强型高鲁棒性可控硅静电防护器件及其制作方法 | |
| KR101281784B1 (ko) | Ｅｓｄ 보호소자 | |
| TWI500156B (zh) | 用於高電壓靜電放電防護的雙向雙極型接面電晶體 | |
| CN209461460U (zh) | 低触发可调控维持电压双向静电释放器件 | |
| KR101006514B1 (ko) | 정전 방전 보호 장치용 반도체 제어 정류기 | |
| US20240113209A1 (en) | Low voltage triggering silicon controlled rectifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |