CN101297398A - 制造结构的方法 - Google Patents

制造结构的方法 Download PDF

Info

Publication number
CN101297398A
CN101297398A CNA2006800402412A CN200680040241A CN101297398A CN 101297398 A CN101297398 A CN 101297398A CN A2006800402412 A CNA2006800402412 A CN A2006800402412A CN 200680040241 A CN200680040241 A CN 200680040241A CN 101297398 A CN101297398 A CN 101297398A
Authority
CN
China
Prior art keywords
gold
layer
mask
gold layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800402412A
Other languages
English (en)
Inventor
D·伯丁斯基
R·B·A·夏普
M·H·布利斯
J·休斯肯斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101297398A publication Critical patent/CN101297398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

使用氧化金掩模(30)来图案化金层(20)，优选地，以微接触印刷法使用酸来图案化该掩模。氧化金掩模(30)在用于金层(20)的碱性蚀刻溶液中是稳定的。可以保持氧化金掩模(30)以产生可再暴露的金衬垫(20)。

Description

制造结构的方法
发明领域
本发明涉及通过在金层上提供掩模来在金层上制造结构的方法。
本发明也涉及包括制造这种结构的制造微电子器件的方法。
背景技术
这样的方法例如从US-A 2004/0102050中是已知的。该已知的方法是微接触印刷的具体例子。该图案化方法包括通过根据在印模(stamp)的模压表面上提供的图案将材料从印模转移到衬底层来实现的表面的图案化。转移的材料然后在衬底上形成自组装单分子层，也称为SAM。最合适的衬底层是金，并且形成SAM的优选材料是烷烃硫醇，特别是n-十八烷硫醇。尽管并不排除SAM的其他使用，SAM适合作为蚀刻掩模被用于随后的衬底层的蚀刻。然而，这种方法显得太慢。已知的方法提出在微接触印刷中转移不同于烷烃硫醇的另一种材料，并且浸入在具有烷烃硫醇的槽中以填充金层表面剩下的部分。此后，去除另一种材料，例如季戊四醇-四(3-巯基丙酸酯)。这种方法具有的优势是所述另一种材料不需要形成对用于下面衬底层的蚀刻剂有抵抗作用的理想的SAM。结果，可以相当大地增加转移的速度。
然而，当人们或者为了在微电子器件的制造中施加另外的层、或者为接触诸如金的衬底层而意欲使该衬底层暴露时，形成的衬底层被SAM所覆盖却是不利的。显然，可以随后去除SAM，但是因此其需要氧化的等离子体处理。这样的等离子体处理有效地限制了微接触印刷的应用，因为它基本上是要在洁净室中实施的方法，并且对于在衬底表面的其他材料可能有害。
发明内容
因此，本发明的一个目的是提供一种图案化的可替换实施例，以及特别是微接触印刷的可替换实施例，其中在通过掩模暴露的金层上执行处理步骤之后可以容易地暴露衬底层。
该目通过制造结构的方法来实现，所述方法包括步骤：通过氧化和图案化该表面来提供金层的图案化表面以生成氧化物掩模，和在通过该掩模暴露的金层上执行处理步骤。
根据本发明，在金层上形成氧化金掩模。已经发现，在通过在诸如等离子体装置的氧化气氛中对金进行氧化来提供氧化金层、合用任何形式的软光刻来图案化该金层表面的过程中，可以充分制备例如氧化金掩模。对于纳米压印光刻，在氧化之前发生图案化；而在微接触印刷中，在图案化之前发生氧化。可替代地，尽管不是优选的，可以以图案化的方式使用氧化剂同时图案化和氧化该金层。该氧化剂例如是等离子体、电化学试剂、聚集的离子束、在有氧情况下聚焦的激光束、或者扫描探针光刻试剂。
使用氧化金掩模是有利的，因为它可以用弱还原剂或者酸来去除，而在碱性溶液中它是稳定的、并且甚至还可用作蚀刻掩模。这允许在施加氧化金掩模之后在任何期望的时刻暴露金层。它另外允许部分地或者选择性地去除该氧化金掩模。此外可以用不需要很强的酸来实现该去除，或者用合适的、也不需要很强的还原剂来实现该去除。因此它允许在洁净室之外进行处理，并且它允许从包括另外的、甚至相互不同的层的衬底上局部地去除该氧化金掩模。
氧化金本身是已知的。Appl.Phys.A，71(2000)，331-335讨论了使用磁控溅射在SrTiO3、蓝宝石和Si的衬底上制备氧化金薄膜。它也报告了通过扫描的聚焦激光和扫描的聚焦离子束辐射来将氧化金薄膜还原为金。然而，这种方法实际上是完全不同的过程。此外，100nm的薄膜厚度和当在等离子体中对金层进行氧化时获得厚度是不同。Tomomi Sakata等人(NTT微系统集成实验室)在互联网上公布的‘Pre-and Post-Treatment for electrodeposition of organicdielectrics on gold electrodes’声明在氧等离子体形成过程中可以形成氧化金并且可以通过盐酸来溶解氧化金，但是它没有公开任何关于此点用于提供图案化的表面到金层的用途。
产生的氧化金掩模可以以几种方法被利用，此后将讨论这几种方法。如将清楚的，要在暴露的金层上执行的处理步骤是沉积或者蚀刻。出乎意料的是，发现氧化金层对于碱溶液具有好的稳定性，然而它在酸性溶液或者中性溶液中的稳定性较差。对于沉积步骤，一个大的优势是所述氧化金层是用作无机的、极性材料的氧化物。
首先，在完成在金层上的处理步骤之后可以去除该氧化物掩模。如上面描述的，优势是能够容易地实施该步骤。如果该处理步骤是蚀刻步骤，则去除氧化物掩模旨在暴露金层以便实施进一步的处理步骤或者允许接触。可以例如用探针、电极和其他导体进行接触，但是也可以通过诸如生物分子的选择性吸收材料来进行接触。如果处理步骤是例如导电性材料的沉积步骤，在去除氧化物掩模之后可以去除该金层。关于这点的一个具体例子是例如电镀处理。在另一个例子中，可以只是部分地去除氧化金掩模。在进一步的例子中，选择性地沉积焊接材料或者凸点材料。金层中已经被氧化金掩模临时保护的部分可以此后用于诸如测试的其他目的。在一个更进一步的例子中，金层中被氧化金保护的部分可以不与诸如电镀层的其他层相接触，例如以便后来在其上施加焊接材料等。
其次，可以将氧化物掩模施加到以前已经被图案化的金层上。和预图案化结合使用氧化物掩模是非常有成效的。例如，可以定义局部区域用于粘附或者用于进一步沉积，甚至直到垂直互连的制造。可替代地，当使用氧化金掩模作为蚀刻掩模时，允许已经预图案化的表面完成进一步的微图案化或者毫微图案化。这看起来对于增加金图案的分辨率是有利的，该金图案已经用诸如电镀的工艺被创建。最后，金可以再次用作在下面的金属层的蚀刻掩模。在这里观察到软光刻，特别是诸如从WO-A2003/99463中已知的、如在波形印刷(wave printing)中实施的软光刻，能够在这样的非平面的表面上提供图案。
第三，在提供氧化金掩模之后可以以期望的图案将另外的掩模施加在暴露的金层上。在这里特别合适的是将诸如烷烃硫醇的自组装单分子层用作第二掩模。不仅可以用微接触印刷来沉积这种掩模，而且还证实烷烃硫醇和氧化金的抗蚀性是正交的：氧化金在碱性溶液中是稳定的，而烷烃硫醇在碱性溶液和酸性溶液两者中都是稳定的。
可以利用这种掩模的组合来增加最终的图案的分辨率。当两个掩模重叠时发生这种用相对大的特征尺寸的印模实现的增加的分辨率：则在去除金层的暴露的部分和在氧化金掩模下面的部分两者之后剩下高分辨率的金图案。在这里使用波形印刷再次看起来是有利的，因为它允许根据相同的对准标记来对准用于图案化氧化金层和用于提供自组装单分子层的印模。
在此，另外的利用与在金层的暴露的部分上应用另外的材料相结合。尽管暴露的部分变得更厚，由自组装单分子层覆盖的部分保持相同的厚度，而由氧化金层覆盖的部分可以被去除。
还有另一种应用利用由于分子的烷烃链而引起的诸如烷烃硫醇的自组装的单分子层具有非极性的表面。然而氧化金层是极性的。可以利用这种表面属性中的不同来沉积另外的材料而不需要额外的蚀刻掩模。最后，如果具有氧化金掩模的部分没有被任何另外的层所覆盖，则可以在处理的稍后阶段接触其下的金层。除了测试之外，这看起来对于修整(trimming)无源元件和可选地对于编程是非常有用的：可以去除由此局部暴露的金层，于此切割互连线。
将清楚的是该结构的制造可以是制造微电子器件的一部分，该微电子器件是诸如半导体器件、无源网络、滤波器、用于测量生物分子的生物传感器或者阵列型器件、另外类型的传感器等等。
附图说明
将进一步参考附图来说明本发明的方法的这些和其他的方面，这些图仅仅是图示性的，而且没有按比例绘制，其中在不同图中同样的标号指示同样的组件，其中：
图1A-F以横截面视图示出了方法的第一实施例的六个阶段；
图2A-F以横截面视图示出了方法的第二实施例的六个阶段；
图3A-E以横截面视图示出了方法的第三实施例的五个阶段；
图4A-D以横截面视图示出了方法的第四实施例的四个阶段；
图5A-D以横截面视图示出了方法的第五实施例的四个阶段；
图6A-F以横截面视图示出了方法的第六实施例的六个阶段；
图7A-G以横截面视图示出了方法的第七实施例的七个阶段；
图8A和B示出了对于两种不同的蚀刻剂在金层中获得的结构的光学显微图，以及对应的强度分布；
图9示出使用本发明的方法产生的金柱结构的六边形阵列的光学显微图。
具体实施方式
图1以横截面视图示出了本发明的方法的第一实施例中的六个阶段。在该实施例中使用了微接触印刷用于氧化金层的图案化。因此，图案化发生在氧化之后。在例子1至7中给出更多的细节。
图1A示出在其上具有金层20的衬底10。衬底是硅衬底。衬底已经被热氧化并且被提供有Ti粘附层。此后，通过在等离子体处理中氧化金层20来提供氧化金层30(图1B)。然后，使用印模100来图案化氧化金层30(图1C)。适合于微接触印刷的印模100具有符合期望的图案的印模表面101。正如本领域的熟练技术人员已知的，这样的印模适合由PDMS制造，并且在模压之前向印模100中提供任意的墨水。该墨水包括具有活性组分的溶剂。在这个例子中，活性组分是蚀刻剂。图8a示出对于以三苯基膦作为活性组分和乙醇作为溶剂而实施的实验的显微图和强度分布。图8b示出对于以二硫苏糖醇作为活性组分和甲苯作为溶剂而实施的实验的显微图和强度分布。在图1D中示出具有孔31的氧化金层30的图案化的结果。在图1E示出金层20的蚀刻结果。在图1F中示出使用弱酸去除氧化金层后的结果。这种图案化方法的优势是：一旦在等离子体处理中实施该氧化，则可以在稍后实施接触印刷步骤，并且不需要特殊的设备。
在微接触印刷中已知几种印模设计。合适的印模具有随着到印模表面距离的增加而变得更窄的凹穴，诸如从WO-A 2001/59523已知的印模。诸如在非预先公布的申请WO-IB2005/052111(PHNL050195)中描述的，具有化学图案化表面的印模是有利的。产生这样的印模的一个选择是通过掩模到氧等离子体来图案化PDMS印模。由于表面桥氧基的形成而使得暴露的区域变为亲水性，然而没有改变的区域保持疏水性。这个过程是可逆的，但是在某些表面层的帮助下通过化学地耦合该亲水性的区域该过程可以变得不可逆。在它的一个改进中，利用该可逆性来在印模表面产生可逆的图案。恢复到原始状态花费若干小时，但是例如通过减少等离子体的处理可以加速该恢复。可替代地，例如用电场感应的切换、热切换或者光切换可以物理地实现在印模的表面提供可逆的状态。使用表面系链(surface-tethered)的螺吡喃可以合适地实现光切换，使用端氨基系链可以将该螺吡喃移植到(氧化的)PDMS。通过提供在临界温度上获得不同结构并且由此改变其亲水性的材料的表面层能够合适地获得热切换。当冷却到室温时仍然保持改变的结构。一个例子是聚(N-异丙基丙烯酰胺)(PNIPAM)薄膜，对于聚异丙基丙烯酰胺的临界温度位于30至40℃之间。使用单分子层可以实现电切换，该单分子层包括被电场影响其结构从直变弯曲的带电端基。一个例子是脱质子化的巯基十六烷酸。
图2以横截面视图示出该方法的第二实施例的六个阶段。在图2A中示出和图1D的阶段相同的第一阶段：具有金层20和氧化金掩模30的衬底10，在氧化金掩模30之间存在开口31。
此后，如在图2B中所示，在氧化金层30上提供另一掩模40。通过使用硫醇(诸如十八烷硫醇)的微接触印刷来实施该过程。相应地在这里印模100的被使用印模表面101部分地和氧化金层30重叠。已经发现硫醇可以减少氧化金掩模形成硫酸盐。这种硫酸盐作为蚀刻掩模不合适，尽管它可以适合于其他的遮罩目的。因此结果是在印模表面101接触氧化金30的区域中氧化金被去除。在印模表面101接触氧化金30中的开口31以及金层20被暴露的区域中提供了硫醇。氧化金掩模30保留在印模表面凹进去的区域中。
图2C示出了所产生的包括氧化金部分30和硫醇部分40的蚀刻掩模。将明显的是硫醇部分40和印模100的初始印模表面101相比具有更高的分辨率。同时，在其中金层20被暴露的缺口31也具有更高的分辨率。现在，基于蚀刻剂的选择，人们或者可以获得在其中窄沟道21被蚀刻进入金层20的图案(图2D)，或者在其中留下了金层20的窄结构22的图案(图2F)。随后可以分别用弱酸和等离子体处理去除氧化金掩模30和硫醇掩模40。
图3以横截面视图示出在该方法的第三个实施例中的四个阶段。在这里，使用纳米压印光刻而不是微接触印刷。在这里这导致在金层的氧化之前在衬底上提供期望的图案。
图3A示出第一阶段，在其中在包括金层20和压印层25的衬底10上施加印模100。压印层25的组成在本领域本身是已知的。在图3B中示出该结果，该结果包括了在具有孔31的压印层25中的图案。此后，实施等离子体处理，于是在孔31中提供了氧化物层30。然后去除压印层25(图3D)，在其后使用氧化金层30作为掩模来蚀刻金层20(图3E)。
图4以横截面视图示出在该方法的第四个实施例中的四个阶段，在该方法中在沉积过程中使用掩模。示出的例子是电镀工艺。在这里金层20起着电镀基材的作用。在电镀工艺完成后，金层被部分地去除，但是在那里一些区域保留下来作为图案。因为在电镀工艺中提供的层一般较厚，达到微米的量级，在这里，通过传统的光致抗蚀剂掩模来限定电镀区域。在具有仅仅小的层厚度的过程中，也可以用单分子层结构来限定沉积区域。
图4A示出在第一阶段中具有金层20的衬底10。示出了图案化的氧化金层30。此外，光致抗蚀剂35存在暴露了金层20的开口31。此后，在电镀工艺中用诸如铜的导电材料填充开口31(图4B)。可替代地，可以使用诸如本领域技术人员已知的无电工艺。这产生了导电图案23。此后，用碱)或者有机溶剂去除光致抗蚀剂35(图4C)以便留下完整的氧化金层30。最后，使用导电图案23和氧化金层30作为组合蚀刻掩模来图案化金层20(图4D)。现在可以去除氧化金层30，但是也可以或者作为保护或者为了在过程的稍后的阶段中将其打开而保留氧化金层30。结果，在结构中导电图案23和金层20相比具有更大的厚度。通常，导电图案23也包括不同于金的另外的材料。现在可以用可选的平面化绝缘体来覆盖该全部结构，以便暴露导电图案23并且金层为隐藏的导体。可替代地，可以使用导电图案23来限定感应器，对于该感应器要求合理的品质因数。同时金层20是平面的，并且因此适合作为用于电容器的底电极。
图5以横截面视图示出该方法的第五实施例中的四个阶段。在这里，在装配中氧化金30被用作掩模。
图5A示出衬底10，具有已经以多个衬垫20A-D来进行图案化的金层20。衬底10适合为电绝缘的，并且可以例如是诸如环氧的成型材料。金层20传统上用作在引线框架内铜线上方或者在诸如层板的载体上的粘附层。其中暴露铜衬垫的引线框架封装的例子包括HVQFN封装和诸如从WO-A 2003/85728中已知的牺牲层封装。
图5B示出在衬垫20B上提供氧化金掩模30后的结果。使用微接触印刷等看起来合适，因为这是一种在非洁净室的环境中提供图案的简单的方式，并且因此不同于光刻的使用。
图5C示出在提供阻焊剂38和焊料凸点39后的结果。通过传统的技术实施该过程。阻焊剂38通常被丝网印刷，并且焊料凸点包括诸如锡-银-铜合金(SAC焊料)或者优选低共熔铅-锡合金的材料。甚至可以省去阻焊剂38。可以单独地或者在任何类型的晶片级工艺中提供焊料凸点。如将看到的，例如由于在氧化金30和焊料凸点39之间缺少粘附力，优选地，在自对准工艺中不向氧化衬垫提供焊料凸点。
图5D示出在去除氧化物掩模后的结果。于是，生成暴露的金衬垫20。这可以用于测试目的和用于编程目的。随着朝向系统级封装和管芯堆叠式封装的趋势，为了保持产出在工艺的不同阶段中的测试越来越变成一个问题。同时，当使用晶片级工艺时，极大地减少了成本价格。创建不覆盖焊料且用容易去除的氧化物30保护的测试衬垫，看起来有助于节省成本的解决方案。
图6示出本发明的方法的又一个实施例中的六个阶段。在这里，除了氧化金掩模30之外还使用了硫醇掩模40。另外，使用硫醇掩模为非极性、而氧化金掩模是极性的特征，以便提供选择性的沉积步骤。
图6A示出具有金层20、氧化金掩模30和硫醇掩模40的衬底10。合适地，首先提供氧化金层30，然后才提供硫醇掩模40。然后实施蚀刻步骤来去除金层20的部分(图6B)。此后，实施选择性沉积步骤以便提供具有顶层41的硫醇掩模40。不排除顶层41也覆盖衬底10的暴露区域(图6C)。然后，去除氧化金层30以暴露金层20的其他的区域(图4D)。这样做允许在金层20上提供另一层23，诸如导电层(图4E)。可以可替换地施加另外的层到金层20，例如试剂、生物分子等等。最后，通过绝缘层29该结构可以被平面化(图6F)。
图7示出本发明的方法第七实施例的七个阶段。在这里，应用本发明的方法来提高预图案化的金层20的分辨率(图7A)。以如上所述的方式，优选地，在以等离子体处理进行氧化后用微接触印刷来提供氧化金掩模30(图7B)。随后，将金层20图案化成具有更高分辨率的金衬垫20。一个应用例子是例如在印刷电路板等等中。在这里，该方法可以用于增加衬垫的分辨率。局部地可能需要这种更高的分辨率以允许放置微距球栅阵列封装或者具有细距接触衬垫或者引线的其他封装。分辨率局部增加的另一个例子是创建衬垫阵列，例如为了以更细的点粘附生物分子。甚至可以使用金衬垫22作为蚀刻掩模以图案化下面的传导层。
图7D-G示出四个另外的阶段，这四个阶段也可以例如不和预图案化的金层20组合而单独地应用。在这里，合适地通过另一个接触印刷步骤来选择性地去除氧化金30。这样允许打开一些衬垫22A、22B，而其他的衬垫22C不暴露(图7D)。生物分子71随后被粘附到衬垫22A、22B。此后，所述其他的衬垫22C被打开，并且粘附了另外样本的生物分子72。这样允许两种类型的生物分子71、72的就地比较。标注和测试生物分子本身是已知的，并且可以例如光学地实施和用磁阻元件来实施。
例子1
氧化金的抗蚀性。用热硅氧化物层(大约250nm厚)、蒸发的钛粘附层(5nm厚)和在顶部的蒸发的金层(20nm厚)来改变硅晶片衬底。衬底暴露于氧等离子体反应器(0.30mbar O2，300W)中的氧等离子体中持续10分钟。接着在30分钟内进行表征化和处理。在氧化之前，顺序地用超纯的水(电阻率＞18MΩ·cm)和乙醇漂洗金衬底。
将非氧化的衬底和氧化的衬底暴露于不同的蚀刻溶液中以确定氧化物层抵抗蚀刻溶液的稳定性。在包括氢氧化钾(1.0M)、硫代硫酸钾(0.1M)、高铁氰化钾(0.01M)和亚铁氰化钾(0.001M)的碱性蚀刻槽中，20nm的未处理的金在10分钟之内完全被剥去，而均匀氧化的金在多于一个小时之后才开始显示出劣化的迹象。一种可替代的酸性蚀刻槽包括硫脲(0.1M)、Fe2(SO4)3(0.01M)和硫酸(0.01M)。使用这种基于硫脲的槽，未处理的金衬底和氧化的金衬底两者都在2分钟内完全被剥去。
例子2
如在例子1中所述的，用热硅氧化物层、蒸发的钛粘附层(5nm厚)和在顶部的蒸发的金层(20nm厚)来改变硅晶片衬底，并且在氧等离子体中氧化硅晶片衬底。用于微接触印刷的印模由从Dow Corning公司获得的聚(二甲基硅氧烷)(PDMS)制造。以1∶10的固化试剂/预聚物的比率混合所述聚乙烯，并且60℃将其固化一整夜。用0.1摩尔的二硫苏糖醇乙醇溶液装载承载表面浮雕图案的PDMS印模，在氮气流中使该PDMS印模变干并且接触氧化金衬底30秒钟。在去除印模后，使用包括氢氧化钾(1.0M)、硫代硫酸钾(0.1M)、高铁氰化钾(0.01M)和亚铁氰化钾(0.001M)的碱性水溶液蚀刻槽来蚀刻金衬底10分钟。从利用印模的突出特征而接触的区域中选择性地去除金以获得在衬底上的各个图案。
例子3
如在例子1中所述，在氧等离子体中制备和氧化覆盖有金的硅晶片。用0.1摩尔的三苯基膦乙醇溶液装载PDMS印模，如前面所述地使该PDMS印模变干并与衬底接触。用包括氢氧化钾(1.0M)、氰化钾(0.01M)、高铁氰化钾(0.01M)和亚铁氰化钾(0.001M)的溶液对表面更改的衬底进行蚀刻。从利用印模的突出特征而接触的区域中选择性地去除金以获得在衬底上的各个图案。
例子4
如在例子1中所述，在氧等离子体中制备和氧化覆盖有金的硅晶片。用0.1摩尔的三苯基膦(TPP)乙醇溶液装载PDMS印模，如前面所述地使该PDMS印模变干并与衬底接触。用包括氢氧化钾(1.0M)、硫代硫酸钾(0.1M)、高铁氰化钾(0.01M)和亚铁氰化钾(0.001M)的溶液对表面更改的衬底进行蚀刻，持续10分钟。从利用印模的突出特征而接触的区域中选择性地去除金以获得在衬底上的各个图案(图8a)。
例子5
如在例子4中所述，在氧等离子体中制备和氧化覆盖有金的硅晶片。用10mM的二硫苏糖醇(DTT)甲苯溶液装载PDMS印模、在氮气流中干燥该PDMS印模至少一小时，并且如前面所述地使之与衬底接触。随后如在例子4中所述地蚀刻PDMS印模。从利用印模的突出特征而接触的区域中选择性地去除金以获得在衬底上的各个图案。当和在例子4中获得结果相比较时，蚀刻后的边缘限定进一步得到改善，可能是由于溶剂辅助的扩散的较小的贡献(图8b)。
例子6
如在例子1中所述，在氧等离子体中制备和氧化覆盖有金的硅晶片。如Sharpe等人在J.Am.Chem.Soc.127，10344-10349(2005)中所描述地那样制备承载1H，1H，2H，2H-全氟癸基三氯硅烷(PFDTS)阻挡层的化学图案化的平面PDMS印模。用0.1摩尔的三苯基膦乙醇溶液装载该PDMS印模，如前面所述地使该PDMS印模变干并与衬底接触。用包括氢氧化钾(1.0M)、硫代硫酸钾(0.1M)、高铁氰化钾(0.01M)和亚铁氰化钾(0.001M)的溶液对表面修改的衬底进行蚀刻，持续10分钟。从利用印模的突出特征而接触的区域中选择性地去除金以获得衬底中的各个具有亚微特征的高分辨率图案。
例子7
如在例子1中所述，在氧等离子体中制备和氧化覆盖有金的硅晶片。用抗坏血酸乙醇溶液装载PDMS印模，并如前面描述地使用该PDMS印模，以便将图案接触印刷到衬底表面上。如在例子1中所述的蚀刻溶液被用于形成该图案。由于通过蚀刻从利用印模的突出特征而接触的区域中选择性地去除了金，所以根据使用的PDMS印模的图案获得了图案化的金层。当和在例子1-6中获得的结果相比较时，该获得的图案的边缘分辨率较差。

Claims (18)

1.一种制造结构的方法，包括步骤：
-通过对表面进行氧化和图案化来提供金层的图案化表面以生成氧化物掩模，和
-通过所述掩模在暴露的金层上执行处理步骤。
2.如权利要求1所述的方法，其中在所述暴露的金层上执行处理步骤之后去除所述氧化物掩模。
3.如权利要求1所述的方法，其中通过所述掩模用碱来蚀刻所述金层。
4.如权利要求1或2所述的方法，其中所述处理步骤包括施加材料到所述暴露的金层。
5.如权利要求4所述的方法，其中通过电镀技术施加所述材料。
6.如权利要求4所述的方法，其中所述材料选择性地粘附到所述暴露的金层。
7.如权利要求1或3所述的方法，其中在生成所述掩模后用自组装单分子层覆盖所述金层的一部分。
8.如权利要求1所述的方法，其中在所述氧化步骤以前已经对所述金层进行了图案化。
9.如权利要求4所述的方法，还包括步骤：
-在生成所述氧化物掩模之后用自组装单分子层覆盖所述金层的一部分，
-在施加所述材料之后去除所述氧化物掩模而不去除所述自组装单分子层，和
-蚀刻通过去除所述氧化物掩模而暴露的金。
10.如权利要求7所述的方法，其中所述施加的自组装单分子层被提供有面向远离所述金层的非极性表面，并且此后施加选择性地结合到所述自组装单分子层的材料，留下暴露的氧化物掩模，在该步骤后使所述氧化物掩模和所述金层重新暴露以在其上执行处理步骤。
11.如权利要求1所述的方法，其中在生成所述氧化物掩模后施加选择性地结合到所述氧化物掩模的材料，并且此后施加结合到所述暴露的金层的材料。
12.如权利要求1所述的方法，其中在所述金的氧化之后通过由印刷所述还原剂而局部还原来实施所述表面的图案化。
13.如权利要求12所述的方法，其中通过接触印刷提供所述还原剂。
14.如权利要求1所述的方法，其中在氧化之前通过提供掩模来实施所述表面的图案化，并且通过所述掩模来实施所述氧化。
15.如权利要求14所述的方法，其中通过纳米压印光刻来实施所述表面的图案化。
16.如权利要求1所述的方法，其中使用具有PH8或者更高pH值的碱来实施所述金的蚀刻。
17.一种制造微电子器件的方法，包括如在前面的权利要求中的任意一项所述的结构的制造。
18.一种微电子器件，包括具有可再暴露的衬垫和图案的金层，所述可再暴露的衬垫由氧化金层所覆盖，所述图案由另外的层所覆盖。
CNA2006800402412A 2005-10-28 2006-10-24 制造结构的方法 Pending CN101297398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05110109.5 2005-10-28
EP05110109 2005-10-28

Publications (1)

Publication Number Publication Date
CN101297398A true CN101297398A (zh) 2008-10-29

Family

ID=37696071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800402412A Pending CN101297398A (zh) 2005-10-28 2006-10-24 制造结构的方法

Country Status (7)

Country Link
US (1) US20080283489A1 (zh)
EP (1) EP1943673A1 (zh)
JP (1) JP2009513830A (zh)
KR (1) KR20080063781A (zh)
CN (1) CN101297398A (zh)
TW (1) TW200725741A (zh)
WO (1) WO2007049225A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779014A (zh) * 2015-03-13 2015-07-15 深圳市华科创智技术有限公司 导电图案的形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201358B (zh) * 2011-05-13 2014-06-04 上海新傲科技股份有限公司 表征衬底表面性质的装置以及方法
US20130025745A1 (en) * 2011-07-27 2013-01-31 Texas Instruments Incorporated Mask-Less Selective Plating of Leadframes
US9406509B2 (en) * 2014-01-22 2016-08-02 Applied Materials, Inc. Deposition of heteroatom-doped carbon films
US11062946B2 (en) 2018-11-08 2021-07-13 International Business Machines Corporation Self-aligned contact on a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072768A (en) * 1976-01-23 1978-02-07 Bell Telephone Laboratories, Incorporated Method for making patterned gold metallization
JP3271272B2 (ja) * 1991-11-12 2002-04-02 日本電気株式会社 半導体装置の製造方法
JPH06267961A (ja) * 1993-03-15 1994-09-22 Fujitsu Ltd 金属配線の形成方法
DE19934089A1 (de) * 1999-07-19 2001-01-25 Univ Schiller Jena Verfahren zur Erzeugung elektrisch leitender Bereiche in mehrkomponentigen Materialien
US6767828B2 (en) * 2001-10-05 2004-07-27 International Business Machines Corporation Method for forming patterns for semiconductor devices
US20030215723A1 (en) * 2002-04-19 2003-11-20 Bearinger Jane P. Methods and apparatus for selective, oxidative patterning of a surface
US6893966B2 (en) * 2002-11-27 2005-05-17 International Business Machines Corporation Method of patterning the surface of an article using positive microcontact printing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779014A (zh) * 2015-03-13 2015-07-15 深圳市华科创智技术有限公司 导电图案的形成方法
CN104779014B (zh) * 2015-03-13 2016-08-24 深圳市华科创智技术有限公司 导电图案的形成方法

Also Published As

Publication number Publication date
WO2007049225A1 (en) 2007-05-03
US20080283489A1 (en) 2008-11-20
EP1943673A1 (en) 2008-07-16
KR20080063781A (ko) 2008-07-07
TW200725741A (en) 2007-07-01
JP2009513830A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4505036B2 (ja) 集積回路デバイスの製造方法
US20050186774A1 (en) Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
CN101297398A (zh) 制造结构的方法
Moffat et al. Patterned metal electrodeposition using an alkanethiolate mask
JP2008022002A (ja) 印刷回路基板の製造方法
TW200845235A (en) Sub-lithographic interconnect patterning using self-assembling polymers
JP2005045188A (ja) 電子素子、集積回路およびその製造方法
US20110210428A1 (en) Method for producing a semiconductor component, semiconductor component and intermediate product in the production thereof
USRE49286E1 (en) Method of making flip chip
RU2543518C1 (ru) Способ изготовления двусторонней печатной платы
Schultze et al. Microstructuring of conducting polymers
KR20120099706A (ko) 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
US7041232B2 (en) Selective etching of substrates with control of the etch profile
KR20020093788A (ko) 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법
KR101007561B1 (ko) 도전 리소그래픽 폴리머 및 이를 이용하여 소자를 만드는방법
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR100418068B1 (ko) 리드프레임의 제조방법
US6114097A (en) 3-D laser patterning process utilizing horizontal and vertical patterning
KR20030088424A (ko) 실리콘 마이크로기계구조의 제작
WO2007052396A1 (ja) 多層配線基板及び多層配線基板の製造方法
CN100334710C (zh) 导体图形的制造方法
JPH0757909B2 (ja) より高反応性材料の存在下でより低反応性材料をエッチングする方法
JP2002043348A (ja) 鉛フリーはんだバンプとその形成法
JPS62263645A (ja) 電気的接点構造とその形成方法
US4869926A (en) Method of production galvanically deposited aluminum layers for use as contacts of microcircuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20081029

C20 Patent right or utility model deemed to be abandoned or is abandoned