CN101290918A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN101290918A
CN101290918A CNA200710101330XA CN200710101330A CN101290918A CN 101290918 A CN101290918 A CN 101290918A CN A200710101330X A CNA200710101330X A CN A200710101330XA CN 200710101330 A CN200710101330 A CN 200710101330A CN 101290918 A CN101290918 A CN 101290918A
Authority
CN
China
Prior art keywords
chip
line layer
patterned line
adhesion coating
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710101330XA
Other languages
English (en)
Other versions
CN101290918B (zh
Inventor
潘玉堂
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN200710101330XA priority Critical patent/CN101290918B/zh
Publication of CN101290918A publication Critical patent/CN101290918A/zh
Application granted granted Critical
Publication of CN101290918B publication Critical patent/CN101290918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明公开了一种芯片封装结构，包括一图案化线路层、一外框、一第一粘着层、多个引脚、一绝缘粘着层、一芯片、多条第一导线、多条第二导线以及一封装胶体。外框及引脚配置于图案化线路层外侧，而第一粘着层固定图案化线路层与外框。绝缘粘着层配置于引脚与外框之间。具有多个焊垫的芯片配置于第一粘着层上。第一导线分别电性连接焊垫与图案化线路层。第二导线分别电性连接引脚与图案化线路层，且焊垫经由第一导线、图案化线路层与第二导线电性连接至引脚。封装胶体包覆图案化线路层、外框、第一粘着层、引脚、绝缘粘着层、芯片、第一导线与第二导线。本发明将芯片配置于图案化线路层上，而此图案化线路层可以作为跳线的转接点，因此焊垫与引脚之间的配置关系有更大的弹性。

Description

芯片封装结构
技术领域
本发明是有关于一种半导体装置，且特别是有关于一种具有图案化线路层的芯片封装结构。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。
在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(activesurface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(lead frame)或一封装基板(packagesubstrate)，并可具有多个接点。芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至接点，因此芯片的这些焊垫可电性连接于引脚，以构成一芯片封装结构。
在以导线接合焊垫及接点时，互相电性连接的焊垫及接点通常需位于芯片的同一侧，以缩短接合距离。如此一来，焊垫及引脚的配置位置受限，且线路设计上无法有较大的弹性空间。此外，由于引脚与芯片之间仅以导线连接，因此芯片所产生的热量较不易传导至外界，进而造成散热不良。
发明内容
本发明提供一种芯片封装结构，以提高焊垫与引脚的配置的弹性。
为解决上述问题，本发明提出一种芯片封装结构，包括一图案化线路层、一外框、一第一粘着层、多个引脚、一绝缘粘着层、一芯片、多条第一导线、多条第二导线以及一封装胶体。外框及引脚配置于图案化线路层外侧，且外框与图案化线路层可由相同金属层同时形成，而第一粘着层固定图案化线路层与外框，并暴露出部分图案化线路层。绝缘粘着层配置于引脚与外框之间，以固定引脚与外框。芯片配置于第一粘着层上，且芯片具有多个焊垫。第一导线分别电性连接焊垫与图案化线路层，而第二导线则分别电性连接引脚与图案化线路层，且焊垫经由第一导线、图案化线路层与第二导线而电性连接至引脚。封装胶体包覆图案化线路层、外框、第一粘着层、各引脚的部分、绝缘粘着层、芯片、第一导线与第二导线。
在本发明的芯片封装结构中，上述引脚配置于外框上。
在本发明的芯片封装结构中，上述外框为一金属层。
在本发明的芯片封装结构中，上述焊垫位于芯片的一侧。
在本发明的芯片封装结构中，上述第一导线与第二导线位于芯片的一侧。
在本发明的芯片封装结构中，上述第一导线与第二导线位于芯片的两侧。
在本发明的芯片封装结构中，上述第一粘着层配置于图案化线路层以及外框上。
在本发明的芯片封装结构中，上述第一粘着层为胶带。
在本发明的芯片封装结构中，还包括一第二粘着层，配置于图案化线路层以及外框的下方。
在本发明的芯片封装结构中，上述第二粘着层为胶带。
在本发明的芯片封装结构中，还包括一散热片，固定于第二粘着层下方。
在本发明的芯片封装结构中，上述封装胶体暴露出部分散热片。
在本发明的芯片封装结构中，上述封装胶体包覆散热片。
在本发明的芯片封装结构中，上述第一粘着层穿过图案化线路层，而部分第一粘着层位于芯片与图案化线路层之间，且部分第一粘着层位于图案化线路层下方。
在本发明的芯片封装结构中，还包括一散热片，固定于图案化线路层下方的第一粘着层上。
在本发明的芯片封装结构中，上述封装胶体暴露出部分散热片。
在本发明的芯片封装结构中，上述封装胶体包覆散热片。
在本发明的芯片封装结构中，上述第一粘着层为焊罩层或胶层。
在本发明的芯片封装结构中，上述胶层的材质为B阶固化胶。
为解决上述问题，本发明提出另一种芯片封装结构，包括一图案化线路层、一外框、一第一粘着层、多个引脚、一绝缘粘着层、一第一芯片、多条第一导线、多条第二导线、至少一第二芯片、多条第三导线以及一封装胶体。外框及引脚配置于图案化线路层外侧，而第一粘着层固定图案化线路层与外框，并暴露出部分图案化线路。绝缘粘着层配置于引脚与外框之间，以固定引脚与外框。第一芯片配置于第一粘着层上，且第一芯片具有多个第一焊垫。第一导线分别电性连接第一焊垫与图案化线路层，而第二导线则分别电性连接引脚与图案化线路层，且第一焊垫经由第一导线、图案化线路层与第二导线而电性连接至引脚。第二芯片配置于第一芯片上方，并暴露出第一焊垫，且第二芯片具有多个第二焊垫，而第三导线分别电性连接第二焊垫与第一焊垫。封装胶体包覆图案化线路层、外框、第一粘着层、各引脚的部分、绝缘粘着层、芯片、第一导线、第二导线与第三导线。
在本发明的芯片封装结构中，上述引脚配置于外框上。
在本发明的芯片封装结构中，上述外框为一金属层。
在本发明的芯片封装结构中，上述第一焊垫位于第一芯片的一侧，而第二焊垫位于第二芯片靠近第一焊垫的一侧。
在本发明的芯片封装结构中，上述第一导线与第二导线位于第一芯片的一侧
在本发明的芯片封装结构中，上述第一导线与第二导线位于第一芯片的两侧。
在本发明的芯片封装结构中，上述第一粘着层配置于图案化线路层以及外框上。
在本发明的芯片封装结构中，上述第一粘着层为胶带。
在本发明的芯片封装结构中，还包括一第二粘着层，配置于图案化线路层以及外框的下方。
在本发明的芯片封装结构中，上述第二粘着层为胶带。
在本发明的芯片封装结构中，还包括一第三芯片、多条第四导线以及多条第五导线。第三芯片配置于第二粘着层下方，且第三芯片具有多个第三焊垫，而第四导线分别电性连接第三焊垫与图案化线路层。第五导线分别电性连接引脚与图案化线路层，且第三焊垫经由第五导线、图案化线路层与第四导线而电性连接至引脚。
在本发明的芯片封装结构中，上述第三焊垫位于第三芯片的一侧。
在本发明的芯片封装结构中，上述第四导线与第五导线位于第三芯片的一侧。
在本发明的芯片封装结构中，上述第四导线与第五导线位于第三芯片的两侧。
在本发明的芯片封装结构中，还包括至少一第四芯片以及多条第六导线。第四芯片配置于第三芯片下方，并暴露出第三焊垫，且第四芯片具有多个第四焊垫。第六导线分别电性连接第四焊垫与第三焊垫。
在本发明的芯片封装结构中，上述第四焊垫位于第四芯片靠近第三焊垫的一侧。
在本发明的芯片封装结构中，还包括一散热片，固定于第二粘着层下方。
在本发明的芯片封装结构中，上述封装胶体暴露出部分散热片。
在本发明的芯片封装结构中，上述封装胶体包覆散热片。
在本发明的芯片封装结构中，上述第一粘着层穿过图案化线路层，而部分第一粘着层位于第一芯片与图案化线路层之间，且部分第一粘着层位于图案化线路层下方。
在本发明的芯片封装结构中，还包括一第三芯片、多条第四导线以及多条第五导线。第三芯片配置于图案化线路层下方的第一粘着层上，且第三芯片具有多个第三焊垫。第四导线分别电性连接第三焊垫与图案化线路层。第五导线分别电性连接引脚与图案化线路层，且第三焊垫经由第五导线、图案化线路层与第四导线而电性连接至引脚。
在本发明的芯片封装结构中，上述第三焊垫位于第三芯片的一侧。
在本发明的芯片封装结构中，上述第四导线与第五导线位于第三芯片的一侧
在本发明的芯片封装结构中，上述第四导线与第五导线位于第三芯片的两侧。
在本发明的芯片封装结构中，还包括至少一第四芯片以及多条第六导线。第四芯片配置于第三芯片上方，并暴露出第三焊垫，且第四芯片具有多个第四焊垫。第六导线分别电性连接第四焊垫与第三焊垫。
在本发明的芯片封装结构中，上述第四焊垫位于第四芯片靠近第三焊垫的一侧。
在本发明的芯片封装结构中，还包括一散热片，固定于图案化线路层下方的第一粘着层上。
在本发明的芯片封装结构中，上述封装胶体暴露出部分散热片。
在本发明的芯片封装结构中，上述封装胶体包覆散热片。
在本发明的芯片封装结构中，上述第一粘着层为焊罩层或粘胶层。
在本发明的芯片封装结构中，上述粘胶层的材质为B阶固化胶。
基于上述，本发明将芯片配置于图案化线路层上，而此图案化线路层可以作为跳线的转接点，因此焊垫与引脚之间的配置关系有更大的弹性。此外，由于引脚直接配置于外框上，使得芯片所产生的热量可更直接的传导至引脚而提高芯片封装结构的散热效果。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A为本发明第一实施例的芯片封装结构的正面视图。
图1B为图1A中芯片封装结构的剖面图。
图1C为第一实施例中另一种第一导线与第二导线的配置的剖面示意图。
图1D为第一实施例中另一种焊垫与引脚的连接方式的剖面示意图。
图2为本发明第二实施例中芯片封装结构的剖面图。
图3为第二实施例中另一种封装胶体的配置的剖面示意图。
图4A为本发明第三实施例中芯片封装结构的正面视图。
图4B为图4A中芯片封装结构的剖面图。
图5为第三实施例中另一种封装胶体的配置的剖面示意图。
图6为本发明第四实施例中芯片封装结构的剖面图。
图7为本发明第五实施例中芯片封装结构的剖面图。
图8为本发明第六实施例中芯片封装结构的剖面图。
图9为本发明第七实施例中芯片封装结构的剖面图。
具体实施方式
第一实施例
图1A为本发明第一实施例的芯片封装结构的正面视图，图1B为图1A中芯片封装结构的剖面图。请参照图1A及图1B，芯片封装结构100包括一图案化线路层110、一外框120、一第一粘着层132、多个引脚140、一绝缘粘着层150、一芯片160、多条第一导线170a、多条第二导线170b以及一封装胶体180。
外框120例如是一金属层，其中外框120与图案化线路层110可由相同金属层同时形成，其借由第一粘着层132固定于图案化线路层110的外侧，且第一粘着层132暴露出部分图案化线路层110，其中第一粘着层132例如为胶带。芯片160配置于第一粘着层132上，而第一导线170a分别电性连接芯片160上的各焊垫162与第一粘着层132所暴露出的部分图案化线路层110。第二导线170b分别电性连接各引脚140与图案化线路层110，且各焊垫162与各引脚140分别通过第一导线170a、第二导线170b以及图案化线路层110电性连接。引脚140配置于图案化线路层110外侧，在本实施例中，引脚140例如是通过绝缘粘着层150固定于外框120上，其中绝缘粘着层150的材质可为绝缘散热胶材。引脚140并不限于配置于外框120上，本领域的技术人员也可将引脚140配置于其他位置，例如将引脚140配置外框120的外侧。封装胶体180包覆图案化线路层110、外框120、第一粘着层132、各引脚140的一部分、绝缘粘着层150、芯片160、第一导线170a与第二导线170b。
在本实施例中，焊垫162位于芯片160的一侧，且第一导线170a与第二导线170b分别位于芯片160的两侧。详细来说，焊垫162通过第一导线170a电性连接至图案化线路层110的一侧，而第二导线170b则电性连接引脚140与图案化线路层110的另一侧。换言之，焊垫162与焊垫162所连接的引脚140位于芯片160的两侧。除此之外，焊垫162与焊垫162所连接的引脚140也可以其他方式配置。
图1C为第一实施例中另一种第一导线与第二导线的配置的剖面示意图，图1D为第一实施例中另一种焊垫与引脚的连接方式的剖面示意图。请参照图1C及图1D，从图1C中可看出，焊垫162与焊垫162所连接的引脚140位于图案化线路层110的同侧，而在图1D中，芯片封装结构100b还具有一第三导线170c，且第三导线170c直接连接焊垫162与引脚140。
由于本发明的芯片封装结构100具有一图案化线路层110，因此，焊垫162与焊垫162所连接的引脚140除了可位于芯片160的同侧外，也可使焊垫162与焊垫162所连接的引脚140位于芯片160的不同侧。换言之，本实施例利用图案化线路层110改变讯号的传输路径，因此使焊垫162与引脚140之间的配置关系有更大的弹性。此外，由于引脚140以绝缘散热胶材配置于外框120上，因此芯片160所产生的热量可直接由外框120传导至引脚140，进而提高芯片封装结构100的散热效果。
第二实施例
图2为本发明第二实施例中芯片封装结构的剖面图。需先说明的是，第二实施例与第一实施例大致相同，且在第二实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
请参照图2，在本实施例中，芯片封装结构100a具有一第二粘着层134，而第二粘着层134配置于图案化线路层110以及外框120的下方，第二粘着层134例如和第一粘着层132同为胶带。此外，芯片封装结构100a还可具有一散热片190，散热片190固定于第二粘着层134下方，可让芯片160产生的热量直接由外框120传导至散热片190而更有效的散热。在本实施例中，散热片190由封装胶体180中暴露出来，但本领域的技术人员也可以其他方式配置。图3为第二实施例中另一种封装胶体的配置的剖面示意图。请参照图3，由图3中可看出，封装胶体180包覆散热片190。
第三实施例
图4A为本发明第三实施例中芯片封装结构的正面视图，图4B为图4A中芯片封装结构的剖面图。需先说明的是，第三实施例与第一实施例大致相同，且在第三实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
请参照图4A及图4B，芯片封装结构100b的第一粘着层132’例如为胶层或焊罩层，其穿过图案化线路层110并包覆图案化线路层110及外框120的两面，且暴露出部分图案化线路层110。在本实施例中，芯片封装结构100c也可如芯片封装结构100a具有一散热片190。散热片190配置于图案化线路层110下方的第一粘着层132’，而封装胶体180暴露一部分的散热片190。本实施例的封装胶体180也可以其他方式配置，图5为第三实施例中另一种封装胶体的配置的剖面示意图。请参照图5，由图5中可看出，芯片封装结构100d的封装胶体180’并未暴露散热片190，而是包覆散热片190。
第四实施例
图6为本发明第四实施例中芯片封装结构的剖面图。需先说明的是，第四实施例与第一实施例大致相同，且在第四实施例与第一实施例中，相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
请参照图6，在本实施例的芯片封装结构200中，具有多个第一焊垫262a的第一芯片260a配置于第一粘着层232上，而第二芯片260b则配置于第一芯片260a上，并暴露出第一焊垫262a。芯片封装结构200还具有多条第三导线270c，而第二芯片260b具有多个第二焊垫262b，且第二焊垫262b通过第三导线270c分别电性连接到第一焊垫262a。值得注意的是，在图6中虽以多个第二芯片260b为例说明，但本发明并不对第二芯片260b的数量做限制，本领域的技术人员也可配置其他数量的第二芯片260b，例如仅配置一个第二芯片260b。
第五实施例
图7为本发明第五实施例中芯片封装结构的剖面图。需先说明的是，第五实施例与第四实施例大致相同，且在第五实施例与第四实施例中，相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
本实施例的芯片封装结构200a还具有一第三芯片260c、多条第四导线270d以及多条第五导线270e。第三芯片260c配置于第二粘着层234上，且第三芯片260c具有多个第三焊垫262c，而第四导线270d电性连接第三焊垫262c与图案化线路层210，第五导线270e则连接图案化线路层210与引脚240，以使第三焊垫262c可通过第四导线270d、第五导线270e以及图案化线路层210电性连接至引脚240。此外，芯片封装结构200a还可具有多个第四芯片260d以及多条第六导线270f。第四芯片260d具有多个第四焊垫262d，且第四芯片260d配置于第三芯片260c上，并暴露出第三焊垫262c，而第六导线270f电性连接第三焊垫262c与第四焊垫262d。
值得注意的是，在图7中虽以多个第四芯片260d为例说明，但本发明并不对第四芯片260d的数量做限制，本领域的技术人员亦可配置其他数量的第四芯片260d，例如仅配置一个第四芯片260d。除此之外，第四导线270d及第五导线270e的配置并不限于图7中所绘示，也可将第四导线270d及第五导线270e配置于第三芯片260c的同一侧。
第六实施例
图8为本发明第六实施例中芯片封装结构的剖面图。需先说明的是，第六实施例与第四实施例大致相同，且在第六实施例与第四实施例中，相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
在本实施例中，第一粘着层232’例如为胶层或焊罩层，其穿过图案化线路层210并包覆图案化线路层210及外框220的两面，且暴露出部分图案化线路层210。本实施例的芯片封装结构200b还可具有一散热片290，而散热片290配置于位于图案化线路层210下方的第一粘着层232’，且封装胶体280暴露一部分的散热片290。值得注意的是，在图8中虽以封装胶体280暴露一部分的散热片290为例说明，但本实施例的芯片封装结构200b也可如第三实施例的芯片封装结构100b，使封装胶体280包覆散热片290。
第七实施例
图9为本发明第七实施例中芯片封装结构的剖面图。需先说明的是，在第七实施例与第五实施例中，相同或相似的元件标号代表相同或相似的元件，且第七实施例与第五实施例大致相同。以下将针对两实施例不同之处详加说明，相同之处便不再赘述。
在本实施例中，第一粘着层232’例如为胶层或焊罩层，其穿过图案化线路层210并包覆图案化线路层210及外框220的两面，且暴露出部分图案化线路层210。第一芯片260a配置于位于图案化线路层210上方的第一粘着层232’，而第三芯片260c则配置于位于图案化线路层210下方的第一粘着层232’。
值得注意的是，在上述第二至第七实施例中，第一导线及第二导线可如第一实施例中的第一导线170a及第二导线170b有多种配置方式。举例而言，第一导线及第二导线可配置于芯片的同侧，也可将第一导线及第二导线配置于芯片的不同侧，换句话说，焊垫与焊垫所连接的引脚可位于芯片的同侧或不同侧。另外，上述第二至第七实施例中也可如图1D中所示，直接以导线连接焊垫与引脚。
综上所述，本发明利用图案化线路层改变讯号传输路径，也就是焊垫与焊垫所连接的引脚位于芯片两侧。或者，图案化线路层作为跳线的转接点，也就是焊垫与焊垫所连接的引脚位于芯片同一侧。因此，焊垫与引脚之间的配置关系有更大的弹性。此外，一个或多个芯片可以经由粘着层而固定于图案化线路层的一表面或两相对表面上，以形成多芯片堆叠。此外，由于图案化线路层具有高热传导系数，因此芯片所产生的热量可直接由外框传导至引脚，进而增进散热效果。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (18)

1.一种芯片封装结构，其特征在于，包括：
一图案化线路层；
一外框，配置于所述图案化线路层外侧；
一第一粘着层，固定所述图案化线路层与所述外框，并暴露出部分图案化线路层；
多个引脚，配置于所述图案化线路层外侧；
一绝缘粘着层，配置于所述引脚与所述外框之间；
一芯片，配置于所述第一粘着层上，且所述芯片具有多个焊垫；
多条第一导线，分别电性连接所述焊垫与所述图案化线路层；
多条第二导线，分别电性连接所述引脚与所述图案化线路层，且所述焊垫经由所述第一导线、所述图案化线路层与所述第二导线而电性连接至所述引脚；以及
一封装胶体，包覆所述图案化线路层、所述外框、所述第一粘着层、各所述引脚的部分、所述绝缘粘着层、所述芯片、所述第一导线与所述第二导线。
2.如权利要求1所述的芯片封装结构，其特征在于，所述引脚配置于所述外框上。
3.如权利要求1所述的芯片封装结构，其特征在于，所述外框为一金属层。
4.如权利要求1所述的芯片封装结构，其特征在于，所述第一粘着层配置于所述图案化线路层以及所述外框上。
5.如权利要求4所述的芯片封装结构，其特征在于，还包括一第二粘着层，配置于所述图案化线路层以及所述外框的下方。
6.如权利要求5所述的芯片封装结构，其特征在于，还包括一散热片，固定于所述第二粘着层下方。
7.如权利要求1所述的芯片封装结构，其特征在于，所述第一粘着层穿过所述图案化线路层，而部分第一粘着层位于所述芯片与所述图案化线路层之间，且部分第一粘着层位于所述图案化线路层下方。
8.如权利要求7所述的芯片封装结构，其特征在于，还包括一散热片，固定于所述图案化线路层下方的第一粘着层上。
9.一种芯片封装结构，其特征在于，包括：
一图案化线路层；
一外框，配置于所述图案化线路层外侧；
一第一粘着层，固定所述图案化线路层与所述外框，并暴露出部分图案化线路层；
多个引脚，配置于所述图案化线路层外侧；
一绝缘粘着层，配置于所述引脚与所述外框之间；
一第一芯片，配置于所述第一粘着层上，且所述第一芯片具有多个第一焊垫；
多条第一导线，分别电性连接所述第一焊垫与所述图案化线路层；
多条第二导线，分别电性连接所述引脚与所述图案化线路层，且所述第一焊垫经由所述第一导线、所述图案化线路层与所述第二导线而电性连接至所述引脚；
至少一第二芯片，配置于所述第一芯片上方，并暴露出所述第一焊垫，且所述第二芯片具有多个第二焊垫；
多条第三导线，分别电性连接所述第二焊垫与所述第一焊垫；以及
一封装胶体，包覆所述图案化线路层、所述外框、所述第一粘着层、各所述引脚的部分、所述绝缘粘着层、所述芯片、所述第一导线、所述第二导线与所述第三导线。
10.如权利要求9所述的芯片封装结构，其特征在于，所述第一粘着层配置于所述图案化线路层以及所述外框上。
11.如权利要求10所述的芯片封装结构，其特征在于，还包括一第二粘着层，配置于所述图案化线路层以及所述外框的下方。
12.如权利要求11所述的芯片封装结构，其特征在于，还包括：
一第三芯片，配置于所述第二粘着层下方，且所述第三芯片具有多个第三焊垫；
多条第四导线，分别电性连接所述第三焊垫与所述图案化线路层；以及
多条第五导线，分别电性连接所述引脚与所述图案化线路层，且所述第三焊垫经由所述第五导线、所述图案化线路层与所述第四导线而电性连接至所述引脚。
13.如权利要求12所述的芯片封装结构，其特征在于，还包括：
至少一第四芯片，配置于所述第三芯片下方，并暴露出所述第三焊垫，且所述第四芯片具有多个第四焊垫；以及
多条第六导线，分别电性连接所述第四焊垫与所述第三焊垫。
14.如权利要求11所述的芯片封装结构，其特征在于，还包括一散热片，固定于所述第二粘着层下方。
15.如权利要求9所述的芯片封装结构，其特征在于，所述第一粘着层穿过所述图案化线路层，而部分第一粘着层位于所述第一芯片与所述图案化线路层之间，且部分第一粘着层位于所述图案化线路层下方。
16.如权利要求15所述的芯片封装结构，其特征在于，还包括：
一第三芯片，配置于所述图案化线路层下方的第一粘着层上，且所述第三芯片具有多个第三焊垫；
多条第四导线，分别电性连接所述第三焊垫与所述图案化线路层；以及
多条第五导线，分别电性连接所述引脚与所述图案化线路层，且所述第三焊垫经由所述第五导线、所述图案化线路层与所述第四导线而电性连接至所述引脚。
17.如权利要求16所述的芯片封装结构，其特征在于，还包括：
至少一第四芯片，配置于所述第三芯片上方，并暴露出所述第三焊垫，且所述第四芯片具有多个第四焊垫；以及
多条第六导线，分别电性连接所述第四焊垫与所述第三焊垫。
18.如权利要求15所述的芯片封装结构，其特征在于，还包括一散热片，固定于所述图案化线路层下方的第一粘着层上。
CN200710101330XA 2007-04-17 2007-04-17 芯片封装结构 Active CN101290918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710101330XA CN101290918B (zh) 2007-04-17 2007-04-17 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710101330XA CN101290918B (zh) 2007-04-17 2007-04-17 芯片封装结构

Publications (2)

Publication Number Publication Date
CN101290918A true CN101290918A (zh) 2008-10-22
CN101290918B CN101290918B (zh) 2011-02-16

Family

ID=40035092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710101330XA Active CN101290918B (zh) 2007-04-17 2007-04-17 芯片封装结构

Country Status (1)

Country Link
CN (1) CN101290918B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package

Also Published As

Publication number Publication date
CN101290918B (zh) 2011-02-16

Similar Documents

Publication Publication Date Title
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
CN108022923B (zh) 半导体封装
CN101232004A (zh) 芯片堆叠封装结构
US8193637B2 (en) Semiconductor package and multi-chip package using the same
TWI481001B (zh) 晶片封裝結構及其製造方法
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
US20110285020A1 (en) Microelectronic assembly with joined bond elements having lowered inductance
US7987588B2 (en) Interposer for connecting plurality of chips and method for manufacturing the same
CN100573858C (zh) 芯片封装体
JP2001177050A (ja) 半導体装置
JPH04273451A (ja) 半導体装置
CN101236940B (zh) 重配置线路层的线路结构
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
CN103872004A (zh) 芯片结构及多芯片堆迭封装
CN103337486B (zh) 半导体封装构造及其制造方法
CN218730939U (zh) 晶圆组件和层叠封装结构
US8791007B2 (en) Device having multiple wire bonds for a bond area and methods thereof
CN101290918B (zh) 芯片封装结构
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
TWI731737B (zh) 導線架封裝結構
CN101527292B (zh) 芯片封装结构
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR20110056768A (ko) 반도체 패키지
CN105742283B (zh) 倒置堆叠封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant