CN101288080B - 设计掩模版图的方法、系统及传递光刻工艺设计参数的方法 - Google Patents

设计掩模版图的方法、系统及传递光刻工艺设计参数的方法 Download PDF

Info

Publication number
CN101288080B
CN101288080B CN2006800379581A CN200680037958A CN101288080B CN 101288080 B CN101288080 B CN 101288080B CN 2006800379581 A CN2006800379581 A CN 2006800379581A CN 200680037958 A CN200680037958 A CN 200680037958A CN 101288080 B CN101288080 B CN 101288080B
Authority
CN
China
Prior art keywords
design
tolerance
constraint
level
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800379581A
Other languages
English (en)
Other versions
CN101288080A (zh
Inventor
S·M·曼斯费尔德
L·W·利布曼
I·格罗尔
A·克拉斯诺佩罗瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101288080A publication Critical patent/CN101288080A/zh
Application granted granted Critical
Publication of CN101288080B publication Critical patent/CN101288080B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

通过形成关注的设计层的容差带，提供了一种用于半导体设计的传递设计者希望的电学特性的方法，其中在形成所述容差带时考虑了来自这样的设计层的约束，所述设计层与所述关注的设计层上的特征相互作用并影响所述关注的设计层上的特征。所述方法确定区域即容差带，在所述区域内印刷所述关注的层的特征的印刷的边缘将符合预定的标准，并满足各种约束，包括但不限于由于其他层上的特征的影响而产生的电学、覆盖以及可制造性约束。所述方法可以以用于在计算机系统上执行的计算机程序产品的形式实施。可以使用产生的容差带将设计者的意图有效地传递给光刻师、OPC工程师或掩模制造者或工具。

Description

设计掩模版图的方法、系统及传递光刻工艺设计参数的方法
技术领域
本发明涉及集成电路的制造和一种用于设计在集成电路制造中使用的光刻掩模的方法。更具体而言，本发明涉及一种用于获得在设计光刻掩模时使用的容差带的方法。 
背景技术
由于希望的晶片级按比例缩放的步伐快于光刻设备提供改进的步伐，光刻师必须实现基于减小图像分辨率的构图解决方案。将图形从掩模转移到晶片的光刻方法包括工艺非线性，因此光刻师有责任创建一种耐用的(robust)掩模至晶片光刻方法，该光刻方法的非线性随时间流逝是稳定的。一种用于帮助减轻光刻师负担的技术为限制可以在任何给定的层上印刷的图形的种类(Liebmann et al.，High-Performance Circuit Design forthe RET-enabled 65nm Technology Node，in Design and ProcessIntegration for Microelectronic Manufacturing II，Proc.of SPIE，Vol.5379，2004，pp.20-29)。这允许较容易地优化光刻工艺。不幸的是，该限制性的设计规则的使用，将负担从光刻师转移给了设计者，现在设计者担负起了在一个非常受限制的环境下重新设计版图的困难的任务。由于1)预测他们将被要求印刷何种设计几何形状和2)了解每个几何形状在晶片上印刷得如何，对于光刻师而言是非常困难的，因此光刻师经常试图强加给设计者以严格的限制。以该方式，光刻师可以保证以足够的工艺宽容度将相对少的种类的掩模图形全部印刷在晶片上。该方法的缺点是，设计者受到了过分严格的限制以至于按比例缩放设计不再有意义，并且光刻师经常不接受原本可以毫无问题地印刷的几何图形。设计者和光刻师经常无法互相理 解对方的需求并不能共享将有利于所需的沟通的通用术语，这些事实使该问题难以解决。 
光学邻近校正(OPC)工程师的作用为努力解决这些分歧并找到折衷的解决方案。OPC工程师的作用为在构造掩模之前修改设计形状以解决工艺非线性。通常通过工艺模型和一套工艺要求来将光刻师的要求传达给OPC工程师。然后，OPC工程师使用光刻模拟软件模拟光刻工艺，该光刻模拟软件使OPC工程师能非常详细地了解光刻工艺。虽然OPC工程师具有确定几何图形是否会在光刻中导致问题而所需的所有工具，但是仍必须对设计规则加以限制以防止设计者使用这些几何图形。 
此外，当今OPC的焦点已变为在标称成像条件下在晶片上精确地复制所设计的版图图形。随着光刻被推向基础分辨率极限，对于一定的工艺变化范围，平衡在标称条件下的构图精度与构图耐用性变得越来越重要。通常所谓的工艺窗口优化，其目的为在能够保持可接受的图形容差的情况下最大化剂量和散焦的范围。工艺窗口OPC的核心(例如，参见Ferguson等的美国6,578,290和Lugg等的Adaptive OPC with a conformal targetlayer，Proc.SPIE Vol.4691，p.1091-1096，Optical Microlithography XV，2002年7月)是一种设计者与光刻师之间传递可接受的图形容差的准确和有效的方法。虽然在理论上通过基于预测的构图结果进行器件和电路模拟来判断可接受的图形是可行的(Balasinski等，Impact of subwavelength CDtolerance on device performance，Proc.SPIE，Vol.4692，p.361-368，Design，Process Integration，and Characterization for Microelectronics，2002年7月)，但是这些技术不适合大规模集成电路设计的实际OPC或基于模型的工艺窗口分析所需的高速几何处理。因此需要向光刻师传达设计者的意图和几何上的可接受的图形容差，同时有效地捕捉复杂的设计层的层间和层内相关性。 
当前，设计者已经通过设计层组向OPC工程师传达他们的许多要求。典型地，每个设计层包含形状的逻辑分组，例如，该形状基本对应光刻掩模，光刻掩模用于在晶片上成像和/或印刷一组特征。例如，一个层代表对 应有源区域的形状，另一层形状对应导电线路，例如多晶硅栅极导电线路，而又一层对应接触形状等等。然而，术语“层”不限于晶片上的物理层，还涉及平面上形状的任何逻辑分组。因此，晶片上的物理层或特定的掩模设计对应在多个逻辑“层”上存在的形状。目前，独立地处理这些层并要求OPC在最终的晶片印刷中严格地复制每一层。虽然进行了一些层间检查以试图确定设计的哪些区域比其他区域更重要，但是该检查是非常有限和非常初级的。由于OPC工程师必须准确的复制设计使其与绘制的一样，包含在各层之间的关系中的附加信息会永远不被使用。然而，如果OPC工程师具有在不改变功能性的情况下调整设计的自由，他们将具有确定最优化的光刻几何图形的能力。以该方式，可以获得设计者需要的功能性，并同时去除在光刻工艺中可能引起问题的所有条件。 
鉴于上述，需要在半导体工业中提供一种设计光刻掩模的改善的方法，该方法允许最优化掩模版图并获得最大化的工艺窗口而不会过分地限制电路设计规则。 
发明内容
对于每一个掩模层，本发明产生了这样的带，该带表示在晶片上印刷的边缘的可接受的位置。对于关注的层上的图形，这些带旨在传递设计者希望的设计的电学功能和特征。通过检查当前层和这样的层来确定该希望的功能，所述层几何或功能地与当前层相互作用或影响当前层。通过考虑来自邻近的层的约束以及当前关注的层内的约束，来确定当前层的容差区域或容差带。在其最简单的形式中，可以通过考虑层间的覆盖容差和层内的尺寸变化容差确定来自邻近的层的约束。一旦考虑了邻近的层中的变化，允许当前层占据所有的剩余空间，同时遵守适当的交叉或分离规则。还需要容差带的进一步的层内限制以便在经历后续的工艺步骤(例如蚀刻)时确保实现希望的电学性能、符合掩模制造约束并保持图形完整性。然后，使用这些容差带用于基于模型的光学邻近校正(MBOPC)或后OPC验证(也称为光学规则检查(ORC))以提供关于希望的图形是否将以可接受 的保真度印刷到晶片上的反馈。ORC和MBOPC步骤引入工艺变化以找到边缘位置的分布，比较所述分布与希望的容差带。最终，将计算的边缘分布转变为形状用于进一步的形状尺寸或面积分析。以该方式，可以进一步进行设计者希望的电特性的检查并进行其他的成品率分析。 
根据本发明的一个方面，提供了一种设计掩模版图的方法，包括以下步骤：提供包括多个设计层的电路设计，所述设计层包括在两维平面上设置的特征，所述设计层彼此沿第三维度对准；识别包括将在衬底上形成的关键特征的所述多个设计层中的选择的设计层；识别约束区域，所述约束区域与不同于所述选择的设计层的所述多个设计层中的一个上的影响特征相关，其中所述影响特征与所述关键特征相互作用，所述约束区域与一个或多个约束相关；以及确定与所述关键特征相关的容差带，其中所述容差带限定了这样的区域，在所述区域内当在所述衬底上形成所述关键特征时所述关键特征将满足预先确定的标准，以及其中所述容差带包括这样的边缘，所述边缘受到与所述约束区域相关的一个或多个约束的约束。可以以计算机程序产品的形式实现所述方法。在本发明的又一方面，所述方法还包括通过把根据本发明的方法形成的容差带提供给光刻工程师、OPC工程师、掩模制造者、掩模制造工具或软件工具中的任何一个，来提供定义和传递电路设计者意图的服务。 
附图说明
参考示例的附图，其中在多个图中相似地标号相似的元素： 
图1是流程图，示例了本方法的一个实施例； 
图2是平面视图，示出了关注的设计层上的特征的版图； 
图3是平面视图，示出了影响关注的层上的特征的第一影响设计层上的特征的版图； 
图4是平面视图，示出了影响关注的层上的特征的第二设计层上的特征的版图； 
图5是平面视图，示出了与影响关注的层上的特征的第二设计层上的 图4的特征相关的约束区域； 
图6是平面视图，示出了与影响关注的层上的特征的第一设计层上的图3的特征相关的约束区域，包括对于关注的设计层的特征的约束； 
图7A是平面视图，示出了在关注的设计层上形成特征的容差带，通过与第一影响设计层上的图3的特征相关的图6的约束区域约束； 
图7B是平面视图，示出了在关注的设计层上形成特征的容差带，通过与第二影响设计层上的图4的特征相关的图5的约束区域约束； 
图7C是平面视图，示出了在关注的设计层上产生的特征的容差带，通过第一和第二影响层的约束区域以及CD、可制造性和关注的设计层上的其他的约束区域来约束； 
图8是示出了约束区域的平滑形式的平面视图； 
图9是示出了当约束在约束区域中变化时形成的容差带的平面视图； 
图10是示出了本发明的方法的可选的实施例的示意图； 
图11是示出了本发明的方法的另一可选的实施例的示意图；以及 
图12是示出了用于实现本发明的方法的系统的示意图，该系统包括计算机软件产品、计算机系统、以及将产生的容差带传递给终端用户的方法。 
具体实施方式
通过下列讨论并参考伴随本申请的附图，现在将详细地描述本发明。应该注意，提供本申请的附图用于示例性的目的，因此不必按比例绘制。 
本发明包括容差带的创建，容差带为带或区域，在容差带中印刷的形状边缘与设计的形状边缘不同但仍然符合各种规范(specification)，例如性能和可制造性规范。根据本发明，通过与其他层上的特征的相互作用，包括但不受限于这样的因素例如基于工艺条件的覆盖容差和几何约束，来约束用于IC版图的给定物理层上的形状边缘的这些容差区域的最大和最小边界。可以通过使用一系列层间和层内检查以确定用于设置图形边缘的合法位置，来产生这些容差带。 
图1示例了本发明的优选的实施例，并在此对其进行描述。实施本发 明的流程用于设计中最关键的层i＝1，...，N(块101)。典型地，最关键层的数目为N＝4或5。例如，优选地，关键层(critical layer)为包含这样的形状的层，该形状对于集成电路的整体性能而言是关键的形状，例如，多晶硅栅极、接触和金属线的尺寸和位置对电路的性能具有直接的影响。优选地，选择最关键层作为对电路总体性能具有最显著影响的层。对于每一个关注的关键层，确定对应的约束层j＝1，...，M(块102)，其将影响第i关注的层的容差。通常，这些约束层为这样的层，该层接触或物理地影响关注的第i关键层。在一些情况下，不与关注的层物理接触的其他层也会作为约束层。例如，这是在两层之间存在潜在的容性耦合的情况。在分析关注的关键层时，必须考虑的层是关注的层的“约束层”。 
对于每一个第j约束层(块103)，进行检查(块104)以了解第j约束层是否已经形成了容差带。可以通过现在任何已知的或未来开发的方法来实现这一点，例如，通过将与预先处理的层相关的信息临时存储到临时存储区域或本地缓存中113。例如，如果未预先形成该约束层的容差带，那么使用该层的标称工艺偏差、关键尺寸(CD)容差和电学容差为该约束层产生标称容差带(105)。在该实例中，使用每一个第j约束层的容差带的内部和外部的边界作为第i关注的层的容差带的约束。如以下详细讨论的，在其他情况下，在约束层的各容差带的不同的区域内定义不同的约束。当产生每一个第j约束层的各容差带时，可将容差带缓存在本地存储113中以便其他关注的层使用。通过增加覆盖容差，将约束层的容差带转换成“约束带”(块106)，其中覆盖容差具有几个组件，包括：光刻覆盖容差、基于工艺集成方案的附加的几何约束(例如，侧壁间隔物)和各层之间的任何的容性约束。约束带和容差带均为具有外部和内部边缘的封闭形状，其典型地围绕设计的特征形状的标称边缘。 
对于第i关注的层，一旦对于所有M个约束层已计算了约束带(块107)，便可以确定第i关注的层的容差带，例如，通过使用M个约束层的约束带来限制第i关注的层上的特征的容差带的范围(例如，最大外部边界)来产生第i层特征的容差带。可以通过对第i关注的层的设计的形 状和来自M个约束层上的形状的约束带的副本进行各种基于规则的操作来实现这一点。 
本发明的方法的一个示例性的实施例包括，从关注的层的设计的形状开始，例如，通过将初始形状的临时复本设置到与适宜的约束带相同的平面上，然后扩展初始形状的边界直到这些形状的边缘接触约束带的外部边缘(块108)。可以应用电和可制造性(或可制造性设计，DFM)规则作为附加的规则(块109)以进一步限制这些外部容差边缘的范围。 
同样地，还可以复制并缩小初始设计的形状直到它们接触约束带的边缘。依赖于第i关注的层与第j约束层之间的约束，形状将被缩小直到它们接触约束带的外部或内部边缘。可以应用电和DFM约束规则以进一步限制第i关注的层的形状的边缘的内部容差边缘。然后，存储产生的第i层的容差带(块114)，例如，保存以作为后续的OPC处理中的第i关注的层的容差层。例如，通过将第i容差带层存储到本地缓存，还可以在产生下一个第i+1关注的层的过程中考虑产生的第i层的容差带。 
然后，对于将要分析的所有剩余的关注的层，重复针对第i关注的层所描述的处理(块101-110)(块111)。当计算完所有的N个关注的层的容差带时，便完成了容差带的产生(112)。 
作为逻辑电路设计的实例部分，图2-7示出了该处理流程的结果的实例。例如，参考图2，其示例了第i关键层200的电路版图的一部分200的顶视图，在本实例中其包含多晶硅导体(PC)或多晶栅极层形状200a-200d，多晶硅导体(PC)或多晶栅极层形状200a-200d包括表示栅极导体的形状。由这样的层来充当图2中的第i层的约束层，该层对于确定怎样印刷PC特征而言是最为关键的层，该层包括图3中示例的第j层199的对应部分，该对应部分包含表示有源区域(RX)的形状199a-199c。在该实例中，PC层200的特征200a-200d将覆盖和接触有源区域层199的特征。图4中示例的j+1层203包含代表接触区域(CA)的形状203a-203f，当印刷到晶片上时形状203a-203f所代表的特征将与PC层200或RX层199物理接触。 
根据本发明的一个实施例，基于RX和CA层中的形状产生约束带，其并入了覆盖容差和标称CD容差。参考图5，产生基于RX层199的RX特征199a-199c的约束带作为第j层约束形状199’(参见图3)。在该实例中，内部和外部约束边界199’ai和199’ao-199’co(其中符号“i”指内部约束边界以及“o”指外部约束边界)分别代表容差的内部和外部限制，在容差内对应的有源区域特征(例如，分别来自图3中的199a-199c)可以被印刷在晶片上并符合规范。这包括特征的印刷尺寸，在典型实例中约标称的10％，和覆盖容差，该覆盖容差指出了印刷的图形相对于标称设计位置的相对位置。容差带还考虑了其他工艺步骤例如考虑了在处理期间遇到的存在的其他特征例如侧壁间隔物，或提供器件偏置补偿。在RX未与PC线相交的位置，RX容差带具有宽度503。然而，在RX与PC线相交的位置，在邻近PC线(具有PC宽度201的虚线形状200a，由图2中的PC层200覆盖)的RX区域199’a上设置比标称RX宽度503小的更严格的CD容差即RX容差宽度501，以便考虑晶体管栅极所需的严格控制。通过寻找PC交叉RX的位置(例如，沿着标称PC宽度201)然后沿PC宽度方向以附加的RX容差扩展502例如包括PC CD容差加PC到RX的覆盖容差来扩展RX容差区域，以便确定较严格的CD容差控制所需的RX容差区域。 
图6中示例了另一j+1约束层203’，其中产生基于CA层203的CA特征203a-203f的约束带作为第j层约束形状203’(参见图4)。在该实例中，外部约束边界203’ao-203’fo表示容差的外部界限，在容差范围内对应的特征(例如，分别地图4中的203a-203f)可以被印刷在晶片上并符合规范。考虑到CD容差和覆盖容差，内部约束边界203’ai-203’fi表示了接触与PC线之间具有足够的导电性时接触特征203a-203f需要具有的最小面积。因此，印刷的PC形状必须围绕接触特征203a-203f的内部约束边界203’ai-203’fi。 
在该实例中，约束层M的数目为2，即，与CA层203对应的CA约束层203’和与RX层199对应的RX约束层199’。在形成约束带或边界(图 1中的块108)之后，形成第i关注的层的容差带，即该实例中PC层200的容差带，根据本实施例，该容差带受到M个约束层(例如层203’和199’)的约束。例如，这可以通过将与CA层203’和RX层199’对应的约束形状和边界以及PC层200的形状叠加到相同的平面上来实现。 
参考图7A，在该情况下，使用PC形状200a-200d作为在PC容差层200’上产生PC容差带的起始形状。为示例性的目的，将RX的外部约束边界199’ao、199’bo以及199’co叠加在与PC层200的形状200a-200d相同的平面200’上。根据本发明，可将不同的约束和规则应用于容差带的形成。例如，为了形成未覆盖RX层的部分PC线形状的容差带的外部边界，可以向外扩展PC形状的边缘。例如，PC形状200b、200c、200d以及部分的200a(特定的边缘片段70-71、70-73、73-72、77-76以及74-75)都不与RX区域交叉。因此，在RX外部的对应的PC形状的边缘，特定的形状200b、200c、200d和PC形状200a的边缘段70-71、70-73、73-72、77-76以及74-75，可沿箭头701向外扩展，直到他们1)进到另一PC形状的制造约束内，例如参考图7C，PC外部容差边界200’co与200’bo之间的距离715，或2)碰到RX约束带的外部边界例如RX约束边界199’ao的下边缘713，或3)达到例如基于电学约束或最大线宽度708(参见图7C)的最大尺寸。 
对于与RX约束带的外部边界内的RX约束区域交叉的部分PC形状，通过基于最小允许栅极长度的预定的量711(见图7C)来严格约束PC容差带。例如，与RX相交的PC的严格的容差用于控制和最小化与小的晶体管栅极长度(典型地，标称栅极长度等于标称PC宽度201)相关的泄漏电流，和用于控制和最小化由栅极长度误差引起的晶体管速度变化。例如，如果PC的宽度过小，晶体管泄漏电流将过高。通常优选良好地控制PC宽度(即栅极长度)以保持恒定的器件速度；在芯片范围内如果PC宽度变化得很严重，那么晶体管的速度将在芯片范围内相似的变化。在该实例中，与外部约束边界199’ao交叉并在点71-77和72-74之间的PC形状200a的边缘部分就受到了这样的严格约束711。 
另一方面，参考图7C，在PC线不与RX交叉的位置，PC线容差带的内部边界200’ai、200’bi、200’ci以及200’di被设置为基于制造约束或最小允许线误差709的最小值，以便PC线不会变得太窄。 
参考图7B，示出了PC容差平面或层200’，包括了来自CA约束层203’的叠加的CA约束边界203’ai-203’fi以及203’ao-203’fo。这里，为清楚起见，未示出图7A中示例的叠加的RX约束边界，但根据本发明将一起使用该叠加的RX约束边界和叠加的CA约束边界来确定PC层的容差带。在该实例中，设计内部约束CA边界203’ci和203’fi以覆盖PC形状200c，设计203’di和203’eCA边界以覆盖PC形状200d。内部约束边界203’ci、203’fi、203’di以及203’ci限定了分别地必须被印刷的PC形状200c、200d所围绕的最小CA区域。因此，分别地，用于PC形状200c和200d的容差带的内部边缘必须不侵占内部约束边界203’ci、203’fi和203’di、203’ci。因此，在该实例中，PC容差带的内部边缘200’ci和200’di包括图7C中示出的“锤头”形状719，其围绕着相关的最小CA区域。 
图7C中示例了根据本发明形成的产生的PC容差带层200’。容差带200’a、200’b、200’c、200’d分别对应PC形状200a、200b、200c、200d。产生的与PC形状200a相关的容差带200’a比延伸到RX约束边界199’ao外部的PC形状200a的部分宽，但在该边界之内，PC容差带200’a符合最小允许PC栅极误差711。对于PC形状200b，对应的容差带200’b具有符合最小可制造线误差709的内部边界200’bi，其同时还符合最大PC线误差708。如外部边界200’bo和200’do中的凹口717所指示的，PC容差带的外部边界不能侵占RX区域199’ao、199’bo、以及199’co。对于PC形状200c和200d的容差带，产生的容差带使最小CA区域必须被印刷的PC所覆盖，这由加宽的内部容差区域719所指示，并同时符合最小可制造线误差709。此外，在最小容差距离715之内PC形状不会彼此侵占。 
本发明不局限于在上述实施例中所讨论的矩形。由于易于制造，典型地使用矩形、或直角多边形。然而，众所周知，在处理期间，产生的图像可以不具有矩形的几何形状。设计者在构建他们的电学模型时要对成像工 艺产生的希望的形状进行假设。例如，参考图8，用于CA接触810的电学模拟假定接触是圆形的，即使它被画为正方形。例如，对所有关键形状，为获得更能代表希望的印刷的形状的更精确的容差带，希望平滑或圆化设计的矩形的拐角。例如，可以通过较平滑的形状例如斜角的CA812更好地表示接触约束带。可选地，希望使用平滑核(kernel)预卷积设计的形状。其他的平滑操作适用于较好的表示在约束或容差带中的实际印刷的形状。在该实例中，需要PC线容差带俘获或包围最小的斜角CA约束带812。 
还希望考虑覆盖、CD或其他工艺变化的统计特性。在该情况下，可以修改为了两层之间的覆盖变化而保留的区域以考虑到这些统计。例如，参考图9，考虑标称PC形状290的一部分，其横跨具有外部边界905’的标称RX形状905的一部分。这里，RX CD容差带910的外部边缘的一部分由边界910’表示。由边界线920’表示对应的RX到PC的覆盖容差920的外部边界。在RX形状905的内部，将PC容差带严格地约束为RX CD约束带905内的严格的栅极容差711。然而，随着从RX CD容差带外部905’至RX到PC覆盖容差边界920’的距离的增加，将不太可能在希望的工艺变化范围内印刷PC和RX形状的关键部分。因此，随着离开RX CD容差带910’的距离的增加，PC容差带291将变得较松，或较宽。一种实现这一点的方法是逐渐减小跨与邻近的层的覆盖区域的每一个层的容差带。这样，在最可能发生覆盖变化的区域中容差带是最严格的，在覆盖变化较不可能发生的区域中较松。例如，在外部RX-PC覆盖边界920’与RXCD约束带910的外部边界910’之间，具有内部边界291’i和外部边界291’o的PC容差带291在RX-PC覆盖容差区域920中可以从较松的线容差709和708逐渐缩小(taper)到RX CD约束带910中的严格的栅极容差711。应该认识到，除了跨覆盖容差区域(920)直接线性缩小之外，还可以采用其他可选的逐渐缩小方法。 
本发明的方法的可选的实施例同样是可信的。在图10中，来实施图1中的方法之前可以增加附加的步骤。例如，如果从最容易实现设计者意图的层次开始然后前进到最困难的层次计算给定设计的MBOPC校正，可以 在较困难的层次上获得附加的容差。在该实施例中，在产生容差带之前，从最容易到最难排序印刷每一个关注的层的相对难度(块501)。例如，对于具有大工艺窗口的层，易于获得严格的容差。然后。按优选权排序的顺序处理各层(块502)，从而首先处理相对容易的层。在一些情况下，这将导致用于在较容易层的周围填充困难层的更多的空间。 
在图11中示出了本方法的另一可选的实施例，在其中为图1的实施例增加了附加的步骤。可以存储和使用用于当前关注的层的模拟的尺寸界限以产生其他邻近的层的约束带。以该方式，如果给定的层的几何结构展示出了优于该层的CD容差的CD控制，那么可以利用该改善的控制以允许后续层上的更多变化。在该实施例中，一旦确定了关注的层的容差带，使该层立刻通过标准数据准备(DP)，例如基于模型的OPC(MBOPC)，设置用于该层的亚分辨率辅助特征(SRAF)等等。基于各种工艺条件，分析模拟的结果以产生模拟的尺寸界限(块601)。然后，将这些模拟的尺寸界限转化为关注的层的容差层上的形状，为该层产生新的容差带(块602)。 
可以实施本发明的方法作为计算机程序产品的指令或计算机系统的一部分。在图12中示出了被配置为实现本发明的方法的计算机系统1200的实例，其包括能够执行指令例如图1、10或11示出的指令的中央处理单元(CPU)1201。CPU 1201可被连接到包括但不限于键盘、鼠标、或读入装置的输入/输出设备1202、显示设备1206例如监视器、包括可移除的计算机可读的存储介质1205的一个或多个存储设备1204、1203，其中存储介质1205包含了计算机程序产品，该计算机程序产品包括用于实现本发明的方法的指令。可选地，通过通信设备1207接收指令，可以将计算机程序产品或指令的所有或部分提供给CPU1201和/或存储到一个或多个存储设备1203、204，其中通信设备1207包括但不限于有线设备或无线设备，其可以通过通信链路1208在CPU1201或存储设备1203、1204与远程设备或系统1210之间发送和接收信息。例如，远程设备或系统1210可以为一种用于制造光刻掩模的工具，或位于用于制造掩模设计的掩模室，以及可 以将根据本方法产生的掩模容差或开发的掩模设计传送到掩模室。 
例如，可选地，使用计算机系统1200通过通信链路1208或可移除的介质1205，可以将根据本发明开发的容差和约束带作为设计服务提供给光刻工程师或OPC工程师用于设计掩模。还可以将根据本发明开发的容差和约束带作为输入提供给各种软件工具，其包括但不限于OPC工具、掩模设计验证工具、时序分析工具和/或电学验证工具。 
虽然结合特定的优选实施例具体地示出和描述了本发明，但是本领域的技术人员应该理解，可以做出形式和细节的前述和其他改变而不背离本发明的真实范围和精神。因此，旨在本发明不受限于描述和示出的精确的形式和细节，而是落入所附权利要求的范围内。 
工业应用性 
本发明的结构和方法对于集成电路制造，更具体而言，对于设计集成电路制造中使用的光刻掩模是有用的。更具体而言，本发明涉及用于获得设计光刻掩模时使用的容差带的方法。 

Claims (39)

1.一种设计掩模版图的方法，包括以下步骤：
提供包括多个设计层的电路设计，所述设计层包括在两维平面上设置的特征，所述设计层彼此沿第三维度对准；
识别包括将在衬底上形成的关键特征的所述多个设计层中的选择的设计层；
识别约束区域，所述约束区域与不同于所述选择的设计层的所述多个设计层中的一个设计层上的影响特征相关，其中所述影响特征与所述关键特征相互作用，所述约束区域与一个或多个约束相关；以及
确定与所述关键特征相关的容差带，其中所述容差带限定了这样的区域，在所述区域中当在所述衬底上形成所述关键特征时所述关键特征将满足预先确定的标准，以及其中所述容差带包括由与所述约束区域相关的所述一个或多个约束所约束的边缘。
2.根据权利要求1的方法，其中所述约束区域包括与所述影响特征相关的容差带。
3.根据权利要求1的方法，其中所述约束区域包括用于所述影响特征的标称工艺偏差、CD容差、或电学容差、或其组合。
4.根据权利要求1的方法，还包括如果在所述多个设计层中的所述选择的设计层上的所述关键特征成为了与所述选择的设计层不同的设计层上的特征的影响特征，那么使用所述容差带作为约束区域。
5.根据权利要求1的方法，其中所述约束区域还包括：
用于所述影响特征的CD容差，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于在所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
6.根据权利要求1的方法，其中所述约束区域还包括：
用于所述影响特征的容差带，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于在所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
7.根据权利要求1的方法，其中所述一个或多个约束在所述约束区域内变化。
8.根据权利要求1的方法，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
9.根据权利要求7的方法，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
10.根据权利要求1的方法，还包括：
预先选择所述多个设计层的子集以便所述层的子集中的每一个包括关键特征；
在识别选择的设计层的所述步骤之前，根据预先确定的标准排序所述子集；以及
进行识别选择的设计层的所述步骤，识别约束区域，和按所述排序的顺序为所述子集中的每一个确定容差带。
11.根据权利要求10的方法，其中按图像处理难度递增的顺序进行所述排序。
12.根据权利要求1的方法，还包括对所述一个或多个约束进行平滑操作以形成一个或多个平滑的约束，并且其中根据所述一个或多个平滑的约束来约束所述容差带的所述边缘。
13.一种用于设计掩模版图的系统，包括：
用于提供包括多个设计层的电路设计的装置，所述设计层包括在两维平面上设置的特征，所述设计层彼此沿第三维度对准；
用于识别包括将在衬底上形成的关键特征的所述多个设计层中的选择的设计层的装置；
用于识别约束区域的装置，所述约束区域与不同于所述选择的设计层的所述多个设计层中的一个设计层上的影响特征相关，其中所述影响特征与所述关键特征相互作用，所述约束区域与一个或多个约束相关；以及
用于确定与所述关键特征相关的容差带的装置，其中所述容差带限定了这样的区域，在所述区域中当在所述衬底上形成所述关键特征时所述关键特征将满足预先确定的标准，以及其中所述容差带包括由与所述约束区域相关的所述一个或多个约束所约束的边缘。
14.根据权利要求13的系统，其中所述约束区域包括与所述影响特征相关的容差带。
15.根据权利要求13的系统，其中所述约束区域包括用于所述影响特征的标称工艺偏差、CD容差、或电学容差、或其组合。
16.根据权利要求13的系统，还包括用于如果在所述多个设计层中的所述选择的设计层上的所述关键特征成为了与所述选择的设计层不同的设计层上的特征的影响特征，那么使用所述容差带作为约束区域的装置。
17.根据权利要求13的系统，其中所述约束区域还包括：
用于所述影响特征的CD容差，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于在所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
18.根据权利要求13的系统，其中所述约束区域还包括：
用于所述影响特征的容差带，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于在所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
19.根据权利要求13的系统，其中所述一个或多个约束在所述约束区域内变化。
20.根据权利要求13的系统，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
21.根据权利要求19的系统，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
22.根据权利要求13的系统，还包括：
用于预先选择所述多个设计层的子集以便所述层的子集中的每一个包括关键特征的装置；
用于在识别选择的设计层之前，根据预先确定的标准排序所述子集的装置；以及
所述系统识别选择的设计层，识别约束区域，和按所述排序的顺序为所述子集中的每一个确定容差带。
23.根据权利要求22的系统，其中按图像处理难度递增的顺序进行所述排序。
24.根据权利要求13的系统，其中还包括用于对所述一个或多个约束进行平滑操作以形成一个或多个平滑的约束并根据所述一个或多个平滑的约束来约束所述容差带的所述边缘的装置。
25.一种传递用于光刻工艺的设计参数的方法，包括以下步骤：
提供包括多个设计层的电路设计，所述设计层包括在两维平面上设置的特征，所述设计层彼此沿第三维度对准；
识别包括将在衬底上形成的关键特征的所述多个设计层中的选择的设计层；
识别约束区域，所述约束区域与不同于所述选择的设计层的所述多个设计层中的一个设计层上的影响特征相关，其中所述影响特征与所述关键特征相互作用，所述约束区域与一个或多个约束相关；以及
确定与所述关键特征相关的容差带，其中所述容差带限定了这样的区域，在所述区域内当在所述衬底上形成所述关键特征时所述关键特征将满足预先确定的标准，以及其中所述容差带包括由与所述约束区域相关的所述一个或多个约束所约束的边缘。
26.根据权利要求25的方法，其中所述约束区域包括与所述影响特征相关的容差带。
27.根据权利要求25的方法，其中所述约束区域包括用于所述影响特征的标称工艺偏差、CD容差、或电学容差、或其组合。
28.根据权利要求25的方法，还包括如果在所述多个设计层中的所述选择的设计层上的所述关键特征成为了与所述选择的设计层不同的设计层上的特征的影响特征，那么使用所述容差带作为约束区域。
29.根据权利要求25的方法，其中所述约束区域还包括：
用于所述影响特征的CD容差，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于在所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
30.根据权利要求25的方法，其中所述约束区域还包括：
用于所述影响特征的容差带，所述影响特征在与所述选择的设计层不同的所述多个设计层中的所述一个设计层上；以及
覆盖容差，所述覆盖容差为相对于所述多个设计层中的所述选择的设计层上的所述关键特征的所述影响特征的覆盖容差。
31.根据权利要求25的方法，其中所述一个或多个约束在所述约束区域内变化。
32.根据权利要求25的方法，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
33.根据权利要求31的方法，其中所述一个或多个约束包括了对于统计工艺变化的考虑。
34.根据权利要求25的方法，还包括：
预先选择所述多个设计层的子集以使所述层的子集中的每一个包括关键特征；
在识别选择的设计层的所述步骤之前，根据预先确定的标准排序所述子集；以及
进行识别选择的设计层的所述步骤，识别约束区域，和按所述排序的顺序为所述子集中的每一个确定容差带。
35.根据权利要求34的方法，其中按图像处理难度递增的顺序进行所述排序。
36.根据权利要求25的方法，还包括提供所述容差带用于设计掩模版图。
37.根据权利要求25的方法，还包括将所述容差带提供给光刻工程师、OPC工程师、掩模制造者、掩模制造工具或软件工具中的任何一个。
38.根据权利要求37的方法，其中所述软件工具选自OPC工具、掩模设计验证工具、时序分析工具、电学验证工具或其组合。
39.根据权利要求25的方法，还包括对所述一个或多个约束进行平滑操作以形成一个或多个平滑的约束，并且其中根据所述一个或多个平滑的约束来约束所述容差带的所述边缘。
CN2006800379581A 2005-10-12 2006-10-11 设计掩模版图的方法、系统及传递光刻工艺设计参数的方法 Expired - Fee Related CN101288080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/163,264 2005-10-12
US11/163,264 US7266798B2 (en) 2005-10-12 2005-10-12 Designer's intent tolerance bands for proximity correction and checking
PCT/US2006/039701 WO2007047298A1 (en) 2005-10-12 2006-10-11 Designer's intent tolerance bands for proximity correction and checking

Publications (2)

Publication Number Publication Date
CN101288080A CN101288080A (zh) 2008-10-15
CN101288080B true CN101288080B (zh) 2012-05-23

Family

ID=37912233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800379581A Expired - Fee Related CN101288080B (zh) 2005-10-12 2006-10-11 设计掩模版图的方法、系统及传递光刻工艺设计参数的方法

Country Status (7)

Country Link
US (2) US7266798B2 (zh)
EP (1) EP1952289A4 (zh)
JP (1) JP5243958B2 (zh)
KR (1) KR101006264B1 (zh)
CN (1) CN101288080B (zh)
TW (1) TW200725348A (zh)
WO (1) WO2007047298A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7506277B1 (en) * 2005-07-28 2009-03-17 Cadence Design Systems, Inc. Method and mechanism for implementing DFM aware cells for an electronic design
US7491594B2 (en) * 2005-10-26 2009-02-17 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes
US7530037B2 (en) * 2005-10-26 2009-05-05 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
US7503028B2 (en) * 2006-01-10 2009-03-10 International Business Machines Corporation Multilayer OPC for design aware manufacturing
US7448008B2 (en) * 2006-08-29 2008-11-04 International Business Machines Corporation Method, system, and program product for automated verification of gating logic using formal verification
US7448018B2 (en) * 2006-09-12 2008-11-04 International Business Machines Corporation System and method for employing patterning process statistics for ground rules waivers and optimization
US7765518B2 (en) * 2008-03-20 2010-07-27 International Business Machines Corporation System and method for implementing optical rule checking to identify and quantify corner rounding errors
US8136054B2 (en) * 2009-01-29 2012-03-13 Synopsys, Inc. Compact abbe's kernel generation using principal component analysis
US20110047519A1 (en) 2009-05-11 2011-02-24 Juan Andres Torres Robles Layout Content Analysis for Source Mask Optimization Acceleration
US8281263B2 (en) * 2009-12-17 2012-10-02 International Business Machines Corporation Propagating design tolerances to shape tolerances for lithography
US8331646B2 (en) 2009-12-23 2012-12-11 International Business Machines Corporation Optical proximity correction for transistors using harmonic mean of gate length
US8631379B2 (en) * 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8392871B2 (en) 2010-04-30 2013-03-05 International Business Machines Corporation Decomposition with multiple exposures in a process window based OPC flow using tolerance bands
US8415077B2 (en) 2010-08-13 2013-04-09 International Business Machines Corporation Simultaneous optical proximity correction and decomposition for double exposure lithography
US8875063B2 (en) 2010-10-11 2014-10-28 International Business Machines Corporation Mask layout formation
US8381141B2 (en) * 2010-10-28 2013-02-19 International Business Machines Corporation Method and system for comparing lithographic processing conditions and or data preparation processes
US8298953B2 (en) 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8365108B2 (en) 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process
US9330223B2 (en) 2012-09-28 2016-05-03 International Business Machines Corporation Optical rule checking for detecting at risk structures for overlay issues
US9250535B2 (en) 2013-03-15 2016-02-02 International Business Machines Corporation Source, target and mask optimization by incorporating countour based assessments and integration over process variations
US9262578B2 (en) 2014-04-25 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
CN108009352A (zh) * 2017-11-30 2018-05-08 上海华力微电子有限公司 一种光刻版图的填充流程及光刻掩膜的设计方法
CN113050389B (zh) * 2021-03-30 2022-12-02 长鑫存储技术有限公司 光刻工艺条件添加方法及装置、设计系统、介质和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116771A (zh) * 1994-05-07 1996-02-14 现代电子产业株式会社 制造半导体器件的方法
CN1146072A (zh) * 1995-06-30 1997-03-26 现代电子产业株式会社 用于制造半导体器件的方法
US5958635A (en) * 1997-10-20 1999-09-28 Motorola, Inc. Lithographic proximity correction through subset feature modification
US20050076316A1 (en) * 2003-10-07 2005-04-07 Fortis Systems Inc. Design-manufacturing interface via a unified model

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466852B2 (ja) * 1997-02-18 2003-11-17 株式会社東芝 半導体装置の製造方法
US6557162B1 (en) * 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
US6553559B2 (en) 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
US6578190B2 (en) 2001-01-11 2003-06-10 International Business Machines Corporation Process window based optical proximity correction of lithographic images
JP2003043666A (ja) * 2001-08-03 2003-02-13 Matsushita Electric Ind Co Ltd 回路設計パターンの評価方法
JP2003142584A (ja) 2001-11-05 2003-05-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
JP2003322945A (ja) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp レイアウトパターンデータの補正装置
US7302672B2 (en) * 2002-07-12 2007-11-27 Cadence Design Systems, Inc. Method and system for context-specific mask writing
US7171645B2 (en) * 2002-08-06 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
US7313508B2 (en) * 2002-12-27 2007-12-25 Lsi Corporation Process window compliant corrections of design layout
US6928634B2 (en) 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
EP1513012B1 (en) 2003-09-05 2008-02-20 ASML MaskTools B.V. Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography
JP4068541B2 (ja) 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
WO2005111874A2 (en) * 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7908572B2 (en) * 2004-10-15 2011-03-15 Takumi Technology Corporation Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US7260814B2 (en) * 2004-12-14 2007-08-21 Lsi Corporation OPC edge correction based on a smoothed mask design
US7284231B2 (en) * 2004-12-21 2007-10-16 Freescale Semiconductor, Inc. Layout modification using multilayer-based constraints
US7914949B2 (en) * 2005-02-24 2011-03-29 International Business Machines Corporation Method for testing a photomask
JP2007102207A (ja) * 2005-09-08 2007-04-19 Takumi Technology Corp 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116771A (zh) * 1994-05-07 1996-02-14 现代电子产业株式会社 制造半导体器件的方法
CN1146072A (zh) * 1995-06-30 1997-03-26 现代电子产业株式会社 用于制造半导体器件的方法
US5958635A (en) * 1997-10-20 1999-09-28 Motorola, Inc. Lithographic proximity correction through subset feature modification
US20050076316A1 (en) * 2003-10-07 2005-04-07 Fortis Systems Inc. Design-manufacturing interface via a unified model

Also Published As

Publication number Publication date
KR101006264B1 (ko) 2011-01-06
JP5243958B2 (ja) 2013-07-24
EP1952289A4 (en) 2009-07-29
WO2007047298A1 (en) 2007-04-26
US20070083847A1 (en) 2007-04-12
US7266798B2 (en) 2007-09-04
KR20080067624A (ko) 2008-07-21
US7607114B2 (en) 2009-10-20
TW200725348A (en) 2007-07-01
US20070261013A1 (en) 2007-11-08
JP2009511988A (ja) 2009-03-19
EP1952289A1 (en) 2008-08-06
CN101288080A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
CN101288080B (zh) 设计掩模版图的方法、系统及传递光刻工艺设计参数的方法
US8745554B2 (en) Practical approach to layout migration
US10261412B2 (en) Categorized stitching guidance for triple-patterning technology
US9256709B2 (en) Method for integrated circuit mask patterning
US8039179B2 (en) Integrated circuit layout design
US10372037B2 (en) Constructing fill shapes for double-patterning technology
US7555736B2 (en) Method and system for using pattern matching to process an integrated circuit design
US20200134125A1 (en) Semiconductor device with filler cell region, method of generating layout diagram and system for same
CN111129000A (zh) Ic结构、操作ic制造系统的方法和ic布局图生成系统
US8429572B2 (en) Method and system for implementing controlled breaks between features using sub-resolution assist features
US11003828B1 (en) System and method for layout analysis using point of interest patterns and properties
US10311195B2 (en) Incremental multi-patterning validation
US11842135B2 (en) Integrated circuit layout generation method and system
US11055464B2 (en) Critical dimension uniformity
US11928416B2 (en) Semiconductor process technology assessment
US20100234973A1 (en) Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program
KR102442273B1 (ko) 타이오프 디바이스
JP5340534B2 (ja) 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法
CN113268945A (zh) 制造集成电路的方法
US8656336B2 (en) Pattern based method for identifying design for manufacturing improvement in a semiconductor device
US10373962B2 (en) Semiconductor device including trimmed-gates and method for generating layout of same
Sharma Manufacturing-aware physical design techniques

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20181011