CN101283506A - 单阈值和单传导类型放大器/缓存器 - Google Patents
单阈值和单传导类型放大器/缓存器 Download PDFInfo
- Publication number
- CN101283506A CN101283506A CNA2006800370407A CN200680037040A CN101283506A CN 101283506 A CN101283506 A CN 101283506A CN A2006800370407 A CNA2006800370407 A CN A2006800370407A CN 200680037040 A CN200680037040 A CN 200680037040A CN 101283506 A CN101283506 A CN 101283506A
- Authority
- CN
- China
- Prior art keywords
- buffer
- amplifier
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
一种由单阈值和单传导类型的电路元件组成的放大器/缓存器,所述放大器/缓存器包括用以接收用于缓存/放大的一个或多个输入并提供一种中间信号来控制放大器/缓存器的输出的输入级。将所述中间信号提供给升压电路,所述升压电路被配置成在所述信号已超过预定值时对所述信号进行升压。所述放大器/缓存器还具有用以接收至少所述信号并提供放大后的/缓存后输出的输出级。
Description
技术领域
本发明涉及一种放大器/缓存器,具体地,本发明涉及具有单阈值和单传导类型的电路元件的放大器/缓存器。
背景技术
在大电路中,在长距离上传输并驱动很多电路的时钟信号和其它关键信号需要缓存/放大,以克服由容性负载和串联电阻引起的信号恶化。
为了实现放大器/缓存器,一般使用互补金属氧化物半导体(CMOS),这是由于他们的很多优点,例如,高输入阻抗、低输出阻抗、可忽略的静态功耗和轨到轨输出摆幅等。图1示出了一个这样的放大器/缓存器,所述放大器/缓存器利用传统的CMOS技术,其具有两个串联的反相器。该电路的操作简单,选择反相器的晶体管特性以便放大器/缓存器可以提供高输入阻抗和非常低的输出阻抗从而提供缓存后的/放大后的输出。如图1所示以及如名字所暗示的,CMOS逻辑电路采用N传导型(NMOS)晶体管以及P传导型(PMOS)晶体管两种。在很多应用中,逻辑电路例如聚合体或塑料电子学和类硬盘固态存储器应用中,希望只采用单传导型晶体管。
单传导型逻辑电路具有这样的优势,其通过减少在制造过程中的掩膜或光刻工艺的数目来降低芯片的生产/制造成本。典型地,单传导型逻辑采用耗尽型晶体管作为负载器件。在图2中示出了采用耗尽型晶体管的单传导型缓存器/放大器。在这个示例中,通过用具有负阈值电压的耗尽型NMOS晶体管来代替传统CMOS的PMOS晶体管,可以实现单传导型缓存器/放大器。将耗尽型晶体管的栅极连接至它的源极。在底部的两个NMOS晶体管具有正的阈值电压,并起开关的作用。在顶部的两个NMOS晶体管具有负的阈值电压,并起电流源的作用。通过适当地规定这些部件的尺寸,输出信号Out提供了缓冲后的输入信号。所述电路具有高的静态功耗。另外,由于在芯片上制造耗尽型或增强型晶体管需要更多次数的掩膜和光刻工艺,所述电路仍然不能提供制造成本优势。而且,由于两个顶端的器件不传导任何实质的电流,所以当在工艺中不能得到负阈值的器件时,电路将不工作。
如图3所示,用以二极管模式连接的传统晶体管代替耗尽型/增强型晶体管,可以解决关于耗尽型/增强型制造成本的问题。二极管形式连接的晶体管可以具有与其配对物一样的正阈值,于是反相器被配置成单阈值单传导类型逻辑。限定反相器上半部的两个晶体管的尺寸使之具有显著地弱于对应的下部晶体管的传导性,这允许输出达到接近电路接地电压的充分低电压。将反相器的顶部晶体管连接成二极管模式,这就允许在芯片上制造具有类似特性的晶体管。于是提供了一种单阈值和单传导类型的电路,其需要减少制造工艺中的掩膜步骤的数目。
这种电路的轨到轨输出是一个问题。从图3可以清楚地看到,反相器的输出将达到Vdd-VT的最大值,其中VT是反相器中的二极管形式连接的晶体管的阈值电压。按照通常的工业标准和技术要求,阈值电压大概被选择为Vdd的1/4。为了将在晶体管被关闭时的亚阈值泄漏电流减小到足够低的水平,这个阈值电压是最低程度的要求。这意味着输出可以达到的最大值只是在3/4Vdd左右,这个电压不足以完全打开与至图3的输出耦合的下一个逻辑门中的晶体管。从而,相对更小的输出范围限制了这种类型电路的级联,这是一个主要的缺点。另外,该电路具有非常大的功耗,这是因为在输入信号In和输出信号Out都低时,第二级形成大的静态电流,并且在输入信号In和输出信号Out都高时,第一级形成大的静态电流。
可以通过向如图4所示的电路中的两个晶体管提供互补输入信号来解决相对大的静态电流的问题。这种安排确实将静态电流减小至只剩下泄漏电流。需要互补输入信号是该电路的一个缺点。在这种情况下,不能获得输出信号的全摆幅。这种安排提供了电压高达输入信号In减去阈值电压(被背栅效应放大)的输出摆幅。这甚至进一步地减小了该电路的实用性并使它几乎不可能级联。
另外,显著的是,所有上述放大器/缓存器具有很长的上升时间和下降时间,从而不提供陡峭的上升沿和下降沿。
从而,需要提供功耗减小的和轨到轨输出的单阈值和单传导类型的缓存器/放大器。
发明内容
为了实现这个目的,本发明提供了一种由单阈值和单传导类型的电路元件组成的放大器/缓存器,包括:接收用于缓存/放大的一个或多个输入信号并提供中间信号以控制所述放大器/缓存器的输出的输入级;被配置成在所述信号超过了预定值时对所述中间信号进行升压的升压电路;以及用以根据至少中间信号提供已放大/已缓存输出的输出级。
放大器/缓存器配置有用以使输出具有全摆幅的升压电路。本发明的这个方面使得在只采用单阈值和单传导类型的电路元件的放大器/缓存器中的轨到轨输出成为可能。采用单传导和单阈值类型的电路元件,减少了掩膜步骤的数目,并因此降低了放大器/缓存器的制造成本。利用P传导类型或N传导类型的电路元件可以实现放大器/缓存器。
根据另一方面,升压电路包括:能量存储设备,其被安排来在所述放大器/缓存器的运行阶段期间存储能量,并在信号已经超过预定值时将存储的能量释放从而对所述信号进行升压;以及识别电路,其用以识别运行阶段和信号的值,其选择性地使信号升压或存储能量。按照本发明的又一方面,预定值被识别为被识别电路识别从而识别放大器/缓存器的输出状态的电压。即,中间信号的值的第一和第二极性分别对应于输出的第一和第二状态。
本发明的这个方面使得升压电路在需要的时候可以存储和释放能量。根据本发明的存储设备可以是包括电容器和电感器的可以存储电能的任何存储设备。存储设备由单传导和单阈值类型的(多个)元件组成。可以将一个或多个元件组合在一起形成存储设备。根据一个示例,存储设备可以包含多个电容器。可以以串联或并联或反并联的模式将多个电容器彼此耦合。识别电路是一个可以识别放大器/缓存器的运行阶段的电路。识别电路可以是识别输入信号上升沿,并相应地启动存储或升压操作的智能电路。可替换地,识别电路可以是比较器电路。
根据又一个方面,升压电路另外还包含一个被配置以吸收电流的电流源。由参考电压发生器提供的参考电压可以有选择地控制电流源。参考电压发生器可以是外部或内部电压发生器。
本发明的这个方面提供了升压电路,其启动将能量存储进能量存储设备的步骤和对中间信号进行升压的升压步骤,该中间信号是放大器/缓存器的输出状态的指示。另外,这个方面提供了具有所述升压电路的电压参考发生器,该电压参考发生器可以与放大器/缓存器一起构建。可替换地,放大器/缓存器可被启动以从外部源接收参考电压。另外,参考电压对通过电流吸收的电流进行控制。从而,选择所述电压,以便它使得电流源只吸收通过电流源吸收的电流的识别量。比所述的电流的识别量大的任何电流都会导致所述电流源一端的电压增大。
根据另一方面,输出级包含用以接收至少中间信号和选择性地启动由中间信号指示的所述放大器/缓存器的输出的识别状态的电路。本发明的这个方面允许提供这样的电路,该电路提供了全摆幅放大的/缓存的输出信号。另外,该方面在放大器/缓存器使用多于两个时钟信号的情况下允许一个或多个下拉电路的耦合,并且对于多个时钟信号,期望将输出强有力地拉至接地电压或Vdd。类似地,它还允许耦合多个上拉电路。
输入级、输出级和升压电路与电路可布置有能使元件不受由于升压或其他原因导致的电压过冲的影响的电路。
附图说明
参照附图,对本发明的这些或其他的方面进行更详细的描述,其中,
图1示出了具有两个反相器的标准CMOS缓存器/放大器电路;
图2示出了采用耗尽型晶体管的用于单传导类型缓存器/放大器的标准电路;
图3示出了采用了二极管连接模式的晶体管的单传导和单阈值类型缓存器/放大器;
图4示出了用以接收互补输入的单传导和单阈值类型缓存器/放大器;
图5示出了根据本发明的单传导和单阈值类型缓存器/放大器的框图;
图6示出了根据本发明的单传导和单阈值类型缓存器/放大器的详细框图;
图7示出了根据本发明的单传导和单阈值类型缓存器/放大器的详细电路图。
具体实施方式
对于时钟信号ClkA和ClkB,描述了瞬时电路(instantcircuit),这两个时钟信号可以具有互补并部分重叠的边沿,然而,本领域技术人员可以理解,所示的缓存器/放大器不仅限于时钟信号,它适于任何输入信号。
在前面的讨论中已经参照了图1、2、3和4。
现在参照图5,其示出了根据本发明的单传导和单阈值类型缓存器/放大器的框图500。本发明的缓存器/放大器由接收用以缓存/放大的一个或多个输入信号ClkA、ClkB的输入级510组成。输入级510提供了中间信号511,其控制所述放大器/缓存器的输出状态。中间信号511被提供至升压电路520。升压电路520接收一个或多个输入信号ClkA、ClkB和ref。配置升压电路520来识别放大器/缓存器的运行阶段,并选择性地在所述信号511已经超过了预定值时对中间信号511进行升压。放大器/缓存器还具有输出级530,其接收至少所述信号并启动放大的/缓存的输出。输出级还可以接受用于启动输出状态的一个或多个输入信号ClkB,该输出状态与由中间信号511识别/控制的输出的所述识别状态是互补或匹配的。对电路的操作可以进行如下理解:输出级510接收要被缓存或放大的输入信号ClkA、ClkB,并提供中间信号511,中间信号指示了放大器/缓存器的输出的希望的状态。中间信号511由升压电路520和输出级530接收。升压电路520识别电路的运行阶段并选择性地启动信号511的升压。如果信号511的值超过了预定值,则相应地进行对信号升压的选择。一旦接收到已升压的中间信号511,输出级530就提供放大的/缓存的信号。在后面的讨论中,电路的操作变得更清楚。
现在参照图6,其示出了根据本发明的一个可行的实施例的详细框图600。在该实施例中,具有互补并部分重叠的边沿的时钟信号ClkA和ClkB被用于缓存/放大它们的被识别的边沿。然而,本领域的技术人员可以理解,本发明的实施例不仅限于这些时钟信号的应用。
在这个示例中,为了图示说明,示出了响应于ClkA的上升沿和ClkB的上升沿的放大器/缓存器,即,放大器/缓存器的输出的上升沿跟随时钟信号ClkA的上升沿,放大器/缓存器的输出的下降沿跟随时钟信号ClkB的上升沿。
根据该实施例的放大器/缓存器具有图5的基本块510、520和530。另外,将参考电压发生器610与块升压电路520耦合在一起。升压电路520具有由参考电压发生器610控制的电流源611,电流源的控制信号(参考电压ref)被选择以使得电流源611吸收预定的电流。另外,升压电路520具有能量存储设备613和识别电路612,其识别运行阶段并促进将能量存储进能量存储设备613或促进通过开关614对中间信号511的升压。应当注意到,可以从外部源接收到参考电压ref,或者还可以通过提供具有放大器/缓存器的电压发生器来接收参考电压。输出级530具有用以接收时钟信号clkB和信号511的块618。可以如下理解电路的操作。
输入级510接收时钟信号clkA和clkB,并选择性地提供响应于clkA上升沿或clkB上升沿的信号511。在clkA的上升沿,块510提供了中间信号511,中间信号511指示了放大器/缓存器的输出的期望状态为高电平。在这个时间点考虑升压电路520。高电平信号511接通开关616,时钟信号clkB断开开关615。现在,如果在接通电路的时候开关614最初是接通状态,那么,能量存储设备613通过承载了中间信号511的信号线和开关614开始存储能量。电流开始流经电流源611。电流源611被配置成吸收有限数量的电流。因此,在节点619观察到电压的增加,这是由识别电路612识别到的。响应于此,识别电路断开通过晶体管616将能量存储设备耦合至Vdd的开关614,晶体管616通过将存储在存储设备613中的电荷推进中间信号线511来使得中间信号升压。输出级530接收时钟信号clkB和中间信号511。一旦接收到已升压的中间信号511,输出级就提供缓存后的/放大后的输出,并且针对时钟信号clkB的上升沿,它拉低输出信号。应当注意的是,输出块可具有用以实现放大器/缓存器的其他电路,该其他电路允许在电路中的利用多个重叠时钟信号的应用,例如,在待决专利申请[1]中描述的应用。
现在参照图7,其示出了利用根据本发明的单传导和单阈值类型电路元件实现的放大器/缓存器的详尽的电路框图700。晶体管701、702、703形成了参考电压发生器。将由参考电压发生器产生的参考电压被提供给晶体管704的栅极。于是,该晶体管起电流源的作用。在当节点719是接地电平并且clkA变为高电平时的情况下,那么,信号711开始通过晶体管706上升至高电平。然而,在该点,由于它的栅极711低于阈值,晶体管716没有导通。现在,假定在接通电路时或在先前的时钟周期中,节点705已被预先充电至高电平值,那么,晶体管714处于导通状态。这导致能量存储设备712通过晶体管706、714和电流源704的充电。当信号711达到了高于晶体管716的阈值电压的电平,它开始导通,这导致了流经晶体管714和电流源704的电流增大。设计电流源704来吸收电流,该电流小于流经晶体管716的导致了节点719处电压增大的电流。719处增大的电压使得晶体管707导通,并使节点705对地放电,从而关断晶体管714。在该点,能量存储设备712被充电,晶体管716导通,于是将节点719处的电压进一步地拉至Vdd。由于通过充电后的能量存储设备(电容)712的电容耦合,节点711上升至高于Vdd,完全拉开晶体管708。在这种状态下,晶体管708提供了接近高电压供电电平Vdd的输出out的全摆幅。这完成了输出脉冲的上升沿。输出脉冲的下降沿由第二输入信号clkB的上升沿控制,输入信号clkB与输入时钟信号clkA的下降沿部分重叠。当clkA下降而clkB上升时,晶体管706停止导通。信号711被晶体管718和710拉至地。通过晶体管709将输出out拉低。而且,通过晶体管715将节点719拉至接地。同时,通过晶体管717对节点705充电。注意,二极管形式连接的晶体管713只用于定时调谐的目的。这解释了放大器/缓存器的上升沿和下降沿。
在上述讨论中,解释了采用N传导类型元件的本发明实施例。本领域技术人员将理解的是,采用P传导类型元件的可替换实施例也是同样可行的。前面的解释类似地适用于所述的可替换的实施例。
应当注意的是,上述的实施例图示说明了本发明,而不是限制本发明,在不脱离附属的权利要求的情况下,本领域的技术人员可以设计很多可替换的实施例。在权利要求中,位于括号中的任何参考标号不应当解释为对权力要求的限制。词汇“包含”不排除没有在权利要求中列出的元件或步骤的出现。在元件前的词汇“一个”或“一种”不排除多个同样元件的出现。本发明可以利用通过适当编程的计算机以软件实现。在系统权利要求中列举了一些装置,可以通过同一个计算机可读软件或硬件来实现这些装置中的一些。
参考文献
[1]欧洲专利申请05108653.6。
Claims (7)
1.一种放大器/缓存器,其由单阈值和单传导类型的电路元件组成,所述放大器/缓存器包括:
输入级,用以接收用于缓存/放大的一个或多个输入信号,并提供中间信号来控制所述放大器/缓存器的输出;
升压电路,其被配置来在所述信号已经超过预定值时对所述中间信号进行升压;以及
输出级,用以响应于至少中间信号来提供已放大/已缓存的输出。
2.根据权利要求1所述的放大器/缓存器,其中,所述升压电路包括:
能量存储设备,其被配置成在所述放大器/缓存器的运行阶段期间存储能量,并对存储的能量进行放电以对所述中间信号进行升压;
识别电路,其用于识别所述运行阶段以及对所述中间信号是否已经超过了所述预定值进行识别,以及根据所述识别来选择性地启动信号的升压或存储能量。
3.根据权利要求1所述的放大器/缓存器,其中,所述预定值被识别为由所述识别电路识别以便识别所述放大器/缓存器的输出状态的电压。
4.根据权利要求3所述的放大器/缓存器,其中,所述升压电路另外还包含被配置成吸收电流的电流源。
5.根据权利要求4所述的放大器/缓存器,其中,所述电流源由参考电压控制。
6.根据权利要求4所述的放大器/缓存器,其中,所述参考电压是从参考电压发生器接收到的。
7.根据权利要求1所述的放大器/缓存器,其中,所述输出级包含用以接收至少所述中间信号并选择性地启动由所述中间信号指示的所述放大器/缓存器的输出的识别状态的电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05109354.0 | 2005-10-07 | ||
EP05109354 | 2005-10-07 | ||
PCT/IB2006/053633 WO2007042970A1 (en) | 2005-10-07 | 2006-10-04 | Single threshold and single conductivity type amplifier/buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101283506A true CN101283506A (zh) | 2008-10-08 |
CN101283506B CN101283506B (zh) | 2011-07-27 |
Family
ID=37726813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800370407A Active CN101283506B (zh) | 2005-10-07 | 2006-10-04 | 单阈值和单传导类型放大器/缓冲器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7834668B2 (zh) |
JP (1) | JP2009523329A (zh) |
CN (1) | CN101283506B (zh) |
WO (1) | WO2007042970A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599621A (zh) * | 2015-02-04 | 2015-05-06 | 京东方科技集团股份有限公司 | 多路复用转换器及显示装置 |
CN106297708A (zh) * | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 一种降低液晶显示面板显示不均的方法 |
WO2020215795A1 (zh) * | 2019-04-24 | 2020-10-29 | 华南理工大学 | 一种基于薄膜晶体管的自举结构放大器及芯片 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129259A2 (en) | 2006-05-05 | 2007-11-15 | Nxp B.V. | Electronic circuit and method therefor |
CN103299547B (zh) * | 2011-12-28 | 2017-06-09 | 株式会社日本有机雷特显示器 | 电平移位器、反相器电路以及移位寄存器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3774055A (en) * | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
JPS57106228A (en) * | 1980-12-24 | 1982-07-02 | Fujitsu Ltd | Semiconductor circuit |
JPS58143493A (ja) * | 1982-02-19 | 1983-08-26 | Hitachi Ltd | 抵抗遅延タイミング発生回路 |
JPS60140924A (ja) * | 1983-12-27 | 1985-07-25 | Nec Corp | 半導体回路 |
US4906056A (en) * | 1987-04-14 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | High speed booster circuit |
JP3071312B2 (ja) * | 1992-07-22 | 2000-07-31 | 株式会社 沖マイクロデザイン | データアウトバッファ回路 |
KR960013861B1 (ko) * | 1994-02-16 | 1996-10-10 | 현대전자산업 주식회사 | 고속 데이타 전송을 위한 부트스트랩 회로 |
JP2921510B2 (ja) * | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
CN2280385Y (zh) * | 1997-01-08 | 1998-04-29 | 李少夫 | 一种放大器 |
US6791407B2 (en) * | 2002-01-15 | 2004-09-14 | Mia-Com Eurotec B.V. | Switchable power amplifier |
JP3962953B2 (ja) * | 2003-12-26 | 2007-08-22 | カシオ計算機株式会社 | レベルシフト回路及び該レベルシフト回路を備えた信号出力回路 |
WO2007034384A2 (en) | 2005-09-20 | 2007-03-29 | Nxp B.V. | Single threshold and single conductivity type logic |
KR100736396B1 (ko) * | 2006-02-13 | 2007-07-09 | 삼성전자주식회사 | 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 |
-
2006
- 2006-10-04 WO PCT/IB2006/053633 patent/WO2007042970A1/en active Application Filing
- 2006-10-04 US US12/088,735 patent/US7834668B2/en active Active
- 2006-10-04 CN CN2006800370407A patent/CN101283506B/zh active Active
- 2006-10-04 JP JP2008534135A patent/JP2009523329A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599621A (zh) * | 2015-02-04 | 2015-05-06 | 京东方科技集团股份有限公司 | 多路复用转换器及显示装置 |
CN106297708A (zh) * | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 一种降低液晶显示面板显示不均的方法 |
WO2020215795A1 (zh) * | 2019-04-24 | 2020-10-29 | 华南理工大学 | 一种基于薄膜晶体管的自举结构放大器及芯片 |
Also Published As
Publication number | Publication date |
---|---|
US20080252338A1 (en) | 2008-10-16 |
JP2009523329A (ja) | 2009-06-18 |
US7834668B2 (en) | 2010-11-16 |
WO2007042970A1 (en) | 2007-04-19 |
CN101283506B (zh) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107005163B (zh) | 用于GaN电路负载的GaN电路驱动器 | |
CN203800810U (zh) | 电压调节装置、电压调节器和包括电压调节装置或电压调节器的系统 | |
CN102882497B (zh) | 一种低功耗高可靠性上电复位电路 | |
CN101268616B (zh) | 单阈值和单导电类型逻辑 | |
CN101283506B (zh) | 单阈值和单传导类型放大器/缓冲器 | |
CN104637517A (zh) | 用于sram写入辅助的负位线升压方案 | |
US7427882B2 (en) | Method and apparatus for switching on a voltage supply of a semiconductor circuit and corresponding semiconductor circuit | |
CN103036544A (zh) | 一种上电复位电路 | |
CN104579274A (zh) | 一种开关电路及其驱动方法 | |
CN201629731U (zh) | 一种低压增强的自举电路 | |
CN107993603B (zh) | 移位寄存单元、移位寄存器、栅极驱动电路、显示装置 | |
CN101091307B (zh) | 开关放大器 | |
CN100521537C (zh) | 高速开关常开型固体继电器 | |
CN212135942U (zh) | 一种带电磁线圈检测的蜂鸣器驱动电路 | |
CN207010638U (zh) | 开关电路 | |
CN105182833A (zh) | 一种双电源供电及断电时序控制装置和方法 | |
CN208424337U (zh) | 一种低噪声且抗高地弹噪声的输出驱动电路 | |
CN110165743A (zh) | 自动负载检测电路及自动负载检测方法 | |
CN218276659U (zh) | 一种自锁式电子开关电路 | |
CN103117051A (zh) | 一种用于智能电网的液晶驱动电路 | |
US7701253B2 (en) | Booster circuits for reducing latency | |
CN110290446B (zh) | 一种快速开关机防止爆音的静音电路 | |
CN101350220B (zh) | 电荷再回收的操作方法及其驱动电路和低功率存储器 | |
JP3654878B2 (ja) | 出力回路 | |
CN109921782B (zh) | 电压两线通信接口电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |