CN101281453A - 存储设备级联方法、存储系统及存储设备 - Google Patents

存储设备级联方法、存储系统及存储设备 Download PDF

Info

Publication number
CN101281453A
CN101281453A CNA2008100981261A CN200810098126A CN101281453A CN 101281453 A CN101281453 A CN 101281453A CN A2008100981261 A CNA2008100981261 A CN A2008100981261A CN 200810098126 A CN200810098126 A CN 200810098126A CN 101281453 A CN101281453 A CN 101281453A
Authority
CN
China
Prior art keywords
equipment
pcie bus
interconnect
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100981261A
Other languages
English (en)
Other versions
CN101281453B (zh
Inventor
张英梗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2008100981261A priority Critical patent/CN101281453B/zh
Publication of CN101281453A publication Critical patent/CN101281453A/zh
Priority to PCT/CN2009/070511 priority patent/WO2009137996A1/zh
Application granted granted Critical
Publication of CN101281453B publication Critical patent/CN101281453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

本发明实施例公开一种存储设备级联方法、存储系统及存储设备。所述方法为：包括至少两个以上存储设备，每个存储设备包括至少两个互连端口，其中：第一存储设备将本设备的其中一个互连端口通过高速外部设备互联PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；所述第一存储设备将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口；所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。本发明实施例还提供一种存储系统及存储设备。本发明实施例技术方案能实现基于PCIE总线的多个存储设备级联，从而提高系统存储空间。

Description

存储设备级联方法、存储系统及存储设备
技术领域
本发明涉及通信技术领域，具体涉及一种存储设备级联方法、存储系统及存储设备。
背景技术
随着技术的不断发展，存储设备朝高速、海量方向发展已经成为一个趋势。目前的高速存储设备主要还是以DDR(Double Data Rate，双倍速率传输模式)内存为存储介质。DDR内存其实也就是DDR SDRAM(Double Data RateSDRAM，双倍速率同步动态随机存储器)。SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
对于存储设备，可以通过总线技术实现互相连接。自PCI(PeripheralComponent Interconnect，外部设备互联)总线出现并替代ISA(Industry StandardArchitecture，工业标准结构)总线以来，PCI成为一个标准总线规范，但随着技术的不断发展，PCI总线也已经成为系统性能提高的瓶颈，需要制定一种新型总线标准。目前正在研发的总线技术标准主要有PCI-X、PCI Express(高速PCI，简称PCIE)、InfiniBand(无限带宽)等。PCI-X与PCI相比，允许连接的单个PCI-X设备自己进行数据交换，断开没有数据交换的PCI-X的连接，以减少总线的等待周期。PCIE，则是采用串行I/O传输技术，允许通过多组信号线来提高传输带宽。PCIE不仅支持印刷电路板用作传输介质，而且能够利用铜缆进行外部扩充，以便于外部连接和增大连接的距离。InfiniBand是一种交换结构I/O技术，是通过中心InfiniBand交换机在各设备之间建立一个单一的连接链路，并由中心InfiniBand交换机来控制。
在对现有技术的研究和实践过程中，发明人发现现有技术存在以下的问题：
在现有技术中已经出现了将以DDR内存为存储介质的高速存储设备使用InfiniBand总线实现连接的方案，但还没有出现基于PCIE总线的连接方案。
发明内容
本发明实施例要解决的技术问题是提供一种存储设备级联方法、存储系统及存储设备，能够实现基于PCIE总线的多个存储设备级联，从而提高系统存储空间。
为解决上述技术问题，本发明所提供的实施例是通过以下技术方案实现的：
本发明实施例提供一种存储设备级联方法，包括至少两个以上存储设备，每个存储设备包括至少两个互连端口，其中：第一存储设备将本设备的其中一个互连端口通过高速外部设备互联PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；所述第一存储设备将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口；所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。
本发明实施例提供一种存储系统，包括：存储设备，用于提供存储空间，所述存储设备为至少两个以上，每个存储设备包括至少两个互连端口；控制设备，用于使用高速外部设备互联PCIE总线线缆与存储设备连接；第一存储设备将本设备的其中一个互连端口通过PCIE总线转接卡与从所述控制设备引出的PCIE总线线缆连接，将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口，将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。
本发明实施例提供一种存储设备，包括：互连端口单元，含有进行连接的互连端口，所述互连端口为至少两个以上；PCIE转换桥片，用于将输入的PCIE信号转换成至少两对以上相同的转换信号；所述互连端口单元的其中一个互连端口通过PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；所述PCIE转换桥片将所述转换信号输出到所述互连端口单元的其他互连端口，所述互连端口单元的其他互连端口使用PCIE总线线缆与本设备外的其他存储设备进行连接。
上述技术方案可以看出，本发明实施例技术方案通过设置PCIE总线转接卡，并在存储设备中设置基于PCIE总线的互连端口，那么第一存储设备将本设备的其中一个互连端口通过PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；将输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口，将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接，这样就实现了基于PCIE总线的多个存储设备级联，从而提高系统存储空间。
附图说明
图1是本发明实施例一的级联方法示意图；
图2是本发明实施例二的级联方法示意图；
图3是本发明实施例三的级联方法示意图；
图4是本发明实施例存储系统结构示意图；
图5是本发明实施例存储设备结构示意图。
具体实施方式
本发明实施例提供了一种存储设备级联方法，能够实现基于PCIE总线的多个存储设备级联，从而提高系统存储空间。
本发明实施例技术方案对至少两个以上的以第二版本双倍速率同步动态随机存储器DDR2内存为存储介质的高速、海量存储设备，采用PCIE总线进行级联，从而可极大地提高系统的存储空间。本文中以DDR2内存为存储介质的高速、海量存储设备称为RAMBOX设备，后续描述过程中采用RAMBOX设备一词进行叙述。需要说明的是，本发明实施例技术方案是以DDR2内存为存储介质的RAMBOX设备进行举例说明但不局限于此，对于其他的高速、海量存储设备，也是可以采用本发明实施例技术方案，其原理是一样的。
这里先对DDR2进行简单介绍。DDR2和DDR一样，采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但是最大的区别在于，DDR2内存可进行4bit(比特)预读取，是两倍于标准DDR内存的2bit预读取，这就意味着，DDR2拥有两倍于DDR的预读系统命令数据的能力。
本发明实施例中所提到的RAMBOX设备，其提供的带宽是普通硬盘的30倍以上，是固态硬盘SSD(solid state disk)的4倍以上，并且具有自动备份功能，强大的纠错功能。
以下详细介绍本发明实施例级联方法。
本发明实施例技术方案是基于PCIE总线的多个RAMBOX设备间进行操作的技术方案，在多个RAMBOX设备之间，利用PCIE总线线缆和PCIE转换桥片(PCIE SWITCH桥片)实现一台主机对N台(N大于等于1)RAMBOX设备的连接及访问。
请参阅图1，是本发明实施例一的级联方法示意图。
实施例一描述的是一种串行级联技术方案。
如图1所示，主机Host与任意一台RAMBOX设备(图中显示为RAMBOX1)通过PCIE总线转接卡和PCIE总线线缆实现相连。主机Host是作为控制设备。从主机Hos经PCIE总线线缆产生的PCIE信号经过RAMBOX设备中的PCIE SWITCH桥片(例如：PEX 8548/PEX 8508)处理后可以延生出多对PCIE信号，这些信号是相同的，其中一对供本RAMBOX设备使用，其他各对的信号则输出到基于PCIE总线的专用互连端口，供其他的RAMBOX设备使用。
本发明实施例中每个RAMBOX设备上都设置有基于PCIE总线的专用互连端口，因此当一个RAMBOX设备与主机通过PCIE总线线缆及PCIE总线转接卡进行连接后，其他RAMBOX设备之间的串行级联只需要用PCIE总线线缆将各个互连端口连接即可。
如图1中所示，通过PCIE总线转接卡将从主机引出的PCIE总线线缆连接到RAMBOX1中的专用互连端口1，专用互连端口1与RAMBOX1中的PCIE SWITCH桥片1相连，PCIE SWITCH桥片1将输入的PCIE信号处理后，将其中一对信号供本设备使用，将另一对信号传输到专用互连端口2。对于RAMBOX2而言，将RAMBOX2的专用互连端口3与RAMBOX1的专用互连端口2通过PCIE总线线缆连接。专用互连端口3与RAMBOX2中PCIESWITCH桥片2相连，PCIE SWITCH桥片2将输入的PCIE信号处理后，将其中一对信号供本设备使用，将另一对信号传输到专用互连端口4。同理，后续每一台RAMBOX都通过PCIE总线线缆将各个互连端口连接。
可以发现，这样就实现了多台RAMBOX设备的级联，各台RAMBOX设备之间的关系是平等的，多台RAMBOX设备组成一个RAMBOX设备群，而对级联的RAMBOX设备台数没有任何限制，并且对带宽没有任何影响，完全可以根据系统的使用情况来决定级联的RAMBOX的台数，最终实现将系统的存储空间大大提高。
请参阅图2，是本发明实施例二的级联方法示意图。
实施例二描述的方案与实施例一不同，实施例一中是一种串行级联方案，而实施例二中则是一种星型级联方案。
如图2所示，主机Host与任意一台RAMBOX设备(图中显示为RAMBOX1)通过PCIE总线转接卡和PCIE总线线缆实现相连。从主机Host经PCIE总线线缆产生的PCIE信号经过RAMBOX设备中的PCIE SWITCH桥片(例如：PEX 8548/PEX 8508))处理后可以延生出多对PCIE信号，这些信号是相同的，其中一对供本RAMBOX设备使用，其他各对的信号则输出到基于PCIE总线的专用互连端口，供其他的RAMBOX设备使用。
本发明实施例中每个RAMBOX设备上都有基于PCIE总线的专用互连端口，因此当一个RAMBOX与主机通过PCIE总线线缆及PCIE总线转接卡进行连接后，其他各RAMBOX设备只需要用PCIE总线线缆将自身的专用互连端口连接到与主机相连的那个RAMBOX设备的专用互连端口上，从而实现星型级联。在一台RAMBOX设备上可以转接出N(N＝＞1)个PCIE总线的专用互连端口(具体实现根据接口需要增加PCIE SWITCH桥片即可)，每一个专用互连端口都能独立地与一台RAMBOX设备互连，但是同一层的设备之间不能互连。
如图2中所示，通过PCIE总线转接卡将从主机引出的PCIE总线线缆连接到RAMBOX1中的专用互连端口1，专用互连端口1与RAMBOX1中的PCIE SWITCH桥片1相连，PCIE SWITCH桥片1将输入的PCIE信号处理后，将其中一对信号供本设备使用，将其他各对信号传输到其他专用互连端口2-n。对于RAMBOX2而言，将RAMBOX2的一个专用互连端口与RAMBOX1的专用互连端口2通过PCIE总线线缆连接。对于RAMBOX3而言，将RAMBOX3的一个专用互连端口与RAMBOX1的专用互连端口3通过PCIE总线线缆连接。其他RAMBOX设备以此类推，将自身其中的一个专用互连端口与RAMBOX1的其他专用互连端口通过PCIE总线线缆连接。对于与RAMBOX1相连的各RAMBOX设备，自身的PCIE SWITCH桥片将输入的PCIE信号处理后，将其中一对信号供本设备使用，将其他信号传输到其他专用互连端口，供外部连接用。
可以发现，这样也实现了多台RAMBOX设备的级联，各台RAMBOX设备之间的关系是平等的，多台RAMBOX设备组成一个RAMBOX设备群，而对级联的RAMBOX设备台数没有任何限制，并且对带宽没有任何影响，完全可以根据系统的使用情况来决定级联的RAMBOX的台数，最终实现将系统的存储空间大大提高。
请参阅图3，是本发明实施例三的级联方法示意图。
实施例三描述的方案同时综合实施例一和实施例二的方案，即是一种串行级联与星型级联混合的级联方案。
如图3中所示，在RAMBOX1上转接出N(N＝＞1)个PCIE总线的专用互连端口。通过PCIE总线转接卡将从主机引出的PCIE总线线缆连接到RAMBOX1中的专用互连端口1，专用互连端口1与RAMBOX1中的PCIESWITCH桥片1相连，PCIE SWITCH桥片1将输入的PCIE信号处理后，将其中一对信号供本设备使用，将其他各对信号传输到其他专用互连端口。
对于RAMBOX2到RAMBOX N，采用图1所描述的方式实现串行级联，即对于RAMBOX2而言，将RAMBOX2的专用互连端口3与RAMBOX1的专用互连端口2通过PCIE总线线缆连接。专用互连端口3与RAMBOX2中PCIE SWITCH桥片2相连，PCIE SWITCH桥片2将输入的PCIE信号处理后，将其中一对信号供本设备使用，将另一对信号传输到专用互连端口4。RAMBOX3以此类推，实现与RAMBOX2的串联。
对于RAMBOX(1)到RAMBOX(n)，采用图2所描述的方式实现星型级联，对于RAMBOX(1)而言，将RAMBOX(1)的一个专用互连端口与RAMBOX1的一个专用互连端口通过PCIE总线线缆连接。对于RAMBOX(2)而言，将RAMBOX(2)的一个专用互连端口与RAMBOX1的另一个专用互连端口通过PCIE总线线缆连接。其他RAMBOX以此类推，将自身其中的一个专用互连端口与RAMBOX1的其他专用互连端口通过PCIE总线线缆连接。
可以发现，这种串行级联与星型级联混合的级联方案，同样也实现了多台RAMBOX设备的级联，各台RAMBOX设备之间的关系是平等的，多台RAMBOX设备组成一个RAMBOX设备群，而对级联的RAMBOX设备台数没有任何限制，并且对带宽没有任何影响，完全可以根据系统的使用情况来决定级联的RAMBOX的台数，最终实现将系统的存储空间大大提高。
上述内容详细的介绍了本发明实施例的存储设备级联方法，相应的，本发明实施例提供一种存储系统和存储设备。
请参阅图4，是本发明实施例存储系统结构示意图。
如图4所示，存储系统包括：控制设备401和存储设备402。
控制设备401，用于使用PCIE总线线缆与存储设备连接。
存储设备402，用于提供存储空间，所述存储设备为至少两个以上，每个存储设备包括至少两个互连端口。
第一存储设备将本设备的其中一个互连端口通过PCIE总线转接卡与从所述控制设备401引出的PCIE总线线缆连接，将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口，将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接可以是串行级联，具体为：将本设备与控制设备401连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连。
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接也可以是星型级联，具体为：将本设备与控制设备401连接的互连端口除外的其他互连端口，使用PCIE总线线缆分别与本设备外的其他存储设备的互连端口相连。
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接还可以是串行级联和星型级联混合，具体为：将本设备与控制设备401连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连；将包括本设备在内的串行相连的存储设备中的每一个存储设备，使用PCIE总线线缆分别与其他未串行相连的存储设备的互连端口相连。
请参阅图5，是本发明实施例存储设备结构示意图。
如图5所示，存储设备包括：互连端口单元501、PCIE转换桥片502。
互连端口单元501，含有进行连接的互连端口，所述互连端口为至少两个以上。
PCIE转换桥片502，用于将输入的PCIE信号转换成至少两对以上相同的转换信号。
所述互连端口单元501的其中一个互连端口通过PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接，所述PCIE转换桥片502将所述转换信号输出到所述互连端口单元501的其他互连端口，所述互连端口单元501的其他互连端口使用PCIE总线线缆与本设备外的其他存储设备进行连接。
本发明实施例中所述存储设备采用DDR2内存作为存储介质。
综上所述，本发明实施例技术方案通过设置PCIE总线转接卡，并在存储设备中设置基于PCIE总线的互连端口，那么第一存储设备将本设备的其中一个互连端口通过PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；将输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口，将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接，这样就实现了基于PCIE总线的多个存储设备级联，从而提高系统存储空间。
进一步的，本发明实施例技术方案可以是串行级联、可以是星型级联，还可以是串行级联与星型级联混合的级联。
以上对本发明实施例所提供的一种存储设备级联方法、存储系统及存储设备进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1、一种存储设备级联方法，其特征在于，包括至少两个以上存储设备，每个存储设备包括至少两个互连端口，其中：
第一存储设备将本设备的其中一个互连端口通过高速外部设备互联PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；
所述第一存储设备将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口；
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。
2、根据权利要求1所述的存储设备级联方法，其特征在于：
将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与控制设备连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连。
3、根据权利要求1所述的存储设备级联方法，其特征在于：
将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与控制设备连接的互连端口除外的其他互连端口，使用PCIE总线线缆分别与本设备外的其他存储设备的互连端口相连。
4、根据权利要求1所述的存储设备级联方法，其特征在于：
将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与控制设备连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连；
将包括本设备在内的串行相连的存储设备中的每一个存储设备，使用PCIE总线线缆分别与其他未串行相连的存储设备的互连端口相连。
5、根据权利要求1至4任一项所述的存储设备级联方法，其特征在于：
所述每个存储设备采用第二版本双倍速率同步动态随机存储器DDR2内存作为存储介质。
6、一种存储系统，其特征在于，包括：
存储设备，用于提供存储空间，所述存储设备为至少两个以上，每个存储设备包括至少两个互连端口；
控制设备，用于使用高速外部设备互联PCIE总线线缆与存储设备连接；
第一存储设备将本设备的其中一个互连端口通过PCIE总线转接卡与从所述控制设备引出的PCIE总线线缆连接，将通过所述PCIE总线线缆输入的PCIE信号转换成至少两对以上相同的转换信号，并输出到本设备的其他互连端口，将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接。
7、根据权利要求6所述的存储系统，其特征在于：
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与所述控制设备连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连。
8、根据权利要求6所述的存储系统，其特征在于：
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与所述控制设备连接的互连端口除外的其他互连端口，使用PCIE总线线缆分别与本设备外的其他存储设备的互连端口相连。
9、根据权利要求6所述的存储系统，其特征在于：
所述第一存储设备将所述本设备的其他互连端口与本设备外的其他存储设备使用PCIE总线线缆进行连接具体为：
将本设备与所述控制设备连接的互连端口除外的其中一个互连端口，使用PCIE总线线缆依次与本设备外的其他存储设备的互连端口串行相连；将包括本设备在内的串行相连的存储设备中的每一个存储设备，使用PCIE总线线缆分别与其他未串行相连的存储设备的互连端口相连。
10、一种存储设备，其特征在于，包括：
互连端口单元，含有进行连接的互连端口，所述互连端口为至少两个以上；
PCIE转换桥片，用于将输入的PCIE信号转换成至少两对以上相同的转换信号；
所述互连端口单元的其中一个互连端口通过PCIE总线转接卡与从控制设备引出的PCIE总线线缆连接；
所述PCIE转换桥片将所述转换信号输出到所述互连端口单元的其他互连端口，所述互连端口单元的其他互连端口使用PCIE总线线缆与本设备外的其他存储设备进行连接。
11、根据权利要求10所述的存储设备，其特征在于：
所述存储设备采用第二版本双倍速率同步动态随机存储器DDR2内存作为存储介质。
CN2008100981261A 2008-05-13 2008-05-13 存储设备级联方法、存储系统及存储设备 Active CN101281453B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008100981261A CN101281453B (zh) 2008-05-13 2008-05-13 存储设备级联方法、存储系统及存储设备
PCT/CN2009/070511 WO2009137996A1 (zh) 2008-05-13 2009-02-24 存储设备级联方法、存储系统及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100981261A CN101281453B (zh) 2008-05-13 2008-05-13 存储设备级联方法、存储系统及存储设备

Publications (2)

Publication Number Publication Date
CN101281453A true CN101281453A (zh) 2008-10-08
CN101281453B CN101281453B (zh) 2010-10-27

Family

ID=40013945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100981261A Active CN101281453B (zh) 2008-05-13 2008-05-13 存储设备级联方法、存储系统及存储设备

Country Status (2)

Country Link
CN (1) CN101281453B (zh)
WO (1) WO2009137996A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009137996A1 (zh) * 2008-05-13 2009-11-19 华为技术有限公司 存储设备级联方法、存储系统及存储设备
WO2012103768A1 (zh) * 2011-07-04 2012-08-09 华为技术有限公司 数据处理方法及装置、pci-e总线系统、服务器
CN104021107A (zh) * 2014-06-27 2014-09-03 浪潮电子信息产业股份有限公司 一种支持NVMe PCIE SSD系统设计方法
CN104898775A (zh) * 2015-05-20 2015-09-09 浪潮电子信息产业股份有限公司 计算装置、存储装置、网络交换设备及计算机体系架构
CN106371773A (zh) * 2016-11-07 2017-02-01 北京得瑞领新科技有限公司 Ssd单元、ssd设备以及基于ssd设备的数据处理方法
CN116841932A (zh) * 2022-11-04 2023-10-03 成都立思方信息技术有限公司 一种可灵活连接的便携式高速数据存取设备及其工作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110121703B (zh) * 2016-12-28 2023-08-01 英特尔公司 用于向量通信的系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7238030B2 (en) * 2004-12-20 2007-07-03 Emc Corporation Multi-function expansion slots for a storage system
US7562174B2 (en) * 2006-06-15 2009-07-14 Nvidia Corporation Motherboard having hard-wired private bus between graphics cards
CN101281453B (zh) * 2008-05-13 2010-10-27 华为技术有限公司 存储设备级联方法、存储系统及存储设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009137996A1 (zh) * 2008-05-13 2009-11-19 华为技术有限公司 存储设备级联方法、存储系统及存储设备
WO2012103768A1 (zh) * 2011-07-04 2012-08-09 华为技术有限公司 数据处理方法及装置、pci-e总线系统、服务器
CN104021107A (zh) * 2014-06-27 2014-09-03 浪潮电子信息产业股份有限公司 一种支持NVMe PCIE SSD系统设计方法
CN104898775A (zh) * 2015-05-20 2015-09-09 浪潮电子信息产业股份有限公司 计算装置、存储装置、网络交换设备及计算机体系架构
CN106371773A (zh) * 2016-11-07 2017-02-01 北京得瑞领新科技有限公司 Ssd单元、ssd设备以及基于ssd设备的数据处理方法
CN116841932A (zh) * 2022-11-04 2023-10-03 成都立思方信息技术有限公司 一种可灵活连接的便携式高速数据存取设备及其工作方法
CN116841932B (zh) * 2022-11-04 2024-03-26 成都立思方信息技术有限公司 一种可灵活连接的便携式高速数据存取设备及其工作方法

Also Published As

Publication number Publication date
WO2009137996A1 (zh) 2009-11-19
CN101281453B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
CN101281453B (zh) 存储设备级联方法、存储系统及存储设备
CA2467851C (en) Hybrid parallel/serial bus interface
KR100512895B1 (ko) 고속메모리시스템
US10817443B2 (en) Configurable interface card
US7269088B2 (en) Identical chips with different operations in a system
US11907140B2 (en) Serial interface for semiconductor package
CN102891813B (zh) 支持多传输模式的以太网端口架构
CN104980679B (zh) 基于纯差分信号的mipi dsi/csi-2接收器系统
KR20040017734A (ko) 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
KR20030084974A (ko) 코어 및 직렬-병렬 아키텍쳐
US8970248B2 (en) Sharing hardware resources between D-PHY and N-factorial termination networks
CN101009542B (zh) 一种数据网络节点设备端口的扩展装置
CN103608762B (zh) 存储设备、存储系统及数据发送方法
CN205263801U (zh) 一种pcie信号的切换板卡
JP5643896B2 (ja) デイジーチェーン接続されたデバイスのための高速インターフェイス
CN115994107B (zh) 存储设备的存取加速系统
CN207503207U (zh) 用于多接口的综合测试系统
US20090177832A1 (en) Parallel computer system and method for parallel processing of data
CN100412837C (zh) 多通道内部集成电路
CN108363672B (zh) 电子设备和电子系统
CN110851393B (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN113688091A (zh) 基于Tsi721的RapidIO动态枚举过程的实现方法及系统
US9164914B1 (en) Multiple port routing circuitry for flash memory storage systems
CN103744817A (zh) 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
CN212413177U (zh) 网卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant