CN101266937A - 半导体制程的叠置偏移的量测 - Google Patents

半导体制程的叠置偏移的量测 Download PDF

Info

Publication number
CN101266937A
CN101266937A CNA2007101376233A CN200710137623A CN101266937A CN 101266937 A CN101266937 A CN 101266937A CN A2007101376233 A CNA2007101376233 A CN A2007101376233A CN 200710137623 A CN200710137623 A CN 200710137623A CN 101266937 A CN101266937 A CN 101266937A
Authority
CN
China
Prior art keywords
feature
overlay offset
material layer
unit
reflectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101376233A
Other languages
English (en)
Inventor
黄得智
柯志明
高蔡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101266937A publication Critical patent/CN101266937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是有关于一种半导体制造的方法,包含形成叠置偏移(Overlay Offset)的量测标的,此量测标的包含有位于第一材料层上的第一特征和位于第二材料层上的第二特征。第一特征和第二特征具有一第一预设叠置偏移。照射量测标的,并决定此被照射的量测标的的反射率。使用被决定的反射率来计算第一材料层和第二材料层的叠置偏移。

Description

半导体制程的叠置偏移的量测
技术领域
本发明涉及一种半导体制造,特别是涉及一种有关于半导体基材上的多数个材料层的叠置偏移(Overlay Offset)的量测。
背景技术
半导体装置是通过产生一连串的图案化材料层及非图案化材料层而被制造,其中在图案化材料层上的特征在空间上是彼此相关联的。因此,在制造过程中,每一个被图案化的材料层皆须对准于其前一个被图案化的材料层,如此则必须将第一材料层和第二材料层间的叠置列入考量。此叠置是半导体基材(例如:晶圆)的二或多于二层材料层间的相对准。当半导体制程发展至可提供更小的关键尺寸(Critical Dimensions);缩减装置尺寸;和增加包括材料层数目的复杂度时,对装置的品质、可靠度和良率而言,材料层的层与层间的对准精确度便变得越来越重要。对准精确度是被量测为叠置偏移,或一材料层自前一材料层的精确对准位置所偏移的距离和方向。材料层的未对准可引起性能的争议,甚至可能因例如未对准的连接层所导致的短路而造成装置失效。因此,需要在制程中量测材料层与材料层间的叠置偏移,以容许可能的修正。
对准和对准量测技术是习知技艺所知,例如:使用箱型重合(Box-in-Box)的对准标的。然而,许多这些技术无法产生最新技术制程的水准所需的精确度。其他的技术(例如:散射测量法(Scatterometry))可能已增加精确度,但需要实质复杂的建模,因而使得此些技术相当繁琐且费时。许多技术亦需要相当大的标的物,此些标的物占据了晶圆上相当大的空间,因而可能带走可能相当珍贵的晶圆空间。习知的叠置量测技术的缺点亦可能包括对出现在基材上的材料层的均匀度的敏感度。
因此,需要提供一种改良的叠置偏移量测技术。
发明内容
本发明的目的是在于提供一种半导体制造的叠置偏移的量测方法和系统。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体制造方法,其至少包括以下步骤:形成叠置偏移的一量测标的,该量测标的包含位于一第一材料层的一第一特征和位于一第二材料层的一第二特征,其中该第一特征和该第二特征具有一第一预设叠置偏移;照射该量测标的;决定被照射的该量测标的的一反射率;以及使用被决定的该反射率来计算该第一材料层和该第二材料层的一叠置偏移。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体制造方法,其更至少包含:使用被计算的该叠置偏移来决定是否需重做一晶圆。
前述的半导体制造方法,其中所述的第一预设叠置偏移是实质介于4纳米和40纳米之间。
前述的半导体制造方法,其中所述的量测标的更包含:位于该第一材料层的一第三特征和位于该第二材料层的一第四特征,其中该第三特征和该第四特征具有一第二预设叠置偏移。
前述的半导体制造方法,其中决定该反射率步骤包含:决定一第一反射率,其中该第一反射率包含被照射的该量测标的的该第一特征和该第二特征的反射率;以及决定一第二反射率,其中该第二反射率包含被照射的该量测标的的该第三特征和该第四特征的反射率。
前述的半导体制造方法,其中计算该叠置偏移步骤包含:决定一预设叠置偏移,其中该预设叠置偏移提供实质为0的一实际叠置偏移。
前述的半导体制造方法,其中该决定该预设叠置偏移的步骤包含:决定提供最大反射率的预设叠置偏移。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体制造的叠置偏移量测系统,至少包含:一照射源,其中该照射源可操作来照射叠置偏移的一量测标的;一检测器,其中该检测器可操作来检测被照射的该量测标的的一反射率;以及一计算单元,其中该计算单元可操作以使用被检测的该反射率来决定一叠置偏移。
前述的叠置偏移量测系统,其中所述的照射源和该检测器是整合在一微影系统中。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种叠置偏移的量测标的,其至少包含:具有一第一预设叠置偏移的一第一特征和一第二特征;以及具有一第二预设叠置偏移的一第三特征和一第四特征,其中该第一预设叠置偏移和该第二预设叠置偏移是不同的。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的量测标的,更至少包含:具有一第三预设叠置偏移的一第五特征和一第六特征。
前述的量测标的,其中所述的第三预设叠置偏移是实质为0。
前述的量测标的,其中所述的第一预设叠置偏移和该第二预设叠置偏移为在相反方向上具有实质相同距离的偏移。
前述的量测标的,其中所述的第一特征和该第三特征是位于一晶圆的一第一材料层上,而该第二特征和该第四特征是位于该晶圆的一第二材料层上。
前述的量测标的,其中所述的量测标的具有足够的尺寸,以使该量测标的可被照射,且可检测出被照射的该量测标的的一反射率。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知,为了达到上述目的,根据本发明的一实施例中,提供一种半导体制造的方法。此方法至少包含:形成包含有第一特征和第二特征的一叠置偏移量测标的,其中第一特征是位于第一材料层,第二特征位于第二材料层,第一特征和第二特征具有第一预设叠置偏移;照射上述的叠置偏移量测标的;决定上述被照射的叠置偏移量测标的的反射率;以及使用上述被决定的反射率来计算第一材料层和第二材料层之间的叠置偏移。
根据本发明的又一实施例中,提供一种半导体制造的叠置偏移的量测系统。此量测系统至少包含:照射源、检测器及计算单元,其中照射源可被操作来照射此叠置偏移量测标的,检测器可被操作来检测前述被照射的叠置偏移量测标的的反射率,计算单元可被操作来使用前述被检测到的反射率以决定叠置偏移。
根据本发明的再一实施例中,提供一种叠置偏移量测标的。此叠置偏移量测标的至少包含具有第一预设叠置偏移的第一特征和第二特征,其中第一预设叠置偏移和第二预设叠置偏移是不同的。此叠置偏移量测标的更至少包含具有第二预设叠置偏移的第三特征和第四特征。
借由上述技术方案,本发明半导体制程的叠置偏移的量测至少具有下列优点:
因此,应用本发明的实施例的优点为:不需复杂的建模;叠置偏移量测标的于晶圆上所占据的空间相当小;不易受晶圆上的材料层的均匀度所影响。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
本发明可由上述的详细说明并辅以所附图示而获得较佳的了解。要强调的是,依照工业标准惯例,各特征并未依照比例绘示。事实上,为清楚说明上述的讨论,各特征尺寸可随意的放大或缩小。
图1a是绘示晶圆的第一材料层上的多数个特征的剖面示意图。
图1b是绘示晶圆的第二材料层上的多数个特征的剖面示意图。
图1c是绘示图1a和图1b中的材料层叠置的实施例的剖面示意图。
图1d是绘示图1a和图1b中的材料层叠置的实施例的剖面示意图。
图1e是绘示图1a和图1b中的材料层叠置的实施例的剖面示意图。
图2a是绘示叠置偏移量测标的的设计的实施例的示意图。
图2b是绘示叠置偏移量测标的的设计的实施例的示意图。
图2c是绘示叠置偏移量测标的的设计的实施例的示意图。
图3是绘示叠置偏移量测系统的实施例的示意图。
图4a是绘示半导体晶圆处理方法的实施例的流程图,其中此方法包含晶圆上的两材料层的叠置偏移的量测。
图4b是绘示使用图4a的方法来决定反射率分布曲线的实施例的图表。
图4c是绘示使用图4a的方法来决定反射率分布曲线的实施例的图表。
100:第一材料层        102a:特征
102b:特征             104:第二材料层
106a:特征             106b:特征
108:晶圆部分          112:晶圆部分
W1:叠置偏移           114:晶圆部分
W2:叠置偏移           202:标的设计
202a:单元             202b:单元
202c:单元             202d:单元
W3:叠置偏移           W4:叠置偏移
204:标的设计          204a:单元
204b:单元             204c:单元
204d:单元             204e:单元
204f:单元             W5:叠置偏移
W6:叠置偏移           206:标的设计
206a:单元             206b:单元
206c:单元             206d:单元
206e:单元             206f:单元
206g:单元             206h:单元
206i:单元             W7:叠置偏移
W8:叠置偏移           300:量测系统
302:平台              304:照射源
306:检测器            308:计算单元
310:晶圆              312:照射光
314:照射光                    400:方法
402:准备包含有叠置偏移量测标的的光罩组
404:制造第一材料层
406:沉积光阻并对第二材料层进行曝光
408:图案化光阻                410:使用照射源照射晶圆
412:检测和量测来自于被照射晶圆的反射率
414:决定制程诱发的叠置偏移
416:计算制程诱发叠置偏移并决定其是否可被接受
418:继续晶圆处理              420:重做晶圆
500:反射率分布曲线            502:线条
504:线条                      506:交叉点
600:反射率分布曲线            602:线条
604:线条                      606:绘示点
具体实施方式
本发明一般是有关于半导体装置的制造,特别是有关于晶圆上多数个材料层的叠置的量测。然而,可理解的是,特定实施例是用以举例教示更广泛的发明概念,而在此技术领域具有通常技术者能够轻易地应用本发明的教示至其他方法或装置。并且,可理解的是,本发明所讨论的方法和装置包含有习知的结构和/或步骤。由于这些习知结构和步骤为此技术领域所习知,故只会以一般程度的细节来讨论。再者,为了方便及举例起见,重复使用参考符号于图示中,然而,此重复并非代表图示中的特征或步骤的任何必要结合。
请参照图1a和图1b,其分别绘示半导体晶圆的第一材料层100和第二材料层104。第一材料层100包含有多数个特征102a和特征102b。第二材料层104包含有多数个特征106a和特征106b。可出现额外的特征于其中;和/或特征102a、特征102b、特征106a和/或特征106b可具有与图示不同的形状因子(Form Factor),例如:各种尺寸的线条、几何形状及/或沟槽。在一实施例中,第一材料层100和第二材料层104的特征具有实质相同的形状因子。特征102a、特征102b、特征106a和特征106b是由用于晶圆处理的光罩组加以定义,并可使用习知技艺所知的半导体制造方法和材料来制作。例如:特征102a、特征102b、特征106a和/或特征106b可由光阻、介电材料、氧化物、金属和/或习知技艺所知的各种其他材料制作而成。特征102a、特征102b、特征106a和/或特征106b可用习知技艺所知的制程加以制造,此些制程包含:电镀、离子植入、包含化学气相沉积的沉积制程、旋转涂布沉积材料、蚀刻制程、化学机械研磨和/或各种其他制程。第一材料层100可先在第二材料层104的前被制造,因此,在晶圆上第二材料层104是被置放在第一材料层100之上。在一实施例中,第一材料层100和第二材料层104可彼此相邻。在一实施例中,可置放一或多个额外的图案化层或非图案化层于第一材料层100和第二材料层104之间。在一实施例中,包含第一材料层100和第二材料层104的晶圆可包含在第一材料层100的前所制造的额外的材料层。在一实施例中,包含第一材料层100和第二材料层104的晶圆可包含在第二材料层104之后制造的多数个材料层。在一实施例中,特征102a、特征102b、特征106a和特征106b可延伸于在各材料层之间。
请参照图1c,图1c是绘示如上述参照图1a的第一材料层100和上述参照图1b的第二材料层104叠置的实施例。晶圆部分108具有叠置在第一材料层100的上的第二材料层104。当第一材料层100的特征102a和特征102b分别与第二材料层104的特征106a和特征106b实质地彼此对准时,晶圆部分108上的第一材料层100和第二材料层104几乎无叠置偏移。在一实施例中,叠置偏移量测标的可包含晶圆部分108。
请参照图1d和图1e,其是绘示如上述参照图1a的第一材料层100和上述参照图1b的第二材料层104叠置的实施例。特别绘示分别具有叠置在第一材料层100上的第二材料层104的晶圆部分112和晶圆部分114。晶圆部分112具有位于第一材料层100上的第二材料层104的叠置偏移W1。晶圆部分114具有位于第一材料层100上的第二材料层104的叠置偏移W2。叠置偏移W1和叠置偏移W2包含第二材料层104与直接对准至第一材料层100的距离。在晶圆部分112的上述实施例中,第二材料层104是往第一材料层100的右方偏移,以下任意认定为一正值的叠置偏移,以说明本发明。在晶圆部分114的上述实施例中,第二材料层104是往第一材料层100的左方偏移,以下任意认定为一负值的叠置偏移,以说明本发明。在一实施例中,叠置偏移W1和叠置偏移W2是制程诱发的叠置偏移。制程诱发的叠置偏移包含由光罩未对准所导致的偏移,例如:在微影制程中,第二材料层104的光罩和包含第一材料层100的晶圆的未对准。光罩的未对准可能是因为例如:操作员的错误、机器故障、有限的机器能力和/或制程变异。在一实施例中,叠置偏移W1和叠置偏移W2是因其本身为预设叠置偏移而产生。预设叠置偏移包含刻意设计且包含于晶圆的光罩组的偏移,例如:从第一材料层特征的对准位置移动至第二材料层特征的偏移。在一实施例中,叠置偏移W1和叠置偏移W2二者是因预设叠置偏移和制程所诱发的叠置偏移而产生。在一实施例中,叠置偏移量测标的包含有晶圆部分112。在一实施例中,叠置偏移量测标的包含有晶圆部分114。
请参照图2a、图2b和图2c,其是分别绘示多数个叠置偏移量测的标的设计202、标的设计204和标的设计206。标的设计202、标的设计204和标的设计206可包含于光罩组中,并与半导体装置同时被制造在晶圆上。标的设计202、标的设计204和标的设计206在制造时被可用为叠置偏移量测标的。叠置偏移量测标的可被使用来量测晶圆上的多数个材料层的叠置偏移,其中此晶圆包含有此叠置偏移量测标的,而此叠置偏移包含有与精确对准间的大致距离。每一个标的设计包含有许多个单元(Cells);标的设计202包含有单元202a、单元202b、单元202c和单元202d;标的设计204包含有单元204a、单元204b、单元204c、单元204d、单元204e和单元204f;以及标的设计206包含有单元206a、单元206b、单元206c、单元206d、单元206e、单元206f、单元206g、单元206h和单元206i。每一个单元包含有多数个特征,并包含有制造在第一材料层上的至少一个特征和制造在第二材料层上的的至少一个特征。此些单元可包含如图1a、图1b、图1c、图1d和/或图1e所示的特征和材料层。标的设计202、标的设计204和标的设计206可被制造于晶圆上主动装置间的切割线内、主动装置的电路内、和/或晶圆的其他位置。在一实施例中,当标的设计的每一单元被制造于晶圆上时,其是由可操作来容许在被照射时可检测到单元的反射率的尺寸所形成。在一实施例中,照射源的点尺寸为1微米,而每一个被制造的单元的尺寸是大于1微米。
虽然已叙述叠置偏移量测标的设计的3个实施例,但仍可能有包含目标尺寸、单元尺寸、预设叠制偏移、和/或单元结构等各种变化的许多其他实施例。在一实施例中,如图2a所示,标的设计202包含有:未具有预设叠置偏移的第一特征和第二特征的单元202a(标示为“0”);邻近于单元202a的具有第一特征和第二特征的单元202b,其第一特征和第二特征具有10纳米的预设叠置偏移(标示为“10”);邻近于单元202b的具有第一特征和第二特征的单元202c,其第一特征和第二特征具有在单元202b偏移的反方向上的10纳米的预设叠置偏移(标示为“-10”);以及邻近于单元202a和单元202c的单元202d,其具有栅栏(Grating)的单元(标示为“Y”)。此栅栏可为垂直于预设叠置偏移的方向(例如:在垂直方向)的栅栏,并被用来决定此方向的叠置偏移(例如:垂直方向的偏移)。在一实施例中,单元202a、单元202b、单元202c和单元202d包含有额外的特征。在一实施例中,包含在标的设计202的单元202a、单元202b、单元202c和单元202d中的特征,包含有前述如图1a、图1b、图1c、图1d和图1e所示的特征102a、特征102b、特征106a和/或特征106b。在一实施例中,在制造时包含有上述参照图1d所示的晶圆部分112和叠置偏移W1的单元202c的设计是约10纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元202c的设计是约10纳米的叠置偏移。在一实施例中,在制造时单元202a的设计是包含有上述参照图1c所示的晶圆部分108。在一实施例中,叠置偏移W3和叠置偏移W4是约4微米。
在一实施例中,如图2b所示,标的设计204包含有:未具有预设叠置偏移的第一特征和第二特征的单元204a(标示为“0”);邻近于单元204a的具有第一特征和第二特征的单元204b,其第一特征和第二特征具有20纳米的预设叠置偏移(标示为“20”);邻近于单元204b的具有第一特征和第二特征的单元204c,其第一特征和第二特征具有40纳米的预设叠置偏移(标示为“40”);邻近于单元204c的具有第一特征和第二特征的单元204d,其第一特征和第二特征具有在单元204c偏移的反方向上的40纳米的预设叠置偏移(标示为“-40”);邻近于单元204b和单元204d的具有第一特征和第二特征的单元204e,其第一特征和第二特征具有在单元204b偏移的反方向上的20纳米的预设叠置偏移(标示为“-20”);以及邻近于单元204a和单元204e的单元204f,其具有栅栏的单元(标示为“Y”)。此栅栏可为定向于预设叠置偏移的垂直方向(例如:在垂直方向)的栅栏,并被用来决定此方向的叠置偏移(例如:垂直方向的偏移)。在一实施例中,包含于标的设计204的单元204a、单元204b、单元204c、单元204d、单元204e和单元204f中的特征,包含有前述如图1a、图1b、图1c、图1d和图1e所示的特征102a、特征102b、特征106a和/或特征106b。在一实施例中,在制造时包含有上述参照第1d图所示的晶圆部分112和叠置偏移W1的单元204b的设计是约20纳米的叠置偏移。在一实施例中,在制造时包含有上述参照第1d图所示的晶圆部分112和叠置偏移W1的单元204c的设计是约40纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元204d的设计是约40纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元204e的设计是约20纳米的叠置偏移。在一实施例中,在制造时单元204a的设计是包含有上述参照图1c所示的晶圆部分108。在一实施例中,叠置偏移W5约12微米且叠置偏移W6是约8微米。
在一实施例中,如图2c所示,标的设计206包含有:未具有预设叠置偏移的第一特征和第二特征的单元206a(标示为“0”);邻近于单元206a的具有第一特征和第二特征的单元206b,其第一特征和第二特征具有10纳米的预设叠置偏移(标示为“10”);邻近于单元206b的具有第一特征和第二特征的单元206c,其第一特征和第二特征具有20纳米的预设叠置偏移(标示为“20”);邻近于单元206c的具有第一特征和第二特征的单元206d,其第一特征和第二特征具有在单元206c偏移的反方向上的20纳米的预设叠置偏移(标示为“-20”);邻近于单元206b和单元206d的具有第一特征和第二特征的单元206e,其第一特征和第二特征具有在单元206b偏移的反方向上的10纳米的预设叠置偏移(标示为“-10”);邻近于单元206a和单元206e的单元206f,其具有栅栏的单元(标示为“Y”);邻近于单元206d的具有第一特征和第二特征的单元206g,其第一特征和第二特征具有5纳米的预设叠置偏移(标示为“5”);邻近于单元206g和单元206e的具有第一特征和第二特征的单元206h,其第一特征和第二特征具有在单元206g偏移的反方向上的40纳米的预设叠置偏移(标示为“-40”);以及邻近于单元206f和单元206h的具有第一特征和第二特征的单元206i,其第一特征和第二特征具有40纳米的预设叠置偏移(标示为“40”)。单元204f的栅栏可为定向于预设叠置偏移的垂直方向(例如:在垂直方向)的栅栏,并被用来决定此方向的叠置偏移(例如:垂直方向的偏移)。在一实施例中,包含在标的设计206的单元206a、单元206b、单元206c、单元206d、单元206e、单元206f、单元206g、单元206h和单元206i中的特征,包含有前述如图1a、图1b、图1c、图1d和图1e所示的特征102a、特征102b、特征106a和/或特征106b。在一实施例中,在制造时包含有上述参照图1d所示的晶圆部分112和叠置偏移W1的单元206b的设计是约10纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1d所示的晶圆部分112和叠置偏移W1的单元206c的设计是约20纳米的叠置偏移。在一实施例中,在制造时包含有上述参照第1d图所示的晶圆部分112和叠置偏移W1的单元206g的设计是约5纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1d所示的晶圆部分112和叠置偏移W1的单元206i的设计是约40纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元206d的设计是约20纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元206e的设计是约10纳米的叠置偏移。在一实施例中,在制造时包含有上述参照图1e所示的晶圆部分114和叠置偏移W2的单元206h的设计是约40纳米的叠置偏移。在一实施例中,在制造时单元206a的设计是包含有上述参照图1c所示的晶圆部分108。在一实施例中,叠置偏移W7和叠置偏移W8是约12微米。
请参照图3,其是绘示一种量测系统300,用以量测晶圆上多数个材料层的叠置偏移。量测系统300包含有照射源304;检测器306;平台302;以及计算单元308。晶圆310是被置放在平台302上。晶圆310可至少包含叠置偏移量测标的,其是由上述参照图2a、图2b和图2c所示的标的设计所制造。在一实施例中,照射源304为一种雷射。照射源304产生照射晶圆310的照射光312。在一实施例中,特别照射晶圆310上的叠置偏移量测标的的每一个单元。在一实施例中,可p极化(P-Polarized)照射光312。在一实施例中,可s极化(S-Polarized)照射光312。在一实施例中,照射光的点尺寸是约1微米。可操作检测器306以量测来自于晶圆310的照射光314的反射率。在一实施例中,照射源304和检测器306可被包含在用于半导体制造的设备中,例如:微影机台。计算单元308接收资讯,如图3(pleaseadd to the error table)虚线所示,此资讯包含来自检测器306所检测到的反射率。可操作计算单元308以接收、传送、处理及/或储存资料。计算单元308可传送资讯至其他半导体制造设备,和/或接收来自其他半导体制造设备的资讯,其中半导体制造设备包含有照射源304。计算单元308可为例如:电脑、嵌入在包含有检测器306的半导体制造设备的软体、和/或嵌入在制程控制机台的软体、和/或软体。
请参照图4a、图4b和图4c,其是绘示一种方法400,用以决定晶圆上的多数个材料层的制程诱发的叠置偏移。虽然方法400可被使用在晶圆上任异数目的相邻及不相邻的材料层的间,在前述的实施例中,其是绘示晶圆上第一材料层和第二材料层的制程诱发的叠置偏移。方法400是开始于步骤402,以准备包含有叠置偏移量测标的的光罩组,其中叠置偏移量测标的具有多数个预设叠置偏移的特征。可使用标的设计来制造叠置偏移量测标的,例如:上述参照图2a、图2b和图2c所示的标的设计202、标的设计204和/或标的设计206。在方法400的实施例中,叠置偏移量测标的包含有第一材料层上的至少一个特征和第二材料层上的至少一个特征,例如:上述参照图1a和图1b所示的的特征102a、特征102b、特征106a和特征106b,且此叠置偏移量测标的被用来决定第一材料层和第二材料层的的制程诱发的叠置偏移。
方法400继续进行包含制造第一材料层的步骤404的半导体制程,第一材料层包含有位于其上的叠置偏移量测标的的特征。
然后,方法400进行至包含步骤406的第二材料层的处理,在步骤406中,沉积光阻并对第二材料层的光罩进行曝光。在一实施例中,此步骤容许于晶圆的第二材料层上制造由光阻所形成的特征,例如:前述参照图1b、图1c、图1d和图1e所示的特征106a和/或特征106b。在其他的实施例中,方法400包含有第二材料层的其他处理步骤,并包含有位于由实质非光阻材料所制造的第二材料层上的特征。接着,方法400进行至步骤408,以图案化光阻。
然后,方法400进行至步骤410,以使用照射源照射晶圆。晶圆可被照射在叠置偏移量测标的的位置上。
在步骤412中,检测和量测来自于被照射晶圆的反射率。可对多重单元的叠置偏移量测标的的每一单元,重复进行此照射和反射率检测的过程,例如:借由上述参照图2a、图2b和图2c所示的标的设计202、标的设计204和/或标的设计206所提供的叠置偏移量测标的。照射过程和反射率的检测可由量测系统来执行,例如:上述参照图3所示的量测系统300,接着,决定反射率分布曲线(Profile)。在一实施例中,反射率亦可用以决定晶圆上的材料层的厚度。可借由量测系统的计算单元来决定反射率分布曲线,例如:上述参照图3所示的量测系统300的计算单元308。
为决定反射率分布曲线,绘制由单元的预设叠置偏移和检测自此单元的反射率所构成的图表。此是针对两方向(例如:如上所标示的正值的叠置偏移和负值的叠置偏移)的预设叠置偏移来绘制。以一对线条密合至绘制点。反射率可能会随着实际的叠置偏移的增加而减少。实际的叠置偏移包含有制程诱发和预设叠置偏移的总合。反射率亦可能会随着约等于任一方向(例如:正值的叠置偏移和负值的叠置偏移)的实际叠置偏移的增加而减少。如此,可密合对称的线条至绘制点。
然后,方法400进行至步骤414,以决定制程诱发的叠置偏移。其中决定多数条线条的交叉,此些线条包含由步骤412所产生的反射率分布曲线。此交叉可标示出产生实质为零的实际叠置偏移的预设叠置偏移。交叉可能位于反射率分布曲线的最高反射率的点上。借由从实际的叠置偏移中减去预设叠置偏移,可决定制程诱发的叠置偏移。
在方法400的实施例中,反射率分布曲线500(图4b所示)是由步骤412所产生。线条502和线条504是密合至叠置偏移量测标的中每一单元的预设叠置偏移和反射率的绘制点。在一实验性的实施例中,例如:反射率分布曲线500,密合的线条502和线条504的R2(关联系数)是约0.99。然后,方法400继续进行至步骤414,以决定线条502和线条504的交叉。以反射率分布曲线500而言,交叉发生在标示为506的点上,其是位于约为0.46的反射率和约为0的预设叠置偏移上。交叉点506是位于产生实质为0的实际叠置偏移的预设叠置偏移上。在此实施例中,晶圆有实质为0的制程诱发偏移。
在生产层级的半导体制程中,典型地,制程诱发的叠置偏移可能不为0,因此,反射率分布曲线的最高反射率的点可能发生在除了0以外的预设叠置偏移上。
在又一实施例中,当线条602和线条604是被密合至反射率对被提供的叠置偏移量测标的的预设叠置偏移的绘制点时,反射率分布曲线600(图4c所示)是由步骤412所产生。在本实施例的方法400的步骤416中,线条602和线条604的交叉点是被决定在预设叠置偏移为+4纳米的处,如绘示点606。绘示点606是绘示在预设叠置偏移为+4纳米处,其中实际叠置偏移约为0。因此,对本实施例而言,晶圆的制程诱发的叠制偏移为约4纳米,方向则为绘示点606的预设叠制偏移的反方向,并任意地将的标示为负方向(例如:第二材料层向第一材料层的左方偏移)。
图4b和图4c所绘示的实施例包含有许多绘制点,用以产生反射率分布曲线。较多数目的预设叠置偏移和其相对应的反射率可允许更精准的叠置偏移的评估。然而,为了减少叠置偏移的量测标的的尺寸,具有较少的预设叠置偏移的叠置偏移量测标的是可行且可能是较佳的。方法400可决定制程诱发的叠置偏移,而不必对呈现在晶圆上的材料层或晶圆本身的厚度或密度的变异具敏感性。在一实施例中,步骤402所提供的叠置偏移的量测标的包含有与位于此叠置偏移的量测标的的其他单元的预设叠置偏移垂直的栅栏,例如:上述参照图2a、图2b和图2c所示的单元202d、单元204f和单元206f。在此实施例中,此栅栏亦被照射并决定其反射率。此栅栏的反射率可用来和反射率曲线做比较,并可决定垂直于(例如:垂直偏移)预设叠置偏移的第一材料层和第二材料层的偏移。
然后,方法400进行至步骤416,以计算制程诱发叠置偏移并决定其是否可被接受以继续处理晶圆。若制程诱发叠置偏移可被接受,则晶圆继续进行至步骤418,以继续晶圆处理(如习知技艺所知)。若制程诱发叠置偏移不被接受,则方法400继续进行至步骤420,以重做晶圆,例如:去除第二材料层的光阻和重新对准第二材料层光罩。然后,方法400继续进行至上述的步骤406。
应该注意的是:方法400可包含未列示但为此领域具有通常知识者所习知的半导体处理所需或所要求的步骤。此外,方法400只是使用发光照射来决定晶圆上的制程诱发叠置偏移的实施例。方法400亦可被调适来提供微影制程和/或半导体制造过程的其他地方的量测,包含有例如:在对材料层光罩曝光前的材料层的对准,和/或完成材料层的制造后量测此材料层的叠置偏移。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (15)

1. 一种半导体制造方法,其特征在于其至少包括以下步骤:
形成叠置偏移的一量测标的,该量测标的包含位于一第一材料层的一第一特征和位于一第二材料层的一第二特征,其中该第一特征和该第二特征具有一第一预设叠置偏移;
照射该量测标的;
决定被照射的该量测标的的一反射率;以及
使用被决定的该反射率来计算该第一材料层和该第二材料层的一叠置偏移。
2. 根据权利要求1所述的半导体制造方法,其特征在于更至少包含:
使用被计算的该叠置偏移来决定是否需重做一晶圆。
3. 根据权利要求1所述的半导体制造方法,其特征在于所述的第一预设叠置偏移是实质介于4纳米和40纳米之间。
4. 根据权利要求1所述的半导体制造方法,其特征在于所述的量测标的更包含:
位于该第一材料层的一第三特征和位于该第二材料层的一第四特征,其中该第三特征和该第四特征具有一第二预设叠置偏移。
5. 根据权利要求4所述的半导体制造方法,其特征在于其中决定该反射率步骤包含:
决定一第一反射率,其中该第一反射率包含被照射的该量测标的的该第一特征和该第二特征的反射率;以及
决定一第二反射率,其中该第二反射率包含被照射的该量测标的的该第三特征和该第四特征的反射率。
6. 根据权利要求1所述的半导体制造方法,其特征在于其中计算该叠置偏移步骤包含:
决定一预设叠置偏移,其中该预设叠置偏移提供实质为0的一实际叠置偏移。
7. 根据权利要求6所述的半导体制造方法,其特征在于其中该决定该预设叠置偏移的步骤包含:
决定提供最大反射率的预设叠置偏移。
8. 一种半导体制造的叠置偏移量测系统,其特征在于至少包含:
一照射源,其中该照射源可操作来照射叠置偏移的一量测标的;
一检测器,其中该检测器可操作来检测被照射的该量测标的的一反射率;以及
一计算单元,其中该计算单元可操作以使用被检测的该反射率来决定一叠置偏移。
9. 根据权利要求8所述的叠置偏移量测系统,其特征在于所述的照射源和该检测器是整合在一微影系统中。
10. 一种叠置偏移的量测标的,其特征在于其至少包含:
具有一第一预设叠置偏移的一第一特征和一第二特征;以及
具有一第二预设叠置偏移的一第三特征和一第四特征,其中该第一预设叠置偏移和该第二预设叠置偏移是不同的。
11. 根据权利要求10所述的量测标的,其特征在于更至少包含:
具有一第三预设叠置偏移的一第五特征和一第六特征。
12. 根据权利要求11所述的量测标的,其特征在于所述的第三预设叠置偏移是实质为0。
13. 根据权利要求10所述的量测标的,其特征在于所述的第一预设叠置偏移和该第二预设叠置偏移为在相反方向上具有实质相同距离的偏移。
14. 根据权利要求10所述的量测标的,其特征在于所述的第一特征和该第三特征是位于一晶圆的一第一材料层上,而该第二特征和该第四特征是位于该晶圆的一第二材料层上。
15. 根据权利要求10所述的量测标的,其特征在于所述的量测标的具有足够的尺寸,以使该量测标的可被照射,且可检测出被照射的该量测标的的一反射率。
CNA2007101376233A 2007-03-14 2007-07-27 半导体制程的叠置偏移的量测 Pending CN101266937A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/686,078 US7858404B2 (en) 2007-03-14 2007-03-14 Measurement of overlay offset in semiconductor processing
US11/686,078 2007-03-14

Publications (1)

Publication Number Publication Date
CN101266937A true CN101266937A (zh) 2008-09-17

Family

ID=39763112

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101376233A Pending CN101266937A (zh) 2007-03-14 2007-07-27 半导体制程的叠置偏移的量测

Country Status (2)

Country Link
US (3) US7858404B2 (zh)
CN (1) CN101266937A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247550A (zh) * 2013-05-07 2013-08-14 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
CN109427749A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 一种半导体装置以及制造半导体器件的方法
CN112530815A (zh) * 2019-09-17 2021-03-19 台湾积体电路制造股份有限公司 半导体装置制造中的移位控制方法
TWI807346B (zh) * 2020-06-22 2023-07-01 日商日立全球先端科技股份有限公司 尺寸計測裝置,半導體製造裝置及半導體裝置製造系統
US11835864B2 (en) 2017-08-31 2023-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2005162A (en) * 2009-07-31 2011-02-02 Asml Netherlands Bv Methods and scatterometers, lithographic systems, and lithographic processing cells.
NL2005459A (en) * 2009-12-08 2011-06-09 Asml Netherlands Bv Inspection method and apparatus, and corresponding lithographic apparatus.
US9188876B2 (en) 2012-02-07 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining overlay error and control system for dynamic control of reticle position
JP6041522B2 (ja) * 2012-04-18 2016-12-07 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体
US10062543B2 (en) * 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
US10983005B2 (en) 2016-12-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Spectroscopic overlay metrology
US10866508B2 (en) * 2018-05-18 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing photomask and semiconductor manufacturing method thereof
US10969697B1 (en) 2019-10-18 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay metrology tool and methods of performing overlay measurements
CN113124751B (zh) * 2019-12-31 2022-07-29 上海微电子装备(集团)股份有限公司 一种散射测量装置及散射测量方法
KR20220077615A (ko) * 2020-12-02 2022-06-09 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710876B1 (en) * 2000-08-14 2004-03-23 Kla-Tencor Technologies Corporation Metrology system using optical phase
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6819426B2 (en) * 2001-02-12 2004-11-16 Therma-Wave, Inc. Overlay alignment metrology using diffraction gratings
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
US6985229B2 (en) * 2002-05-30 2006-01-10 Agere Systems, Inc. Overlay metrology using scatterometry profiling
US7046376B2 (en) * 2002-07-05 2006-05-16 Therma-Wave, Inc. Overlay targets with isolated, critical-dimension features and apparatus to measure overlay
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
US6992764B1 (en) * 2002-09-30 2006-01-31 Nanometrics Incorporated Measuring an alignment target with a single polarization state
JP4529365B2 (ja) * 2003-03-26 2010-08-25 株式会社ニコン 基板検査システムおよび基板検査方法
US6970255B1 (en) * 2003-04-23 2005-11-29 Nanometrics Incorporated Encoder measurement based on layer thickness
US7230704B2 (en) * 2003-06-06 2007-06-12 Tokyo Electron Limited Diffracting, aperiodic targets for overlay metrology and method to detect gross overlay
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
WO2006023612A2 (en) * 2004-08-19 2006-03-02 Zetetic Institute Sub-nanometer overlay, critical dimension, and lithography tool projection optic metrology systems based on measurement of exposure induced changes in photoresist on wafers
US7289214B1 (en) * 2004-11-23 2007-10-30 N&K Technology, Inc. System and method for measuring overlay alignment using diffraction gratings
US20060117293A1 (en) * 2004-11-30 2006-06-01 Nigel Smith Method for designing an overlay mark
TWI269870B (en) * 2004-12-30 2007-01-01 Ind Tech Res Inst Method for deciding structure parameters of a grating
US7808643B2 (en) * 2005-02-25 2010-10-05 Nanometrics Incorporated Determining overlay error using an in-chip overlay target
EP1744217B1 (en) * 2005-07-12 2012-03-14 ASML Netherlands B.V. Method of selecting a grid model for correcting grid deformations in a lithographic apparatus and lithographic assembly using the same
WO2007053545A2 (en) * 2005-10-31 2007-05-10 Williams-Pyro, Inc. Vehicle odometer using on-board diagnostic information
US7561282B1 (en) * 2006-03-27 2009-07-14 Kla-Tencor Technologies Corporation Techniques for determining overlay and critical dimension using a single metrology tool
US7415319B2 (en) * 2006-04-04 2008-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20080018897A1 (en) * 2006-07-20 2008-01-24 Nanometrics Incorporated Methods and apparatuses for assessing overlay error on workpieces
US7642550B2 (en) * 2006-07-25 2010-01-05 Micron Technology, Inc. Multi-layer structures for parameter measurement

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247550A (zh) * 2013-05-07 2013-08-14 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
US20140333325A1 (en) * 2013-05-07 2014-11-13 Shanghai Huali Microelectronics Corporation Test module device and a test method for monitoring the stability of processes
US9275919B2 (en) 2013-05-07 2016-03-01 Shanghai Huali Microelectronics Corporation Test module device and a test method for monitoring the stability of processes
CN103247550B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
CN109427749B (zh) * 2017-08-31 2021-02-09 台湾积体电路制造股份有限公司 一种半导体装置以及制造半导体器件的方法
US10915017B2 (en) 2017-08-31 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
CN109427749A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 一种半导体装置以及制造半导体器件的方法
US11448975B2 (en) 2017-08-31 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US11835864B2 (en) 2017-08-31 2023-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US12055860B2 (en) 2017-08-31 2024-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
CN112530815A (zh) * 2019-09-17 2021-03-19 台湾积体电路制造股份有限公司 半导体装置制造中的移位控制方法
TWI742485B (zh) * 2019-09-17 2021-10-11 台灣積體電路製造股份有限公司 半導體裝置製造中的移位控制方法
US11183482B2 (en) 2019-09-17 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Shift control method in manufacture of semiconductor device
TWI807346B (zh) * 2020-06-22 2023-07-01 日商日立全球先端科技股份有限公司 尺寸計測裝置,半導體製造裝置及半導體裝置製造系統

Also Published As

Publication number Publication date
US20080227228A1 (en) 2008-09-18
US7858404B2 (en) 2010-12-28
US8179536B2 (en) 2012-05-15
US20110131007A1 (en) 2011-06-02
USRE45943E1 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
CN101266937A (zh) 半导体制程的叠置偏移的量测
EP3005412B1 (en) Systems and methods for automatically verifying correct die removal from film frames
CN101459095B (zh) 晶圆在线检测方法及在线检测装置
US20110051150A1 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
CN102024458B (zh) 带电路的悬挂基板集合体片及其制造方法
JP5923172B2 (ja) 板ガラスの検査ユニット及び製造設備
JP2008128651A (ja) パターン位置合わせ方法、パターン検査装置及びパターン検査システム
CN104979330B (zh) 具有偏移量测量标记的多层结构及其偏移量的测量方法
TW201816873A (zh) 加工裝置
KR20080003719A (ko) 결함 검사 장치 및 결함 검사 방법
CN112729133B (zh) 一种基于探测光栅衍射强度测量薄膜厚度的方法及装置
JP4090986B2 (ja) 線幅測定方法,基板の処理方法及び基板の処理装置
WO2015029847A1 (ja) ガラス基板生産管理システム及びガラス基板生産管理方法
US7916295B2 (en) Alignment mark and method of getting position reference for wafer
US9766559B2 (en) Edge-dominant alignment method in exposure scanner system
TW200919611A (en) Wafer inspection apparatus and method for reclaiming a wafer
KR20120035484A (ko) 기판불량 검사방법
US7763414B2 (en) Pseudo low volume reticle (PLVR) design for ASIC manufacturing
JP5061719B2 (ja) 基板検査装置及び方法
US20130106000A1 (en) Alignment accuracy mark
KR20090100074A (ko) 반도체 소자 및 그 형성 방법
KR20180050915A (ko) 인라인 코팅필름의 핀홀 자동화 표시 시스템 및 방법
KR102691923B1 (ko) 기판 검사 장치 및 기판 검사 방법
KR20030000990A (ko) 반도체 기판의 오버레이 측정방법
US7006200B2 (en) Substrate exposure system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080917