CN109427749A - 一种半导体装置以及制造半导体器件的方法 - Google Patents

一种半导体装置以及制造半导体器件的方法 Download PDF

Info

Publication number
CN109427749A
CN109427749A CN201811003057.1A CN201811003057A CN109427749A CN 109427749 A CN109427749 A CN 109427749A CN 201811003057 A CN201811003057 A CN 201811003057A CN 109427749 A CN109427749 A CN 109427749A
Authority
CN
China
Prior art keywords
component
overlay marks
grating
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811003057.1A
Other languages
English (en)
Other versions
CN109427749B (zh
Inventor
李雨青
黄得智
方玉标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427749A publication Critical patent/CN109427749A/zh
Application granted granted Critical
Publication of CN109427749B publication Critical patent/CN109427749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

覆盖标记包括第一、第二、第三和第四组件。第一组件位于第一覆盖标记的第一区域中，并且包括在第一方向上延伸的多个光栅。第二组件位于第一覆盖标记的第二区域中，并且包括在第一方向上延伸的多个光栅。第三组件位于第一覆盖标记的第三区域中，并且包括在与第一方向不同的第二方向上延伸的多个光栅。第四组件位于第一覆盖标记的第四区域中，并且包括在第二方向上延伸的多个光栅。第一区域与第二区域对准。第三区域与第四区域对准。本发明实施例涉及一种半导体装置以及制造半导体器件的方法。

Description

一种半导体装置以及制造半导体器件的方法
技术领域
本发明实施例涉及一种半导体装置以及制造半导体器件的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都比上一代IC具有更小且更复杂的电路。然而，这些进步已经增大了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。在集成电路演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，使用制造工艺可产生的最小组件(或线))已经减小。
已经使用覆盖标记来测量IC的各个层之间的覆盖或对准。然而，传统的覆盖标记仍具有缺点。例如，传统的覆盖标记的测量精度可能受到覆盖标记的位置的影响，诸如围绕覆盖标记的IC部件的图案密度。又例如，虽然传统的覆盖标记可以用于测量覆盖，但是它们还不能确定焦点或临界尺寸(CD)信息。因此，虽然现有的覆盖标记对于它们的预期目的通常已经足够，但是它们不是在每个方面都已完全令人满意。
发明内容
根据本发明的一些实施例，提供了一种半导体装置，包括：第一覆盖标记，包括：第一组件，位于所述第一覆盖标记的第一区域中，其中，所述第一组件包括在第一方向上延伸的多个光栅；第二组件，位于所述第一覆盖标记的第二区域中，其中，所述第二组件包括在所述第一方向上延伸的多个光栅；第三组件，位于所述第一覆盖标记的第三区域中，其中，所述第三组件包括在与所述第一方向不同的第二方向上延伸的多个光栅；以及第四组件，位于所述第一覆盖标记的第四区域中，其中，所述第四组件包括在所述第二方向上延伸的多个光栅；其中：所述第一区域与所述第二区域对准；以及所述第三区域与所述第四区域对准。
根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，包括：在晶圆上图案化覆盖标记，其中，所述覆盖标记包括：多个第一光栅，设置在所述覆盖标记的第一层中；多个第二光栅，设置在所述覆盖标记的第二层中，其中，所述第一层和所述第二层中的一个包括上层，并且所述第一层和所述第二层中的另一个包括设置在所述上层之下的下层；以及多个子图案，设置在所述第一层中，但不设置在所述第二层中，其中，所述第一光栅的每个的尺寸至少比所述子图案的每个大一个数量级；以及使用所述覆盖标记实施一个或多个半导体制造工艺。
根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，包括：通过覆盖标记测量衍射光强度，其中，所述覆盖标记包括上层和相对于所述上层偏移的下层；基于测量的衍射光强度，确定与所述覆盖标记相关的不对称信息；基于确定的不对称信息，计算与所述覆盖标记相关的覆盖；以及实施以下的至少一个：基于计算的覆盖，提取曝光工艺的焦点信息；或基于所述衍射光强度，提取与晶圆相关的临界尺寸信息。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本发明的一些实施例构建的光刻系统的示意图。
图2是根据本发明的一些实施例构建的EUV掩模的截面图。
图3示出了根据本发明的一些实施例的覆盖标记100的简化局部截面图。
图4A和图4B示出了根据本发明的一些实施例的上层130A和下层130B的叠加的简化局部截面图。
图5示出了根据本发明的一些实施例的晶圆上的覆盖标记的实施例的顶视图。
图6A是根据本发明的一些实施例的晶圆的部分的简化顶视图。
图6B是根据本发明的一些实施例的垂直定向的测试线的简化顶视图。
图6C是根据本发明一些实施例的水平定向的测试线的简化顶视图。
图7A至图7B的每个均示出了覆盖标记的多个光栅的截面轮廓。
图8至图10示出了根据本发明的一些实施例的晶圆上的覆盖标记的实施例的顶视图。
图11示出了根据本发明的一些实施例的在主图案周围布置为M×N阵列的多个覆盖标记。
图12示出了根据本发明的一些实施例的覆盖标记的组件的上层和下层的顶视图。
图13示出了根据本发明的一些实施例的覆盖标记的组件的上层和下层的顶视图。
图14示出了根据本发明的一些实施例的覆盖标记的顶视图。
图15A示出了根据本发明的一些实施例的覆盖标记的FR区域的上层和下层的局部顶视图。
图15B示出了根据本发明的一些实施例的覆盖标记的FL区域的上层和下层的局部顶视图。
图16示出了根据本发明的一些实施例的分别对应于具有子图案的覆盖标记和不具有子图案的覆盖标记的不同曲线图。
图17A至图17B是根据本发明的一些实施例的具有子图案的覆盖标记的部分的局部顶视图。
图18A至图18E示出了根据本发明的一些实施例的位于覆盖标记中的子图案的若干示例性实施例的顶视图。
图19示出了根据本发明的一些实施例的临界尺寸(CD)与焦点的曲线图。
图20A至图20B分别示出了根据本发明的一些实施例的组合标记700和复合标记701。
图21A、图21B和图21C示出了根据本发明的一些实施例的覆盖标记的顶视图。
图22示出了根据本发明的一些实施例的表示衍射光强度和CD之间的相关性的曲线图。
图23至图26是根据本发明的一些实施例的示出与覆盖标记相关的工艺流程的流程图。
图27至图32示出了根据本发明的实施例的处于各个制造阶段的器件的截面侧视图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
为了确保制造的半导体器件中的各个层之间的精确对准(也称为覆盖)，使用覆盖标记(其与在光刻期间将掩模与工具台对准使用的对准标记不同)来测量层之间的对准。然而，传统的覆盖标记可能具有缺点。例如，传统的覆盖标记可能易于受到噪声的不利影响。又例如，传统的覆盖标记可能不能提取焦点或临界尺寸信息。
为了克服以上讨论的问题，本发明提供了覆盖标记的实施例，该覆盖标记可以减少噪声并且也能够提取焦点和临界尺寸信息。以下将参照图1至图24更详细地讨论本发明的各个方面。首先，以下将参照图1和图2讨论EUV光刻系统，作为其中可以使用本发明的覆盖标记的示例性光刻环境，但是应该理解，本文讨论的覆盖标记也可以用于其他类型的非EUV光刻环境。下一步，参照图3至图24讨论根据本发明的实施例的覆盖标记的细节。
图1是根据一些实施例构建的EUV光刻系统10的示意图。EUV光刻系统10通常也可以称为扫描仪，其被配置为利用相应的辐射源和曝光模式实施光刻曝光工艺。EUV光刻系统10设计为通过EUV光或EUV辐射曝光光刻胶层。光刻胶层是对EUV光敏感的材料。EUV光刻系统10采用辐射源12产生EUV光，诸如具有在约1nm和约100nm之间的范围内的波长的EUV光。在一个特定实例中，辐射源12产生波长集中在约13.5nm处的EUV光。因此，辐射源12也称为EUV辐射源12。
光刻系统10也采用照明器14。在各个实施例中，照明器14包括各个折射光学组件，诸如单透镜或具有多个透镜(波带片)的透镜系统，或可选地反射光学器件(用于EUV光刻系统)，诸如单反射镜或具有多个反射镜的反射镜系统以将光从辐射源12导向至掩模台16，特别地将光从辐射源12导向至固定在掩模台16上的掩模18。在辐射源12产生在EUV波长范围内的光的本实施例中，照明器14采用反射光学器件。在一些实施例中，照明器14包括偶极子照明组件。
在一些实施例中，可操作照明器14以配置反射镜以向掩模18提供适当的照明。在一个实例中，照明器14的反射镜是可切换的以将EUV光反射到不同的照明位置。在一些实施例中，照明器14之前的工作台可以额外地包括其他可切换的反射镜，它们可控制为利用照明器14的反射镜将EUV光导向至不同照明位置。在一些实施例中，照明器14被配置为向掩模18提供同轴照明(ONI)。在实例中，采用部分相干性σ至多为0.3的盘形照明器14。在一些其他实施例中，照明器14被配置为向掩模18提供离轴照明(OAI)。在实例中，照明器14为偶极子照明器。在一些实施例中，偶极子照明器具有至多为0.3的部分相干性σ。
光刻系统10也包括被配置为固定掩模18的掩模台16。在一些实施例中，掩模台16包括静电卡盘(e-卡盘)以固定掩模18。这是因为气体分子吸收EUV光，并且用于EUV光刻图案化的光刻系统保持在真空环境中以避免EUV强度损失。在本发明中，术语掩模、光掩模和中间掩模可交换使用以指示相同物品。
在本实施例中，光刻系统10为EUV光刻系统，并且掩模18是反射掩模。为了说明的目的，提供了掩模18的一个示例性结构。掩模18包括具有合适材料的衬底，合适材料诸如低热膨胀材料(LTEM)或熔融石英。在各个实例中，LTEM包括TiO2掺杂的SiO2，或具有低热膨胀性的其他合适的材料。在一些实施例中，LTEM包含5％至20％重量的TiO2，并且具有低于约1.0×10-6/℃的热膨胀系数。例如，在一些实施例中，LTEM的TiO2掺杂的SiO2材料具有使得对于每1摄氏度的温度变化它的变化均小于十亿分之60的热膨胀系数。当然，也可以使用具有等于或小于TiO2掺杂的SiO2的热膨胀系数的其他合适的材料。
掩模18也包括沉积在衬底上的反射ML。ML包括多个膜对，诸如钼-硅(Mo/Si)膜对(例如，在每个膜对中钼层位于硅层之上或之下)。可选地，ML可以包括钼-铍(Mo/Be)膜对，或可配置以高度反射EUV光的其他合适的材料。
掩模18还可以包括设置在ML上的诸如钌(Ru)的覆盖层以用于保护。掩模18还包括沉积在ML上方的吸收层。图案化吸收层以限定集成电路(IC)的层。可选地，可以在ML上方沉积另一反射层并且图案化另一反射层以限定集成电路的层，从而形成EUV相移掩模。
光刻系统10也包括投影光学模块(或投影光学盒(POB)20)以用于将掩模18的图案成像在靶标26上，靶标26固定在光刻系统10的衬底台28上。在各个实施例中，POB 20具有折射光学器件(诸如用于UV光刻系统)或可选地反射光学器件(诸如用于EUV光刻系统)。通过POB 20收集从掩模18射出的光，从掩模18射出的光被衍射成不同的衍射级并且携带限定在掩模上的图案的图像。POB 20可以包括小于1的放大率(从而位于标靶(诸如以下讨论的标靶26)上的“图像”的尺寸小于掩模上相应“物体”的尺寸)。照明器14和POB 20统称为光刻系统10的光学模块。
光刻系统10也包括光瞳相位调制器22以调制从掩模18射出的光的光学相位，使得光在投影光瞳面24上具有相位分布。在光学模块中，存在具有对应于物体(在本例中的掩模18)的傅立叶变换的场分布的平面。该平面称为投影光瞳面。光瞳相位调制器22提供调制投影光瞳面24上光的光学相位的机构。在一些实施例中，光瞳相位调制器22包括调整POB 20的反射镜的机构以用于相位调制。例如，POB 20的反射镜为可切换的并且被控制为反射EUV光，从而通过POB 20调制光的相位。
在一些实施例中，光瞳相位调制器22利用放置在投影光瞳面上的光瞳滤波器。光瞳滤波器过滤掉来自掩模108的EUV光的特定空间频率分量。具体地，光瞳滤波器是用于调制导向穿过POB 20的光的相位分布的相位光瞳滤波器。然而，由于所有材料均吸收EUV光，在一些光刻系统(诸如EUV光刻系统)中利用相位光瞳滤波器受到限制。
如上所述，光刻系统10也包括衬底台28以固定将被图案化的标靶26(诸如半导体衬底)。在本实施例中，半导体衬底为诸如硅晶圆或其他类型的晶圆的半导体晶圆。在本实施例中，利用对诸如EUV光的辐射束敏感的光刻胶层涂覆标靶26。将包括上述那些的各个组件集成在一起并且可操作各个组件以实施光刻曝光工艺。光刻系统10还可以包括其他模块或可以与其他模块集成(或连接)。
根据一些实施例进一步描述掩模18及其制造方法。在一些实施例中，掩模制造工艺包括两个操作：空白掩模制造工艺和掩模图案化工艺。在空白掩模制造工艺期间，通过在合适的衬底上沉积合适的层(例如，多个反射层)来形成空白掩模。然后，在掩模图案化工艺期间图案化空白掩模以实现期望的集成电路(IC)的层的设计。然后，图案化的掩模用于将电路图案(例如，IC的层的设计)转印至半导体晶圆。可以通过各个光刻工艺将图案反复转印至多个晶圆上。掩模组用于构建完整的IC。
在各个实施例中，掩模18包括诸如二元强度掩模(BIM)和相移掩模(PSM)的合适的结构。示例性BIM包括吸收区域(也被称为不透明区域)和反射区域，图案化该吸收区域和反射区域以限定将转印至靶标的IC图案。在不透明区域中，存在吸收剂，并且入射光几乎被吸收剂完全吸收。在反射区域中，去除吸收剂并且入射光由多层(ML)衍射。PSM可以是衰减式PSM(AttPSM)或交替式PSM(AltPSM)。示例性PSM包括根据IC图案图案化的第一反射层(诸如反射ML)和第二反射层。在一些实例中，AttPSM通常具有来自它的吸收剂的2％至15％的反射率，而AltPSM通常具有来自它的吸收剂的大于50％的反射率。
在图2中示出了掩模18的一个实例。示出的实施例中的掩模18为EUV掩模，并且包括由LTEM制成的衬底30。LTEM材料可以包括TiO2掺杂的SiO2和/或本领域已知的其他低热膨胀材料。在一些实施例中，导电层32额外地设置在LTEM衬底30的背侧下方以用于静电卡盘的目的。在一个实例中，导电层32包括氮化铬(CrN)。在其他实施例中，诸如含钽材料的其他合适的组成是可能的。
EUV掩模18包括设置在LTEM衬底30上方的多层反射(ML)结构34。可以选择ML结构34使得它对选择的辐射类型/波长提供高反射率。ML结构34包括诸如Mo/Si膜对(例如，在每个膜对中钼层位于硅层之上或之下)的多个膜对。可选地，ML结构34可以包括Mo/Be膜对，或在EUV波长处具有高度反射的折射率差的任何材料。
仍参照图2，EUV掩模18也包括设置在ML结构34上方以防止ML氧化的覆盖层36。在一个实施例中，覆盖层36包括厚度在从约4nm至约7nm的范围内的硅。EUV掩模18还可以包括设置在覆盖层36之上以在吸收层的图案化或修复工艺中用作蚀刻停止层的缓冲层38，这将在之后描述。缓冲层38具有与在其上方设置的吸收层不同的蚀刻特性。在各个实例中，缓冲层38包括钌(Ru)，诸如RuB、RuSi的Ru化合物、铬(Cr)、氧化铬和氮化铬。
EUV掩模18也包括形成在缓冲层38上方的吸收层40(还称为吸附层)。在一些实施例中，吸收层40吸收导向至掩模的EUV辐射。在各个实施例中，吸收层可以由氮化钽硼(TaBN)、氧化钽硼(TaBO)或铬(Cr)、镭(Ra)或以下材料中的一种或多种的合适的氧化物或氮化物(或合金)：锕、镭、碲、锌、铜和铝制成。
以上在图1至图2中讨论的EUV光刻系统仅仅是可以使用覆盖标记的示例性光刻系统。然而，本发明的覆盖标记也可以用于其他类型的光刻系统。现在将在以下更详细地讨论本发明的覆盖标记。
图3示出了覆盖标记100的简化局部截面侧视图。覆盖标记100包括上层100A和下层100B。在一些实施例中，上层100A包括图案化的光刻胶层，并且下层100B包括位于晶圆上的图案化的材料层。在其他实施例中，上层100A和下层100B可以包括位于晶圆上的不同图案化层。应该理解，可以使用一个光掩模图案化上层100A，并且可以使用不同的光掩模图案化下层100B。
上层100A和下层100B的每个均包括多个图案化组件，也称为光栅。例如，上层100A包括多个光栅110A，并且下层100B包括多个光栅110B。光栅110A和110B是在特定方向上延伸的细长部件，例如在与截取的图3的截面图的截面正交的方向上。在一些实施例中，光栅110A周期性地分布，和/或光栅110B周期性地分布。换句话说，光栅110A以恒定间隔彼此分隔开，并且光栅110B以恒定间隔彼此分隔开。
可以通过光衍射测量上层100A和下层100B之间的覆盖。例如，响应于投射到覆盖标记100上的入射光，可以产生不同级别的衍射光。在图3中，0级衍射光示出为I0，+1级衍射光示出为I+1，-1级衍射光示出为I-1。可以通过光学测量工具测量各个级别的衍射光的强度。在一些实施例中，光学测量工具包括散射测量机。在一些其他实施例中，光学测量工具包括衍射测量机。应该理解，在一些实施例中，光学测量工具也可以被配置为产生入射光。基于测量的I+1和I-1数据，与覆盖标记100相关的不对称信息(As)可以被定义为As＝I+1-I-1。
不对称信息用于确定覆盖。例如，如果I-1大于I+1，则可以表明上层100A和下层100B之间未对准，其中，上层100A与下层100B相比“向左偏移”。如果I+1大于I-1，则可以表明上层100A和下层100B之间未对准，其中，上层100A与下层100B相比“向右偏移”。如果I+1等于I-1，则它可以代表上层100A和下层100B之间基本对准。如果确定覆盖不满足规范，则然后可以去除上层100A(例如，经由光刻胶剥离或灰化处理)，并且可以使用调整的参数(例如，光掩模的位置)形成或限定新的上层。例如，新的上层可以仍包括由光掩模图案化的光刻胶。由于调整的参数，新的上层应与下层100B具有更好的覆盖。
现在参照图4A至图4B，图4A至图4B示出了上层130A和下层130B的叠加的简化局部截面图。上层130A和下层130B可以是光掩模上的覆盖标记的两个不同层。上层130A和下层130B分别包括多个光栅140A和140B。可以在上层130A和下层130B之间引入已知偏差。例如，图4A示出了上层130A和下层130B之间的已知偏差-d。换句话说，上层130A中的光栅140A可以相对于下层130B中的光栅140B“向左偏移”。另一方面，图4B示出了上层130A和下层130B之间的已知偏差+d。换句话说，上层130A中的光栅140A可以相对于下层130B中的光栅140B“向右偏移”。已知偏差+d或-d可以有意地配置或实现为光掩模的设计的一部分。
在制造晶圆时，上层和下层之间的实际总偏移包括已知偏差(+d或-d)，以及覆盖(overlay)(在本文中表示为OV或OVL)。覆盖是指在晶圆制造期间上层和下层之间的未对准，这是不期望的并且应该最小化。不对称性是偏差的函数，并且因此它是覆盖的函数，例如表示为如下：As＝K*(OV+d)，其中，As代表不对称性，K代表线性函数的斜率(不对称性和偏移的函数)，OV代表覆盖，并且d代表已知偏差。在该等式中，可以测量As(例如，通过测量以上参照图3讨论的光的衍射)，并且d是已知的。因此，K和OV是可以用两个方程计算的两个变量。例如，在以下两个等式中，As+d和As-d是两种不同的不对称计算，一种用覆盖标记进行，其中，上层和下层具有+d偏差，并且另一种用覆盖标记进行，其中，上层和下层具有-d偏差。一旦计算出不对称信息As+d和As-d，则也可以计算覆盖OV和K。
现在参照图5，图5示出了晶圆上的覆盖标记200A的实施例的顶视图。覆盖标记200A可以包括多个组件或部分，例如，如图5所示的四个不同的组件210至211和220至221。组件210至211例如在Y方向上彼此对准，并且组件220至221例如在Y方向上彼此对准。
组件210至211的每个均包括在Y方向上延伸的多个光栅(例如，诸如光栅230)，并且组件220至221的每个均包括在垂直于Y方向的X方向上延伸的多个光栅(例如，诸如光栅231)。组件210至211和220至221的每个也包括上层和下层，与图3所示的上层100A和下层100B类似。在覆盖标记200A的组件210至211和220至221的每个中，光栅位于上层和下层中。
在组件210至211和220至221的每个中引入已知偏差。对于组件210，在X方向上引入已知偏差+d，即，其上层中的光栅与其下层中的光栅在X方向上偏移+d。对于组件211，在X方向上引入已知偏差-d，即，其上层中的光栅与其下层中的光栅在X方向上偏移-d。对于组件220，在Y方向上引入已知偏差-d，即，其上层中的光栅与其下层中的光栅在Y方向上偏移-d。对于组件221，在Y方向上引入已知偏差+d，即，其上层中的光栅与其下层中的光栅在Y方向上偏移+d。组件210至211可以用于在X方向上获得两个不对称测量值(例如，As+d和As-d)，以能够确定X方向上的覆盖。组件220至221可以用于在Y方向上获得两个不对称测量值(例如，As-d和As+d)，以能够确定Y方向上的覆盖。
根据本发明的各个方面，覆盖标记200A的区域240位于比覆盖标记200A的区域250具有更低图案密度的区域中。在一些实施例中，更低的图案密度区域可以包括IC的边缘或测试线的边缘。例如，现在参照图6A、图6B和图6C，图6A、图6B和图6C示出了可能存在不同图案密度的一些示例性情况。更详细地，图6A是晶圆270的部分(例如，晶圆上的IC芯片)的简化顶视图，图6B是垂直定向(在Y方向上定向)的测试线271的简化顶视图，并且图6C是水平定向(在X方向上定向)的测试线272的简化顶视图。对于图6A中的晶圆270的部分，其边缘区域(诸如边缘区域280至281)可以具有比晶圆270的剩余部分更低的图案密度。类似地，对于测试线271至272，它们的边缘区域(诸如边缘区域282和283)也可以具有比测试线的剩余部分更低的图案密度。
图案密度的差异可以导致图案化部件的不同轮廓，诸如覆盖标记中的光栅。图7A至图7B示出了由于图案密度差异导致的不同光栅轮廓的实例。更详细地，图7A示出了覆盖标记的多个光栅300至303的截面轮廓，并且图7B示出了覆盖标记的多个光栅310至313的截面轮廓。光栅300至303和310至313可以是以上参照图5讨论的光栅230或231的实施例。光栅300至303和310至313在此处示为“沟槽”，但是应该理解它们在其他实施例中可以是“岛”。
在图7A中，光栅300至303所在的晶圆(或测试线)的区域可以具有相对类似的图案密度。因此，例如，相对于光栅300至303的形状、宽度或高度而言，光栅300至303都具有类似的截面侧视轮廓。相比之下，在图7B中，光栅310至313所在的晶圆(或测试线)的区域可以具有不同的图案密度。例如，光栅310所在的晶圆(或测试线)的区域可以具有比光栅311至313所在的晶圆(或测试线)的区域更低的图案密度。当光栅310靠近晶圆或测试线的边缘时，诸如在图6A至图6C中的区域280至283中，这可能发生。因此，光栅310的截面侧视轮廓与光栅311至313的截面侧视轮廓不同。这些差异中的一些可能涉及光栅的形状(例如，更多或更少的梯形)，或宽度和/或高度的差异。光栅311至313的差异(由于图案密度差异)可能导致不期望的噪声，这可能不利地影响覆盖测量精度。
返回参照图5，为了抑制或最小化以上讨论的该噪声(由图案密度的差异引起)的影响，本发明以新型配置具体地布置覆盖标记200A的组件210至211和220至221。例如，由于区域240具有比区域250更低的图案密度，因此覆盖标记200A布置为使得组件210至211的每个均具有位于区域240中的边界(例如，左边界)，其中，这些边界彼此对准。换句话说，组件210至211分别布置在图5中的覆盖标记200A的“左上”和“左下”角中，并且组件220至221分别布置在图5中的覆盖标记200A的“右上”和“右下”角中。注意，组件210至211的每个均具有在Y方向上延伸定向的光栅，其中，在X方向上分别具有已知偏差+d和-d，而组件220至221的每个均具有在X方向上延伸定向的光栅，其中，在Y方向上具有已知偏差+d和-d。
图5所示的组件210至211和220至221的配置使得以上讨论的噪声最小化。由于组件210至211的每个均具有位于具有较低图案密度的区域240中的光栅(例如，最左边的光栅)，因此组件210至211的每个均将具有在其中的类似位置具有变形的截面轮廓的光栅(与组件210至211的剩余部分中的光栅相比)。因此，组件210至211仍将具有彼此类似的截面轮廓，因为它们每个均具有一个或多个光栅，这些光栅由于位于低图案密度区域而变形。如上所述，可以使用覆盖标记200A的组件210至211来计算X方向上的覆盖。在那种情况下，可以消除由于低图案密度区域240中的变形光栅而产生的噪声，因为组件210和211的每个均在其中的相同或类似的位置具有变形光栅。因此，覆盖标记200A可以实现比传统覆盖标记更好的覆盖测量精度。
图8至图10示出了覆盖标记的其他实施例的顶视图，其分别在晶圆上示出为覆盖标记200B、200C和200D。覆盖标记200B、200C和200D的这些实施例在一些方面与图5所示的覆盖标记200A的实施例类似。因此，出于一致性和清楚的原因，相同的元件将在图5和图8至图10中标记相同。例如，覆盖标记200A、200B、200C和200D的每个均包括具有在Y方向上延伸但在X方向上分别具有+d和-d偏差的光栅的组件210至211。覆盖标记200A、200B、200C和200D的每个也包括具有在X方向上延伸，但在Y方向上分别具有+d和-d偏差的光栅的组件220至221。此外，参考标号240也用于表示具有低图案密度的区域(例如，与区域250相比)，并且参考标号250也用于表示具有高图案密度的区域(例如，与区域240相比)。
在图8所示的实施例中，组件221在覆盖标记200B的“左上”角中实现，组件220在覆盖标记200B的“左下”角中实现，组件211在覆盖标记200B的“右上”角中实现，并且组件210在覆盖标记200B的“右下”角中实现。因此，组件210至211在Y方向上对准，并且组件220至221在Y方向上对准。
虽然组件210至211和220至221的位置与覆盖标记200A相比不同，但是覆盖标记200A和200B都实现了两个组件在Y方向上彼此相邻(诸如组件210-211彼此相邻，或组件220-221彼此相邻)，其中，相邻定位的组件每个均具有在相同方向上延伸的光栅，相同方向可以是X方向(例如，组件220-221)或Y方向(例如，组件210-211)。
在图9所示的实施例中，组件211在覆盖标记200C的“左上”角中实现，组件221在覆盖标记200C的“左下”角中实现，组件210在覆盖标记200C的“右上”角中实现，并且组件220在覆盖标记200C的“右下”角中实现。因此，组件210至211在X方向上对准，并且组件220至221在X方向上对准。
与覆盖标记200A和200B的不同之处也在于覆盖标记200C的低图案密度区域240和高图案密度区域250的位置。如图9所示，组件210至211的最顶(在Y方向上)边界位于低图案密度区域240中，并且组件210至211的最底(在Y方向上)边界(分别与组件221至220共享的边界)位于图案密度区域250(其不具有低图案密度)中。例如，区域240可以位于IC芯片的边缘处或附近，或位于测试线的边缘处或附近。由于图9所示的特定配置，由低图案密度区域240引入的噪声类似地影响组件210至211，并且因此当完成覆盖计算时可以消除噪声。
在图10所示的实施例中，组件221在覆盖标记200D的“左上”角中实现，组件211在覆盖标记200D的“左下”角中实现，组件220在覆盖标记200D的“右上”角中实现，并且组件210在覆盖标记200D的“右下”角中实现。因此，组件210至211在X方向上对准，并且组件220至221在X方向上对准。
区域240至250的位置与图9中的类似。注意，覆盖标记200C和200D都实现两个组件在X方向上彼此相邻(诸如组件210-211彼此相邻，或组件220-221彼此相邻)，其中，相邻定位的组件的每个均具有在相同方向上延伸的光栅，相同方向可以是X方向(例如，组件220-221)或在Y方向(例如，组件210-211)。
应该理解，覆盖标记的其他实施例也是可能的。例如，在可选实施例中，覆盖标记可以与200A的覆盖标记类似地布置，但是交换组件220和221的位置。又例如，在可选实施例中，覆盖标记可以与200A的覆盖标记类似地布置，但是交换组件210和211的位置。无论具体实施例如何，本发明的覆盖标记可以实现更好的覆盖测量性能，因为以上讨论的布置允许消除或显著减少由图案密度差异引起的噪声。
现在参照图11，根据本发明的各个方面，多个覆盖标记400可以在晶圆上的主图案405周围布置为M×N阵列。M代表阵列中的行数，并且N代表阵列中的列数。在一些实施例中，主图案405可以是IC的部分，其包括对应于有源区域、源极/漏极、互连元件等的图案。主图案405可以包括具有差的图案密度均匀性的区域，例如，具有比其他区域更大的图案密度的区域。主图案405也可以包括不良CD均匀性的区域，例如，具有更大的CD差异的区域。
覆盖标记400的M×N阵列可以包括多个覆盖标记，诸如图11中示出的八个覆盖标记400A至400H。这些覆盖标记400A至400H的至少一些可以包括与以上讨论的类似的组件410至411和/或420至421的多个组件。例如，覆盖标记400A、400B、400C和400D设置在主图案405的4个不同侧(例如，顶部、底部、左侧和右侧)上。覆盖标记400A至400D的每个均包括与以上讨论的组件210类似的组件410、与以上讨论的组件211类似的组件411、与以上讨论的组件220类似的组件420以及与以上与讨论的组件221类似的组件421。例如，这些组件410至411和420至421的每个均可以包括上层和下层，其中，在上层和下层之间存在+d偏差或-d偏差。再者，在一些实施例中，上层可以包括图案化的光刻胶层，而下层可以包括位于衬底上的图案化的材料层。在其他实施例中，上层和下层可以包括位于衬底上的不同图案化层。与组件210至211和220至221类似，组件410至411被配置为测量X方向覆盖，并且组件420至421被配置为测量Y方向覆盖。
由于与以上参照图5以及图8至图10所讨论的那些类似的原因，覆盖标记400A至400B中的组件(每个均面向主图案405的X方向边界)被配置为使得两个组件420-421(用于测量Y方向覆盖)在X方向上彼此相邻布置，并且两个组件410-411(用于测量X方向覆盖)在X方向上彼此相邻布置。如上所述，当使用关于衍射光强度的不对称信息测量覆盖时，这种类型的布置确保了在覆盖标记400A至400B的水平边缘(面向主图案405的“顶部”和“底部”边界的边缘)处可能进入的任何噪声将减少或消除。
同样由于与以上参照图5以及图8至图10讨论的那些类似的原因，覆盖标记400C至400D中的组件(每个均面向主图案405的Y方向边界)被配置为使得两个组件420-421(用于测量Y方向覆盖)在Y方向上彼此相邻布置，并且两个组件410-411(用于测量X方向覆盖)在Y方向上彼此相邻布置。再者，当使用关于衍射光强度的不对称信息测量覆盖时，这种类型的布置确保了在覆盖标记400C至400D的垂直边缘(面向主图案405的“左”和“右”边界的边缘)处可能进入的任何噪声将减少或消除。
虽然覆盖标记400A至400D的每个均与主图案405的相应边界相邻设置，但是覆盖标记400E至400H的每个均与主图案405的相应角对角地相邻设置。例如，覆盖标记400E与主图案405的“左上”角对角地相邻设置，覆盖标记400F与主图案405的“右上”角对角地相邻设置，覆盖标记400G与主图案405的“左下”角对角地相邻设置，并且覆盖标记400H与主图案405的“右下”角对角地相邻设置。
由于覆盖标记400E至400H的对角位置，它们的组件被不同地配置。例如，覆盖标记400E至400H也包括与以上讨论的组件210至211类似的组件410至411。然而，组件410至411彼此对角地设置，而不是在X方向或Y方向上彼此紧邻地设置。此外，覆盖标记400E至400H的每个均包括组件430A至430B，以及组件470A至470B。
组件430A至430B被配置为测量Y方向上的覆盖，并且因此它们每个均包括在X方向上延伸的光栅。通过这种方式，组件430A至430B共同提供与组件420(或组件421)类似的功能。换句话说，组件430A至430B与被分成两个部分的组件420类似，其中，分开的左侧部分类似于组件430A，并且分开的右侧部分类似于组件430B。然而，与在其上层和下层之间的Y方向上存在恒定偏差d(其是正或负)的组件420不同，组件470A和470B中的光栅具有不同的偏差。在一些实施例中，上层可以包括图案化的光刻胶层，而下层可以包括位于衬底上的图案化的材料层。在其他实施例中，上层和下层可以包括位于衬底上的不同图案化层。
例如，参照图12，图12根据本发明的实施例分别示出了组件430A至430B的上层和下层的顶视图。组件430A和430B共享在Y方向上延伸的边界440。该边界440可以是概念性的并且在实际覆盖标记中不可见。换句话说，边界440仅表示组件430A和430B之间的分界线。
在示出的实施例中，组件430A中的水平定向的光栅偏差为+d，意味着组件430A的上层和下层之间的光栅在Y方向上偏移距离+d。同时，组件430B中的水平定向的光栅偏差为-d，这意味着组件430B的上层和下层之间的光栅在Y方向上偏移距离-d。在示出的实施例中，组件430A和430B之间的不同偏差被反映为上层中的光栅的偏移，但是组件430A和430B的下层中的光栅保持不偏移。然而，这仅仅是实例。在其他实施例中，对于组件430A和430B，上层中的光栅可以不偏移，而下层中的光栅分别偏移+d和-d。
回参照图11，组件470A至470B也被配置为测量Y方向上的覆盖，并且因此它们每个均包括在X方向上延伸的光栅。通过这种方式，组件470A至470B共同提供与组件420(或组件421)类似的功能。换句话说，组件470A至470B与被对角地分成两个部分的组件420类似，其中，一个对角部分(形状为直角三角形)类似于组件470A，而相对的对角部分(形状为另一个直角三角形)类似于组件470B。然而，与在其上层和下层之间的Y方向上存在恒定偏差d(其是正或负)的组件420不同，组件470A和470B中的光栅具有不同的偏差。
例如，参照图13，图13根据本发明的实施例分别示出了组件470A和470B的上层和下层的顶视图。组件470A和470B共享在X方向和Y方向上对角地延伸的边界480。该边界480可以是概念性的并且在实际覆盖标记中不可见。换句话说，边界480仅表示组件470A和470B之间的分界线。
注意，由于组件470A至470B的形状与三角形类似，因此位于组件470A至470B的每个中的光栅在X方向上均具有不均匀的长度。在示出的实施例中，组件470A中的水平定向的光栅偏差为+d，这意味着组件470A的上层和下层之间的光栅在Y方向上偏移距离+d。同时，组件470B中的水平定向的光栅偏差为-d，这意味着组件470B的上层和下层之间的光栅在Y方向上偏移距离-d。在示出的实施例中，组件470A和470B之间的不同偏差被反映为上层中光栅的偏移，但组件470A和470B的下层中的光栅保持不偏移。然而，这仅仅是一个实例。在其他实施例中，对于组件470A和470B，上层中的光栅可以不偏移，而下层中的光栅分别偏移+d和-d。应该理解，虽然组件470A和470B在覆盖标记400E、400F、400G和400H的每个中实现，但是它们可以在不同的覆盖标记中在不同的方向上旋转。
由于与以上讨论的那些类似的原因，组件430A至430B和470A至470B的配置也抑制了由主图案405的图案密度问题引起的噪声。例如，组件430A至430B和470A至470B的配置允许用于测量位于与主图案405相同的距离处的相同方向的覆盖的光栅。因此，即使主图案405的图案密度(或CD均匀性)问题引起可能在覆盖标记400E至400H的边界处出现的噪声，也将显著减少噪声。
在图11至图13所示的实施例中，覆盖标记中的分开的组件(例如，组件430A至430B和470A至470B)具有在X方向上延伸的光栅，使得它们被配置为测量Y方向覆盖。然而，这仅仅是实例。也应理解，在一些其他实施例中，分开的组件可以具有在Y方向上延伸的光栅，使得它们被配置为测量X方向覆盖。也应理解，此处的覆盖标记400的M×N阵列的配置不限于以上讨论的八个覆盖标记400A至400H。在其他实施例中，可以在阵列的每行和/或每列中实现与以上讨论的那些类似的额外覆盖标记。
图14示出了根据本发明的另一实施例的覆盖标记500的顶视图。覆盖标记500不仅可以用于测量覆盖，而且也可以用于聚焦信息，例如晶圆上的半导体部件的最佳临界尺寸(CD)的焦点，如以下更详细的讨论的。
如图14所示，覆盖标记500可以包括用于测量X方向覆盖的组件510至511，与以上讨论的组件210至211类似。覆盖标记500也可以包括用于测量Y方向覆盖的组件520至521，与以上讨论的组件220至221类似。组件510布置在覆盖标记500的“左上”角处，组件511布置在覆盖标记500的“右下”角处，组件520布置在覆盖标记500的“右上”角处，并且组件521布置在覆盖标记500的“左下”角处。因此，组件510与组件520至521直接相邻(对于组件511也是如此)，并且组件510和511也彼此对角地相邻。然而，应该理解，图14所示的组件510至511和520至521的布置仅仅是实例，并且它们可以在其他实施例中不同地布置，例如与图5以及图8至图10所示的实施例类似。
也应理解，组件510至511和520至521的每个均可以具有相对于其上层和下层的内置偏差，与以上参照图5以及图8至图10讨论的覆盖标记类似。例如，组件510可以在X方向上在其上层和下层之间具有+d偏差，组件511可以在X方向上在其上层和下层之间具有-d偏差，组件520可以在Y方向上在其上层和下层之间具有-d偏差，并且组件521可以在Y方向上在其上层和下层之间具有+d偏差。再者，在一些实施例中，上层可以包括图案化的光刻胶层，而下层可以包括位于衬底上的图案化的材料层。在其他实施例中，上层和下层可以包括位于衬底上的不同图案化层。
如图14所示，组件510至511和520至521的每个均被分成区域FR和区域FL，其中，区域FR和FL的每个均包括一个或多个子图案(在以下更详细的讨论)。在示出的实施例中，组件510和511中的FR区域定向为垂直于组件520至521中的FR区域。同样地，组件510和511中的FL区域定向为垂直于组件520至521中的FL区域。区域FR和区域FL的细节在图15A和图15B中示出为实例。具体地，图15A示出了区域FR的上层和下层的局部顶视图(例如，来自组件520的区域FR)，并且图15B示出了区域FL的上层和下层的局部顶视图(例如，来自组件520的区域FL)。
参照图15A，区域FR的上层包括多个细长光栅530和多个子图案540。细长光栅可以在X方向或Y方向上延伸，这取决于在它们所在的覆盖标记500的组件。在示出的实施例中，位于组件510至511中的光栅530(用于测量X方向覆盖)在Y方向上延伸，并且位于组件520至521中的光栅530(用于测量Y方向覆盖)在X方向上延伸。例如，组件510的FR区域中的光栅530垂直于组件520的FR区域中的光栅530。
子图案540包括尺寸显著小于光栅530的图案。在一些实施例中，每个光栅530和每个子图案540之间的尺寸差异为至少一个数量级(例如，x10)。添加子图案540以获得焦点信息，如以下更详细地讨论的。在图15A中示出的实施例中，将子图案540分成几个子集，其中，每个子集中的子图案540均布置为位于相应的垂直定向的光栅530的“右侧”(在X方向上)的“列”。应该理解，对于位于组件520或521中的FR区域，光栅530将旋转90度以在X方向上延伸，并且在那种情况下，子图案540将被分成多个子集，其中，每个子集均布置为位于相应的水平定向的光栅530的“顶部”或“底部”(在Y方向上)的“行”。
仍参照图15A，区域FR的下层包括多个细长光栅550。光栅550在光栅530延伸的相同方向(例如，组件510至511中的Y方向和组件520至521中的X方向)上延伸。然而，在该实施例中，在下层中没有子图案。然而，应该理解，在一些其他实施例中，子图案540可以位于下层而不是上层中。
现在参照图15B，区域FL与区域FR有许多相似之处。例如，区域FR和FL都包括上层和下层。在上层中实现多个细长光栅530，并且在下层中实现多个细长光栅550。此外，对于区域FR和FL，其中一个层(例如，此处的上层)包括多个子图案540，但是另一层(例如，此处的下层)不包括多个子图案540。然而，与区域FR不同，子图案540位于光栅530的“左侧”(在X方向上)。如果区域FR已经在组件520至521中实现(例如，用于测量Y方向覆盖)，则子图案540将位于光栅530的“底部”或“顶部”(在Y方向上)。通过这种方式，区域FR和FL彼此对称。
区域FR或FL中的子图案540的存在影响衍射强度信号，从而显示出“旁瓣”。这在图16中示出，图16包括曲线图570和曲线图571，其分别对应于具有子图案(诸如子图案540)的覆盖标记和不具有子图案的覆盖标记。更详细地，曲线图570和曲线图571的每个均包括代表位置偏移的X轴，其可以包括上层和下层之间的覆盖和内置偏差。曲线图570和曲线图571的每个也包括代表衍射光强度的Y轴，其可以对应于+1级衍射光和-1级衍射光之间的不对称性。例如，不对称性可以包括以上讨论的不对称信息(表示为As＝I+1-I-1)。
因此，曲线图570和571分别示出了衍射光强度(例如，As＝I+1-I-1)如何随着具有子图案的覆盖标记和不具有子图案的覆盖标记的上层和下层之间的位置偏移(包括覆盖)变化。然而，子图案(诸如图15A至图15B中的子图案540)的存在导致曲线图570中的旁瓣，例如旁瓣580和581。旁瓣580和581在曲线图570的平滑曲线中表现为“凸块”或“突起”。换句话说，如果没有实现子图案540，则曲线图570将基本类似于曲线图571。
在一些实施例中，旁瓣580可以由来自区域FR的子图案540引起，并且旁瓣581可以由来自区域FL的子图案540引起。旁瓣580至581与焦点信息(光刻工艺中曝光的焦点)相关，并且因此它们可以用于确定用于实现良好临界尺寸的最佳焦点。由于旁瓣580至581彼此对称，因此它们可以被抵消掉以确定覆盖。通过这种方式，本发明的覆盖标记(诸如覆盖标记500)可以用于获得覆盖和焦点信息。
图17A至图17B示出了根据本发明实施例的具有子图案的覆盖标记的部分的局部顶视图。也可以在图17A至图17B中视觉示出可以限定子图案的各个参数(例如，子图案的数量和位置)。在图17A中，多个矩形子图案540实现为与光栅530相邻。子图案540的数量由参数N表示，其中N>＝1。
子图案也可以在光栅530周围的多于一个方向上实现。例如，如图17B所示，一个或多个子图案540A可以布置在光栅530的“左”侧。参数Nv>＝1表示在该区域中存在1或多个子图案540A。子图案可以布置为单列/行，或布置为具有多个列和/或多个行的阵列。参数Iv代表光栅530和最近的一个子图案540A之间的距离。参数Pv代表Y方向上的子图案540A的间距(例如，一个子图案的尺寸和两个相邻子图案540A之间的距离的总和)。例如当存在两列或更多列(在Y方向上延伸的列)的子图案540A时，参数Pvh代表在X方向上的子图案的另一间距。参数Pv在Y方向上测量，而参数Pvh在X方向上测量。
另一组子图案540B在Y方向上位于光栅530的“正上方”。参数Nhh>＝0意味着光栅530的“上方区域”中的子图案540B的数量可以是1或更多(如果Nhh>0)，或根本不存在(如果Nhh＝0)。参数Ihh代表光栅530和最近的一个子图案540B之间的距离。参数Phh代表子图案540B在Y方向上的间距。
另一组子图案540C在Y方向上位于光栅530的“正下方”。参数Nhl>＝0意味着光栅530的“下方区域”中的子图案540C的数量可以是1或更多(如果Nhl>0)，或根本不存在(如果Nhl＝0)。参数Ihl代表光栅530和最近的一个子图案540C之间的距离。参数Phl代表子图案540C在Y方向上的间距。
另一组子图案540D在X方向和Y方向上位于光栅530的“对角线上方”。参数Nch>＝0意味着光栅530的“对角线上方的区域”中的子图案540D的数量可以是1或更多(如果Nch>0)，或根本不存在(如果Nch＝0)。参数Ich代表光栅530和最近的一个子图案540D之间的对角距离。参数Pch代表子图案540D在X和Y方向上的对角间距。角度θch代表子图案540D的对角角度。
另一组子图案540E在X方向和Y方向上位于光栅530的“对角线下方”。参数Ncl>＝0意味着光栅530的“对角线下方的区域”中的子图案540E的数量可以是1或更多(如果Ncl>0)，或根本不存在(如果Ncl＝0)。参数Icl代表光栅530和最近的一个子图案540E之间的对角距离。参数Pcl代表子图案540E在X和Y方向上的对角间距。角度θcl代表子图案540E的对角角度。
子图案540A至540E的配置可以用于微调光刻工艺窗口，例如聚焦或曝光剂量。子图案540A至540E的配置也可以用于调整以上讨论的旁瓣效应和/或修改以下讨论的Bossung曲线。
虽然以上讨论的实施例已经将子图案540示出为具有几分矩形顶视图形状，但是子图案的其他设计也是可能的。例如，参照图18A至图18E，示出了子图案的若干示例性实施例的顶视图。
在图18A所示的实施例中，子图案540F实现为与光栅530相邻。在该实施例中，子图案540F包括五个多边形。每个多边形均具有三个或多个边(即，n>＝3，其中，n是多边形的边)。多边形的边的数量可以被配置为调整由光栅衍射产生的旁瓣效应。对于不同的多边形，覆盖标记将产生略微不同的焦深(DOF)。
在图18B所示的实施例中，子图案540G实现为与光栅530相邻。在该实施例中，子图案540G包括四个圆或圆形图案。子图案540G也可以称为点对称子图案。圆形子图案540G的数量、尺寸和/或位置可以被配置为平滑地调整旁瓣效应。
在图18C所示的实施例中，子图案540H实现为与光栅530相邻。在该实施例中，子图案540H包括五个椭圆形图案。子图案540H也可以称为轴对称子图案。椭圆形子图案540H的数量、尺寸和/或位置也可以被配置为平滑地调整旁瓣效应。
在图18D所示的实施例中，子图案540I实现为与光栅530相邻。在该实施例中，子图案540I成形为“线”，具有与光栅530类似的顶视图形状。可以在光栅530的任一侧上实现一个或多个“线状”子图案540I。诸如每个子图案540I的水平/垂直尺寸的参数，光栅530和最近的子图案540I之间的间隔和/或子图案的间距被配置为调整旁瓣效应。
在图18E所示的实施例中，不同类型的子图案的组合可以实现为与光栅530相邻。例如，线状子图案540I可以实现为与光栅530相邻，并且矩形子图案540A可以实现为与线状子图案540I相邻。在其他实施例中，子图案540A、540F、540G、540H、540I可以混合成各种不同的组合和子组合。此外，此处讨论的子图案的任何一种形状均可以用于实现设置在光栅530的不同方向上的子图案540B至540E，如图17B所示。
也应理解，以上在本发明中讨论的光栅和子图案的形状和轮廓可以代表光掩模上的设计。然而，一旦将这些图案图案化到晶圆上，由于光学效应，它们可能会失去与其原始设计的相似之处。例如，具有矩形或多边形原始设计的图案一旦被图案化到晶圆上就可以具有更圆的或至少非直的边缘。尽管如此，它们仍然可能引起以上讨论的旁瓣，这将允许本文的覆盖标记用于确定覆盖和焦点。
返回参照图14，组件510至511的每个均用于测量X方向覆盖，并且组件520至521的每个均用于测量Y方向覆盖。因此，组件510至511中的区域FR和FL在Y方向上彼此相邻设置，并且组件520至521中的区域FR和FL在X方向上彼此相邻设置。换句话说，对于组件510至511，区域FR和FL共享在X方向上延伸的边界，而对于组件520至521，区域FR和FL共享在Y方向上延伸的边界。
组件510至511或520至521的每个中的区域FR或区域FL均可以被配置为包括以上在图15A至图15B、图17A至图17B或图18A至图18E中讨论的子图案。由于X方向上的覆盖测量不会干扰Y方向上的覆盖测量(反之亦然)，因此组件510至511中的区域FR和FL可以包括与组件520至521中的区域FR和FL的不同的子图案(或具有不同的子图案设计)，例如关于子图案的形状、尺寸、数量和/或位置。
由于覆盖标记500包括用于组件510至511和520至521的每个的区域FR和FL，因此覆盖标记允许进行更多的覆盖测量。例如，使用以上参照图4A和图4B讨论的覆盖计算等式，可以针对区域FR测量覆盖，其可以在本文中表示为OVL-FR，而可以针对区域FL测量另一覆盖，其可以在本文中表示为OVL-FL。OVL-FR和OVL-FL对应于相同方向上的覆盖。例如，如果区域FR和FL在覆盖标记500的组件510至511中实现，则OVL-FR和OVL-FL可以是X方向覆盖中的覆盖，或如果区域FR和FL在覆盖标记500的组件520至521中实现，则OVL-FR和OVL-FL可以是Y方向覆盖中的覆盖。
覆盖标记500可以改进覆盖测量精度，因为覆盖标记500的每个组件510至511和520至521均可以获得两个覆盖测量值(对于每个覆盖标记500总共8个覆盖测量值)，而不具有区域FR和FL的覆盖标记通常对每个组件进行一次覆盖测量(对于每个覆盖标记总共4个覆盖测量值)。在一些实施例中，可以对覆盖数据OVL-FR和OVL-FL求和，并且然后除以2以获得组件510至511和520至521的每个的平均覆盖。换句话说，平均覆盖测量值可以计算为OVL＝(OVL-FR+OVL-FL)/2。
由于子图案(其引起图16所示的旁瓣580至581)的实施，因此焦点也与根据本发明的各个方面的覆盖相关。例如，焦点可以与经由区域FR获得的覆盖(例如，OVL-FR)和经由区域FL获得的覆盖(例如，OVL-FL)之间的差异相关。数学上，这可以表示如下：
焦点∝(OVL-FR-OVL-FL)
在一些实施例中，焦点和覆盖之间的相关关系可以近似为线性方程，诸如焦点＝a*OVL+b，其中，a和b是常数。在其他实施例中，焦点和覆盖之间的相关关系可以表示为更高阶方程(诸如包括多项式的方程)。无论用于焦点和覆盖之间的近似相关关系的等式，都应该理解，一旦收集足够的覆盖样本，则可以求解等式中的常数(诸如a和b)。利用该等式，可以在测量覆盖数据时确定焦点。
图19示出了临界尺寸(CD)相对于焦点的曲线图600。例如，曲线图600的X轴代表焦点(例如，曝光工艺的焦点长度)，并且曲线图600的Y轴代表测量的CD。更详细地，可以使用一个或多个测试晶圆来产生曲线图600。可以在一个或多个测试晶圆上实现与覆盖标记500类似的多个覆盖标记。用于制造这些覆盖标记的焦点(和/或曝光剂量)可以彼此略微不同。如上所述，焦点与覆盖相关。因此，可以在获得覆盖数据之后(例如，经由如上所述的不对称光衍射强度)确定与晶圆上的这些不同覆盖标记相关的焦点数据。测量对应于每个焦点样本数据的CD。
注意，曲线图600包括曲线610和曲线620。这些曲线称为“Bossung曲线”。曲线610对应于经由组件510和/或511获得的测量值，而曲线620对应于经由组件520和/或521获得的测量值。曲线610和620在焦点方面彼此移位。可以通过将组件510至511上的子图案配置为与组件520至521上的图案不同来有意地实现该移位，例如图案的尺寸或图案的密度。由于子图案的每个独特设计/布置均对应于独特曲线，因此组件510/511和组件520/521之间的差异(例如，在它们的子图案方面)导致图19中的曲线610和620分离。
如图19所示，曲线610和620可以在交叉点640处相交。根据本发明的各个方面，对应于交叉点640的焦点可以代表最佳焦点。交叉点640是最佳焦点的一个原因是，交叉点640代表将同时优化曲线610和曲线620的CD的焦点。再者，使用分别测量X方向覆盖和Y方向覆盖的组件510和511获得的曲线610和620。因此，优化对应于曲线610和620的CD代表在X和Y方向上的晶圆上的部件的最佳CD均匀性性能。也可以通过从交叉点640沿着图19中的X方向的任一方向扩展最佳焦点来获得最佳聚焦范围650，直到分别达到对应于曲线610和620中的最大CD值的焦点值。该最佳焦点范围650可以用于未来的半导体制造中以实现优化的CD性能(例如，关于CD均匀性)。
图20A至图20B分别示出了根据本发明的实施例的组合标记700和复合标记701。组合标记700和复合标记701是覆盖标记的不同实施例。它们的每个均可以与以上参照图14讨论的覆盖标记500类似。然而，组合标记700和复合标记701的每个均可以是3层或多层。例如，组合标记700和复合标记701的每个均可以包括四个组件A、A’和B、B’，其可以与以上讨论的组件510至511和520至521类似。组件A和A’之间的差异在于组件A对应于其上层和下层之间的+d偏移/偏差，而组件A’对应于其上层和下层之间的-d偏移/偏差。类似地，组件B和B’之间的差异在于组件B对应于其上层和下层之间的+d偏移/偏差，而组件B’对应于其上层和下层之间的-d偏移/偏差。
对于组合标记700，组件A和A’的每个均被配置为测量MD(例如，金属零)层和多晶硅层之间的覆盖。由于X方向上的对准在MD层和多晶硅层之间是重要的，但是它们在Y方向上的对准不是重要的，因此组件A和A’的每个均被配置为测量X方向上的覆盖，但不是Y方向上的覆盖。同时，组件B和B’的每个均被配置为测量MD层和OD(有源区域)层之间的覆盖。由于Y方向上的对准在MD层和有源区域OD之间是重要的，但是它们在X方向上的对准不是重要的，因此组件B和B’的每个均被配置为测量Y方向上的覆盖，但不是X方向上的覆盖。
复合标记701与组合标记700具有许多相似之处，但具有一些细微差异。一个差异在于复合标记701中的组件A和A’被配置为测量当前层和预层(例如，位于当前层之下)之间的覆盖，并且复合标记701中的组件B和B’被配置为测量当前层和后层(例如，位于当前层之上)之间的覆盖。此处讨论的当前层、预层和/或后层不限于金属零层、多晶硅层或有源区域OD层，并且它们可以是半导体制造中的任何层。
也应理解，复合标记701的组件A、A’、B和B’不限于仅在一个方向上测量覆盖。例如，复合标记701的两个不同实施例可以都在单个晶圆上实现。在复合标记701的第一实施例中，其组件A和A’的每个均被配置为测量X方向覆盖，而其组件B和B’的每个均被配置为测量Y方向覆盖。在复合标记701的第二实施例中，其组件A和A’的每个均被配置为测量Y方向覆盖，而其组件B和B’的每个均被配置为测量X方向覆盖。因此，多个复合标记701均可以用于测量当前层、当前层之下的预层和当前层之上的后层之间的X方向覆盖和Y方向覆盖。
除了确定焦点信息之外，根据本发明的各个方面，本文的覆盖标记也可以用于确定CD信息。例如，现在参照图21A至图21C，示出了覆盖标记800。覆盖标记800与以上参照图14讨论的覆盖标记500类似，因为覆盖标记800也包括四个组件810至811和820至821，其与覆盖标记500的组件510至511和520至521类似。组件810至811和820至821的每个也包括FR区域和FL区域，再次与以上讨论的覆盖标记500的FR和FL区域类似。
在本文示出的实施例中，图21A示出了覆盖标记800的配置(例如，关于其组件810至811和820至821，以及其中的FR和FL区域)的顶视图，图21B示出了组件810的一个层(包括其光栅830和子图案840)的顶视图，并且图21C示出了组件820中的组件820的一个层(包括其光栅831和子图案840)的顶视图。如上所述，组件810和820的每个均可以包括上层和下层，其中，在上层和下层之间存在+d或-d的偏差/偏移。子图案840可以位于其中一个层中，但不必在另一层中。在图21B和图21C所示的实施例中，示出了用于组件810和820的上层，并且子图案840位于上层中。然而，应该理解，在另一实施例中，可以在下层中实现子图案840。
如图21A所示，组件810相对于组件820垂直定向。这在图21B和图21C中更详细地示出。例如，如对应于组件810的图21B所示，光栅830的每个均在Y方向上延伸，并且子图案840布置在也在Y方向上延伸的不同的列中。同时，如对应于组件820的图21C所示，光栅831的每个均在X方向上延伸，并且子图案840布置在也在X方向上延伸的不同的行中。
如上所述，为了更好地从覆盖标记800提取焦点信息，图21B中的子图案840可以与图21C中的子图案840不同地配置，例如关于它们的数量、形状、尺寸等。此外，由于覆盖标记800用于提取CD信息，因此图21B中的光栅830也与图21C中的光栅831不同地配置。例如，图21B中的光栅830的每个均具有在X方向上测量的宽度835，并且图21C中的光栅831的每个具有在Y方向上测量的宽度836，其中，宽度835不等于宽度836。在一些实施例中，宽度835可以基本小于宽度836，例如在一些实施例中小至少25％，或在其他实施例中小至少50％。换句话说，组件820中的光栅831基本上比组件810中的光栅830“更宽”。光栅830和831之间的光栅宽度835至836的差异意味着覆盖标记800的组件810和820具有不同的临界尺寸(CD)。换句话说，可以配置相同的覆盖标记800，使得存在不同的CD。
虽然为了简单起见未具体示出，但是应该理解，上述讨论也可适用于组件811和821。换句话说，组件811可以与组件810基本类似，除了其上层和下层在与组件810不同的方向上偏移/偏差。同样地，组件821可以与组件820基本类似，除了其上层和下层在与组件820不同的方向上偏移/偏差。因此，组件821也可以具有比组件811(或组件810)基本上“更宽”的光栅。此外，在一些其他实施例中，组件811和821也可以被配置为使得它们的光栅可以具有与以上讨论的光栅830和831不同的宽度。
覆盖标记800的各个组件之间的光栅尺寸的差异允许用于CD信息的提取。这在图22中示出，图22示出了曲线图910和曲线图920。曲线图910具有代表临界尺寸(CD)的X轴，以及代表衍射强度(I)的Y轴。曲线图910包含曲线930，曲线930示出了CD和衍射强度之间的关系，即，它们每个如何相互影响。曲线图920具有代表临界尺寸(CD)的X轴，以及代表衍射强度与CD的导数(dI/dCD)的Y轴。曲线图920包含曲线940，曲线940示出了CD和dI/dCD之间的关系，即它们每个如何相互影响。换句话说，曲线940可以是曲线930的导数，或换句话说，曲线930是曲线940的积分。应该理解，此处示出的曲线930和940仅用于说明目的，并且它们在绘制时可能不是数学上的100％准确，或必然反映它们所代表的基础变量的真实行为。
如上所述，覆盖标记800被配置为具有不同的CD(例如，覆盖标记800的各个组件的光栅的宽度)。可以针对覆盖标记800的每个组件测量衍射光强度，并且产生曲线930上的不同点。应该理解，曝光能量与衍射光强度直接相关。因此，随着曝光能量的变化，这可以进一步改变衍射光强度和CD之间的关系，其可以对应于曲线930上的不同点。这可以对于与覆盖标记800类似的一个或多个覆盖标记重复，以收集多个测量值。在一些实施例中，首先获得曲线940，例如通过使用SEM(扫描电子显微镜)工具或覆盖测量工具测量CD和衍射光强度信息，并且然后通过绘制曲线940的积分来导出曲线930。
利用可用的曲线930，可以进行CD预测。例如，可以使用测试晶圆上的一个或多个覆盖标记800来生成或导出曲线930和940。在制成可用的曲线930和940之后，可以通过测量衍射光强度来预测随后制造的晶圆上的部件的CD，例如使用随后制造的晶圆上的覆盖标记。由于衍射光强度和CD之间的关系现在是已知的(例如，基于曲线930)，因此可以经由衍射光强度的测量值来确定CD。因此，此处讨论的覆盖标记不仅可以用于测量覆盖(这是传统覆盖标记的主要功能)，而且也可以用于测量焦点信息以及临界尺寸(CD)信息。
图23示出了使用本发明的覆盖标记测量焦点的方法1000的流程图。覆盖标记可以是以上讨论的覆盖标记200A至200D、400A至400F、500、700至701或800。方法1000包括步骤1010和步骤1020，其中，测量衍射光强度，例如以类似于以上参照图3所讨论的方式。在步骤1010和1020中，测量+1级衍射光(例如，I+1)和-1级衍射光(例如，I-1)的衍射光强度。然而，在步骤1010中，测量在上层和下层之间偏移+d(例如，如以上参照图4B讨论的)的衍射光强度，而在步骤1020中，测量在上层和下层之间的偏移-d(例如，如以上参照图4A讨论的)的衍射光强度。例如，可以使用覆盖标记的在其上层和下层之间具有+d偏差的组件来实施步骤1010，如图5的覆盖标记200A的组件210或221的情况，而可以使用覆盖标记的在其上层和下层之间具有-d偏差的组件来实施步骤1020，如图5的覆盖标记200A的组件220或211的情况。
方法1000包括步骤1030和1040，其中，获得不对称信息。在步骤1010之后实施步骤1030，其中，+1级和-1级衍射光强度(使用偏移+d测量的)用于计算偏移+d的情况下的不对称性，其表示为As+d＝I+1-I-1。在步骤1020之后实施步骤1040，其中，+1级和-1级衍射光强度(使用偏移-d测量的)用于计算偏移-d的情况下的不对称性，其表示为As-d＝I+1-I-1。
然后，方法1000进入步骤1050，其中，基于在步骤1030和1040中获得的不对称信息计算覆盖。在实施例中，使用以下等式计算覆盖：
其中，OVL代表计算的覆盖，并且d代表覆盖标记的上层和下层之间的偏移或偏差的大小。
然后，方法1000进入步骤1060，其中，获得FR区域和FL区域的覆盖。如上所述，覆盖标记500或800的每个均具有多个组件，其中，每个组件均具有FR区域和与FR区域对称的FL区域(例如，见图15A至图15B)。可以根据以上讨论的步骤1010至1050测量FR区域的覆盖，并且然后对FL区域重复相同的过程。对应于FR区域的覆盖可以在图23中表示为OVL-FR，并且对应于FL区域的覆盖可以在图23中表示为OVL-FL。因此，在步骤1060结束时，获得两个覆盖测量值：一个用于FR区域，并且另一个用于FL区域。
然后，方法1000进入步骤1070，其中，将两个覆盖测量值OVL-FR和OVL-FL平均以获得更准确的覆盖。步骤1070也从两个覆盖测量值OVL-FR和OVL-FL提取焦点信息。如以上参照图16讨论的，焦点也与FR区域覆盖和FL区域覆盖之间的差异相关，并且它可以在数学上表示为：
焦点∝(OVL·FR-OVL-FL)
通过这种方式，本发明的覆盖标记可以不仅用于测量覆盖，而且它们也可以用于通过实施图23的步骤1010至1070来提取焦点信息。
图24是根据本发明的一些实施例的使用覆盖标记的方法1500的流程图。
方法1500包括经由覆盖标记测量衍射光强度的步骤1510。覆盖标记包括上层和相对于上层偏移的下层。
方法1500包括步骤1520，基于测量的衍射光强度，确定与覆盖标记相关的不对称信息。
方法1500包括步骤1530，基于确定的不对称信息，计算与覆盖标记相关的覆盖。
方法1500包括实施以下中的至少一种的步骤1540：基于计算的覆盖，提取曝光工艺的焦点信息；或基于衍射光强度，提取与晶圆相关的临界尺寸信息。
在一些实施例中，焦点信息的提取包括确定用于实施曝光工艺的最佳焦点范围。在一些实施例中，临界尺寸信息的提取包括确定衍射光强度和临界尺寸之间的关系。在一些实施例中，对测试晶圆实施而不是对生产晶圆实施步骤1510至1540。
应该理解，可以在方法1500的步骤1510至1540之前、期间或之后实施额外的工艺。例如，方法1500可以包括在晶圆(诸如测试晶圆)上制造覆盖标记(或多个类似的覆盖标记)的步骤。可以在测量衍射光强度的步骤1510之前制造覆盖标记。为了简单起见，此处不详细讨论额外的步骤。
图25是示出根据本发明的各个方面的半导体制造的方法1600的流程图。方法1600包括在晶圆上图案化第一覆盖标记的步骤1610。第一覆盖标记包括：位于第一覆盖标记的第一区域中的第一组件，其中，第一组件包括在第一方向上延伸的多个光栅；位于第一覆盖标记的第二区域中的第二组件，其中，第二组件包括在第一方向上延伸的多个光栅；位于第一覆盖标记的第三区域中的第三组件，其中，第三组件包括在与第一方向不同的第二方向上延伸的多个光栅；以及位于第一覆盖标记的第四区域中的第四组件，其中，第四组件包括在第二方向上延伸的多个光栅；其中：第一区域与第二区域对准；并且第三区域与第四区域对准。方法1600还包括使用第一覆盖标记实施一个或多个半导体制造工艺的步骤1620。
在一些实施例中，第一组件、第二组件、第三组件和第四组件的每个均包括光栅的第一子集所在的上层和光栅的第二子集所在的下层。
在一些实施例中，对于第一组件，光栅的第一子集相对于光栅的第二子集在第二方向上偏移距离+d；对于第二组件，光栅的第一子集相对于光栅的第二子集在第二方向上偏移距离-d；对于第三组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离-d；并且对于第四组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离+d。
在一些实施例中，第一区域、第二区域、第三区域和第四区域对应于正方形的四个角区域。
在一些实施例中，第一覆盖标记的至少部分与集成电路芯片的边缘或测试线的边缘相邻。
在一些实施例中，第一覆盖标记是装置的一部分，该装置还包括图案，该图案包括集成电路芯片的至少部分，其中，第一覆盖标记与图案的边界相邻设置。在一些实施例中，该装置还包括与图案的角部相邻设置的第二覆盖标记，其中，第二覆盖标记与第一覆盖标记不同地配置。在一些实施例中，第二覆盖标记包括：位于第二覆盖标记的第一区域中的第一组件，其中，第一组件包括在第一方向上延伸的多个光栅；位于第二覆盖标记的第二区域中的第二组件，其中，第二组件包括在第一方向上延伸的多个光栅，并且其中第一区域和第二区域彼此对角设置；共同位于第二覆盖标记的第三区域中并且共享在第一方向上延伸的边界的第三组件和第四组件，其中，第三组件和第四组件的每个均包括在第二方向上延伸的多个光栅；以及共同位于第二覆盖标记的第四区域中并且共享在第一方向和第二方向上对角延伸的边界的第五组件和第六组件，其中，第三区域和第四区域彼此对角设置，并且其中，第五组件和第六组件的每个均包括在第二方向上延伸的多个光栅。在一些实施例中，第三组件、第四组件、第五组件和第六组件的每个均包括光栅的第一子集所在的上层和光栅的第二子集所在的下层；对于第三组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离+d；对于第四组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离-d；对于第五组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离+d；对于第六组件，光栅的第一子集相对于光栅的第二子集在第一方向上偏移距离-d。
应当理解，可以在方法1600的步骤1610至1620之前、期间或之后实施额外的工艺。为了简单起见，此处不详细讨论额外的步骤。
图26是示出根据本发明的各个方面的半导体制造的方法1700的流程图。方法1700包括在晶圆上图案化第一覆盖标记的步骤1710。覆盖标记包括：设置在覆盖标记的第一层中的多个第一光栅；设置在覆盖标记的第二层中的多个第二光栅，其中，第一层和第二层中的一个包括上层，并且第一层和第二层中的另一个包括设置在上层之下的下层；以及设置在第一层中而不设置在第二层中的多个子图案，其中，每个第一光栅的尺寸至少比每个子图案大一个数量级。方法1700还包括使用覆盖标记实施一个或多个半导体制造工艺的步骤1720。
在一些实施例中，第一光栅和第二光栅的每个均在第一方向上延伸；以及第一光栅相对于第二光栅在与第一方向不同的第二方向上偏移。
在一些实施例中，第一光栅、第二光栅和子图案均位于覆盖标记的第一区域中；并且覆盖标记包括与第一区域对称的第二区域。在一些实施例中，覆盖标记包括第一组件和第二组件；第一区域和第二区域包括在第一组件和第二组件中；第一组件中的第一区域垂直于第二组件中的第一区域定向；并且第一组件中的第二区域垂直于第二组件中的第二区域定向。在一些实施例中，第一组件被配置为测量半导体器件的第一层和第二层之间的X方向覆盖；并且第二组件被配置为测量半导体器件的第一层和第三层之间的Y方向覆盖。在一些实施例中，第一组件中的子图案与第二组件中的子图案不同地配置。在一些实施例中，第一组件中的第一光栅和第二组件中的第一光栅具有不同的宽度。
在一些实施例中，子图案被布置成在与第一光栅中的每个相同的方向上延伸的行或列。
在一些实施例中，子图案包括至少子图案的第一子集和子图案的第二子集；并且第一子集中的子图案具有与第二子集中的子图案不同的顶视图轮廓。
应该理解，可以在方法1700的步骤1710至1720之前、期间或之后实施额外的工艺。为了简单起见，此处不详细讨论额外的步骤。
图27至图32示出了根据本发明的实施例的处于不同制造阶段的器件2000的示意截面侧视图。根据以上讨论的本发明的各个方面，器件2000可以包括覆盖标记。现在参照图27，提供晶圆2100。例如，在一些实施例中，晶圆2100可以包括硅衬底，或在其他实施例中，晶圆2100可以包括另一半导体或介电材料。在晶圆2100上方形成层2110。层2110包括可以图案化的材料，例如介电材料或金属材料。然后在层2110上方形成图案化层2120。在一些实施例中，图案化层2120是图案化的光刻胶层，其可以通过第一光掩模图案化。换句话说，图案化层2120由第一光掩模限定。
现在参照图28，使用图案化的光刻胶层2120作为掩模对器件2000实施蚀刻工艺。由于蚀刻工艺，蚀刻层2110以呈现图案化的光刻胶层2120的顶视图案/形状。图案化层2110可以用作以上讨论的本发明的各个覆盖标记的下层。
现在参照图29，在由图案化层2110限定的开口中形成层2150。然后实施诸如化学机械抛光(CMP)工艺的抛光工艺以平坦化图案化层2110和层2150的上表面。层2150包括与层2110不同的材料。
现在参照图30，在层2110和2150的平坦化上表面上方形成层2210。层2210包括可以图案化的材料，例如介电材料或金属材料。然后在层2210上方形成图案化层2220。在一些实施例中，图案化层2220是图案化的光刻胶层，其可以通过与第一光掩模不同的第二光掩模(用于图案化层2110)图案化。换句话说，图案化层2220由第二光掩模限定。在一些实施例中，图案化层2220可以对应于以上参照图3讨论的上层100A。例如，图案化层2220可以用于测量层2110的覆盖，并且如果测量的覆盖不满意，然后可以去除图案化层2210并用另一图案化层替换以改进覆盖。
现在参照图31，使用图案化的光刻胶层2220作为掩模对器件2000实施蚀刻工艺。由于蚀刻工艺，蚀刻层2210以呈现图案化光刻胶层2220的顶视图案/形状。图案化层2210可以用作以上讨论的本发明的各个覆盖标记的上层。图案化层2210和图案化层2110也可以与图3中的上层和下层类似使用以测量覆盖。
现在参照图32，在由图案化层2210限定的开口中形成层2250。然后实施诸如CMP工艺的抛光工艺以平坦化图案化层2210和层2250的上表面。层2250包括与层2210不同的材料。在一些实施例中，层2150和2250具有相同材料成分。
此时，形成双层覆盖标记。再者，覆盖标记的上层由层2210表示，而覆盖标记的下层由层2110表示。然而，应该理解，图32中所示的覆盖标记是简化的以便于理解。层2210和2110的每个均可以包括以上参照图3至图21C描述的方式布置的多个图案，以及在给定方向上具有偏差(例如，+d或-d)，如上所述。此外，应该理解，其他功能电路组件(例如，金属线或通孔)可以在与覆盖标记的层2210和2110相同的层中被图案化。在层2210和2110之间测量的覆盖可以表示功能电路组件之间的对准程度。
即使在已经实施所有制造工艺之后，仍可以保留本文讨论的覆盖标记，并且晶圆已经被切割并且封装成多个IC芯片。换句话说，本发明的覆盖标记可以在IC芯片中出现或检测到。
在半导体制造中，本发明的覆盖标记可以用于测量不同层之间的对准。覆盖标记的上层和下层之间的对准程度分别表示在与覆盖标记的上层和下层相同的层中形成的其他图案之间的对准。在一些实施例中，覆盖标记中的光栅的衍射光强度可以用于计算不对称信息，以计算对准或覆盖，例如以与以上参照图3讨论的方式类似。
应该理解，虽然在一些实施例中以上讨论的覆盖标记可以用于EUV光刻工艺中以测量不同层之间的对准，但是它们不限于EUV光刻并且可以在其他实施例中用于非EUV光刻。
基于以上讨论，可以看出，本发明提供超越传统方法的优势。然而，应该理解，其他实施例可以提供额外的优势，并且不是所有优势都必需在本文公开，并且没有特定的优势对于所有实施例都是必需的。一个优势是本发明的覆盖标记允许进行更精确的覆盖测量。例如，以上结合图5至图13讨论的覆盖标记的配置可以减少由于图案密度均匀性差而产生的噪声的影响。另一个优点是本发明的覆盖标记允许提取焦点信息。例如，将子图案(例如，图15A至图15B、图17A至图17B和图18A至图18E中所示的子图案)添加到覆盖标记中，这导致以上在图16中讨论的旁瓣。旁瓣允许提取焦点信息，同时不影响覆盖测量值。可以确定最佳焦点范围，例如，如以上参照图19讨论的。又一个优势是本发明的覆盖标记允许提取临界尺寸(CD)信息。例如，如以上参照图21A至图21C讨论的，覆盖标记的组件被配置为具有不同的光栅宽度(即，不同的临界尺寸)以提取临界尺寸信息。在一些实施例中，提取的临界尺寸信息可以包括临界尺寸和衍射光强度(或曝光能量)之间的关系。
本发明的一个实施例涉及装置。该装置包括覆盖标记。覆盖标记包括：位于第一覆盖标记的第一区域中的第一组件，其中，第一组件包括在第一方向上延伸的多个光栅；位于第一覆盖标记的第二区域中的第二组件，其中，第二组件包括在第一方向上延伸的多个光栅；位于第一覆盖标记的第三区域中的第三组件，其中，第三组件包括在与第一方向不同的第二方向上延伸的多个光栅；位于第一覆盖标记的第四区域中的第四组件，其中，第四组件包括在第二方向上延伸的多个光栅。第一区域与第二区域对准。第三区域与第四区域对准。
本发明的另一实施例涉及制造半导体器件的方法。在晶圆上图案化覆盖标记。覆盖标记包括：多个第一光栅，设置在覆盖标记的第一层中；多个第二光栅，设置在覆盖标记的第二层中，其中，第一层和第二层中的一个包括上层，并且第一层和第二层中的另一个包括设置在上层之下的下层；以及多个子图案设置在第一层中，但不设置在第二层中，其中，每个第一光栅的尺寸至少比每个子图案大一个数量级；以及使用覆盖标记实施一个或多个半导体制造工艺。
本发明的又一实施例涉及方法。该方法包括：经由覆盖标记测量衍射光强度，其中，覆盖标记包括上层和相对于上层偏移的下层；基于测量的衍射光强度确定与覆盖标记相关的不对称信息；基于确定的不对称信息计算与覆盖标记相关的覆盖；以及实施以下的至少一个：基于计算的覆盖，提取曝光工艺的焦点信息；或基于衍射光强度，提取与晶圆相关的临界尺寸信息。
根据本发明的一些实施例，提供了一种半导体装置，包括：第一覆盖标记，包括：第一组件，位于所述第一覆盖标记的第一区域中，其中，所述第一组件包括在第一方向上延伸的多个光栅；第二组件，位于所述第一覆盖标记的第二区域中，其中，所述第二组件包括在所述第一方向上延伸的多个光栅；第三组件，位于所述第一覆盖标记的第三区域中，其中，所述第三组件包括在与所述第一方向不同的第二方向上延伸的多个光栅；以及第四组件，位于所述第一覆盖标记的第四区域中，其中，所述第四组件包括在所述第二方向上延伸的多个光栅；其中：所述第一区域与所述第二区域对准；以及所述第三区域与所述第四区域对准。
在上述半导体装置中，所述第一组件、所述第二组件、所述第三组件和所述第四组件的每个均包括光栅的第一子集所在的上层和光栅的第二子集所在的下层。
在上述半导体装置中，对于所述第一组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第二方向上偏移距离+d；对于所述第二组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第二方向上偏移距离-d；对于所述第三组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d；以及对于所述第四组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d。
在上述半导体装置中，所述第一区域、所述第二区域、所述第三区域和所述第四区域对应于正方形的四个拐角区域。
在上述半导体装置中，所述第一覆盖标记的至少部分与集成电路芯片的边缘或测试线的边缘相邻。
在上述半导体装置中，还包括：图案，包括集成电路芯片的至少部分，其中，所述第一覆盖标记设置为与所述图案的边界相邻；以及第二覆盖标记，设置为与所述图案的拐角相邻，其中，所述第二覆盖标记与所述第一覆盖标记不同地配置。
在上述半导体装置中，所述第二覆盖标记包括：第一组件，位于所述第二覆盖标记的第一区域中，其中，所述第一组件包括在所述第一方向上延伸的多个光栅；第二组件，位于所述第二覆盖标记的第二区域中，其中，所述第二组件包括在所述第一方向上延伸的多个光栅，并且其中，所述第一区域和所述第二区域相对于彼此对角设置；第三组件和第四组件，共同位于所述第二覆盖标记的第三区域中并且共享在所述第一方向上延伸的边界，其中，所述第三组件和所述第四组件的每个均包括在所述第二方向上延伸的多个光栅；以及第五组件和第六组件，共同位于所述第二覆盖标记的第四区域中并且共享在所述第一方向和所述第二方向上对角延伸的边界，其中，所述第三区域和所述第四区域相对于彼此对角设置，并且其中，所述第五组件和所述第六组件的每个均包括在所述第二方向上延伸的多个光栅。
在上述半导体装置中，所述第三组件、所述第四组件、所述第五组件和所述第六组件的每个均包括所述光栅的第一子集所在的上层和所述光栅的第二子集所在的下层；对于所述第三组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d；对于所述第四组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d；对于所述第五组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d；以及对于所述第六组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d。
根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，包括：在晶圆上图案化覆盖标记，其中，所述覆盖标记包括：多个第一光栅，设置在所述覆盖标记的第一层中；多个第二光栅，设置在所述覆盖标记的第二层中，其中，所述第一层和所述第二层中的一个包括上层，并且所述第一层和所述第二层中的另一个包括设置在所述上层之下的下层；以及多个子图案，设置在所述第一层中，但不设置在所述第二层中，其中，所述第一光栅的每个的尺寸至少比所述子图案的每个大一个数量级；以及使用所述覆盖标记实施一个或多个半导体制造工艺。
在上述方法中，所述第一光栅和所述第二光栅的每个均在第一方向上延伸；以及所述第一光栅相对于所述第二光栅在与所述第一方向不同的第二方向上偏移。
在上述方法中，所述第一光栅、所述第二光栅和所述子图案均位于所述覆盖标记的第一区域；以及所述覆盖标记包括与所述第一区域对称的第二区域。
在上述方法中，所述覆盖标记包括第一组件和第二组件；所述第一区域和所述第二区域都包括在所述第一组件和所述第二组件中；所述第一组件中的所述第一区域垂直于所述第二组件中的所述第一区域定向；以及所述第一组件中的所述第二区域垂直于所述第二组件中的所述第二区域定向。
在上述方法中，所述第一组件被配置为测量所述半导体器件的第一层和第二层之间的X方向覆盖；以及所述第二组件被配置为测量所述半导体器件的所述第一层和第三层之间的Y方向覆盖。
在上述方法中，所述第一组件中的所述子图案与所述第二组件中的所述子图案不同地配置。
在上述方法中，所述第一组件中的所述第一光栅和所述第二组件中的所述第一光栅具有不同的宽度。
在上述方法中，所述子图案布置为在与每个所述第一光栅相同的方向上延伸的行或列。
在上述方法中，所述子图案包括至少子图案的第一子集和子图案的第二子集；以及所述第一子集中的所述子图案具有与所述第二子集中的所述子图案不同的顶视图轮廓。
根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，包括：通过覆盖标记测量衍射光强度，其中，所述覆盖标记包括上层和相对于所述上层偏移的下层；基于测量的衍射光强度，确定与所述覆盖标记相关的不对称信息；基于确定的不对称信息，计算与所述覆盖标记相关的覆盖；以及实施以下的至少一个：基于计算的覆盖，提取曝光工艺的焦点信息；或基于所述衍射光强度，提取与晶圆相关的临界尺寸信息。
在上述方法中，提取所述焦点信息包括确定用于实施曝光工艺的最佳焦点范围。
在上述方法中，提取所述临界尺寸信息包括确定衍射光强度和临界尺寸之间的关系。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体装置，包括：
第一覆盖标记，包括：
第一组件，位于所述第一覆盖标记的第一区域中，其中，所述第一组件包括在第一方向上延伸的多个光栅；
第二组件，位于所述第一覆盖标记的第二区域中，其中，所述第二组件包括在所述第一方向上延伸的多个光栅；
第三组件，位于所述第一覆盖标记的第三区域中，其中，所述第三组件包括在与所述第一方向不同的第二方向上延伸的多个光栅；以及
第四组件，位于所述第一覆盖标记的第四区域中，其中，所述第四组件包括在所述第二方向上延伸的多个光栅；
其中：
所述第一区域与所述第二区域对准；以及
所述第三区域与所述第四区域对准。
2.根据权利要求1所述的半导体装置，其中，所述第一组件、所述第二组件、所述第三组件和所述第四组件的每个均包括光栅的第一子集所在的上层和光栅的第二子集所在的下层。
3.根据权利要求2所述的半导体装置，其中，
对于所述第一组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第二方向上偏移距离+d；
对于所述第二组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第二方向上偏移距离-d；
对于所述第三组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d；以及
对于所述第四组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d。
4.根据权利要求1所述的半导体装置，其中，所述第一区域、所述第二区域、所述第三区域和所述第四区域对应于正方形的四个拐角区域。
5.根据权利要求1所述的半导体装置，其中，所述第一覆盖标记的至少部分与集成电路芯片的边缘或测试线的边缘相邻。
6.根据权利要求1所述的半导体装置，还包括：
图案，包括集成电路芯片的至少部分，其中，所述第一覆盖标记设置为与所述图案的边界相邻；以及
第二覆盖标记，设置为与所述图案的拐角相邻，其中，所述第二覆盖标记与所述第一覆盖标记不同地配置。
7.根据权利要求6所述的半导体装置，其中，所述第二覆盖标记包括：
第一组件，位于所述第二覆盖标记的第一区域中，其中，所述第一组件包括在所述第一方向上延伸的多个光栅；
第二组件，位于所述第二覆盖标记的第二区域中，其中，所述第二组件包括在所述第一方向上延伸的多个光栅，并且其中，所述第一区域和所述第二区域相对于彼此对角设置；
第三组件和第四组件，共同位于所述第二覆盖标记的第三区域中并且共享在所述第一方向上延伸的边界，其中，所述第三组件和所述第四组件的每个均包括在所述第二方向上延伸的多个光栅；以及
第五组件和第六组件，共同位于所述第二覆盖标记的第四区域中并且共享在所述第一方向和所述第二方向上对角延伸的边界，其中，所述第三区域和所述第四区域相对于彼此对角设置，并且其中，所述第五组件和所述第六组件的每个均包括在所述第二方向上延伸的多个光栅。
8.根据权利要求7所述的半导体装置，其中：
所述第三组件、所述第四组件、所述第五组件和所述第六组件的每个均包括所述光栅的第一子集所在的上层和所述光栅的第二子集所在的下层；
对于所述第三组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d；
对于所述第四组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d；
对于所述第五组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离+d；以及
对于所述第六组件，所述光栅的第一子集相对于所述光栅的第二子集在所述第一方向上偏移距离-d。
9.一种制造半导体器件的方法，包括：
在晶圆上图案化覆盖标记，其中，所述覆盖标记包括：
多个第一光栅，设置在所述覆盖标记的第一层中；
多个第二光栅，设置在所述覆盖标记的第二层中，其中，所述第一层和所述第二层中的一个包括上层，并且所述第一层和所述第二层中的另一个包括设置在所述上层之下的下层；以及
多个子图案，设置在所述第一层中，但不设置在所述第二层中，其中，所述第一光栅的每个的尺寸至少比所述子图案的每个大一个数量级；以及
使用所述覆盖标记实施一个或多个半导体制造工艺。
10.一种制造半导体器件的方法，包括：
通过覆盖标记测量衍射光强度，其中，所述覆盖标记包括上层和相对于所述上层偏移的下层；
基于测量的衍射光强度，确定与所述覆盖标记相关的不对称信息；
基于确定的不对称信息，计算与所述覆盖标记相关的覆盖；以及
实施以下的至少一个：
基于计算的覆盖，提取曝光工艺的焦点信息；或
基于所述衍射光强度，提取与晶圆相关的临界尺寸信息。
CN201811003057.1A 2017-08-31 2018-08-30 一种半导体装置以及制造半导体器件的方法 Active CN109427749B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552536P 2017-08-31 2017-08-31
US62/552,536 2017-08-31
US16/026,309 2018-07-03
US16/026,309 US10915017B2 (en) 2017-08-31 2018-07-03 Multi-function overlay marks for reducing noise and extracting focus and critical dimension information

Publications (2)

Publication Number Publication Date
CN109427749A true CN109427749A (zh) 2019-03-05
CN109427749B CN109427749B (zh) 2021-02-09

Family

ID=65437198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003057.1A Active CN109427749B (zh) 2017-08-31 2018-08-30 一种半导体装置以及制造半导体器件的方法

Country Status (4)

Country Link
US (2) US10915017B2 (zh)
KR (1) KR102205742B1 (zh)
CN (1) CN109427749B (zh)
TW (1) TWI704641B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110914965A (zh) * 2019-10-18 2020-03-24 长江存储科技有限责任公司 用于以基于衍射的叠加量测为基础评估临界尺寸的系统和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294293B2 (en) 2018-09-19 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay marks for reducing effect of bottom layer asymmetry
TWI817438B (zh) * 2022-04-08 2023-10-01 華邦電子股份有限公司 重疊標記

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195398A1 (en) * 2002-12-05 2005-09-08 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
CN101266937A (zh) * 2007-03-14 2008-09-17 台湾积体电路制造股份有限公司 半导体制程的叠置偏移的量测
KR20090044584A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2011026055A2 (en) * 2009-08-31 2011-03-03 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US20130200535A1 (en) * 2012-02-06 2013-08-08 United Microelectronics Corp. Overlay mark for multiple pre-layers and currently layer
TW201539159A (zh) * 2014-04-11 2015-10-16 United Microelectronics Corp 重疊標記組以及選擇測量重疊誤差之配方的方法
WO2016030255A2 (en) * 2014-08-29 2016-03-03 Asml Netherlands B.V. Metrology method, target and substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321442B1 (ko) 1999-12-31 2002-03-18 황인길 반도체 제조 공정에서의 오버레이 측정 방법
KR20110001804A (ko) 2009-06-30 2011-01-06 주식회사 하이닉스반도체 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
US8764995B2 (en) 2010-08-17 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet light (EUV) photomasks, and fabrication methods thereof
US8691476B2 (en) 2011-12-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and method for forming the same
US8715890B2 (en) 2012-01-31 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor mask blanks with a compatible stop layer
US8709682B2 (en) 2012-02-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mask and method for forming the mask
US8841047B2 (en) 2012-04-02 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8628897B1 (en) 2012-07-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8877409B2 (en) 2012-04-20 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reflective mask and method of making same
US8722286B2 (en) 2012-05-31 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods for improved reflective electron beam lithography
US8765330B2 (en) 2012-08-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase shift mask for extreme ultraviolet lithography and method of fabricating same
US8679707B2 (en) 2012-08-01 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lithography mask
US8828625B2 (en) 2012-08-06 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography mask and multilayer deposition method for fabricating same
US8785084B2 (en) 2012-09-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mask fabrication and repair
US8765582B2 (en) 2012-09-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for extreme ultraviolet electrostatic chuck with reduced clamp effect
US8753788B1 (en) 2013-01-02 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus of repairing a mask and a method for the same
US9529268B2 (en) 2014-04-03 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for improving pattern transfer
US9256123B2 (en) 2014-04-23 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an extreme ultraviolet pellicle
US9184054B1 (en) 2014-04-25 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195398A1 (en) * 2002-12-05 2005-09-08 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
CN101266937A (zh) * 2007-03-14 2008-09-17 台湾积体电路制造股份有限公司 半导体制程的叠置偏移的量测
KR20090044584A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2011026055A2 (en) * 2009-08-31 2011-03-03 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US20130200535A1 (en) * 2012-02-06 2013-08-08 United Microelectronics Corp. Overlay mark for multiple pre-layers and currently layer
TW201539159A (zh) * 2014-04-11 2015-10-16 United Microelectronics Corp 重疊標記組以及選擇測量重疊誤差之配方的方法
WO2016030255A2 (en) * 2014-08-29 2016-03-03 Asml Netherlands B.V. Metrology method, target and substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110914965A (zh) * 2019-10-18 2020-03-24 长江存储科技有限责任公司 用于以基于衍射的叠加量测为基础评估临界尺寸的系统和方法
WO2021072743A1 (en) * 2019-10-18 2021-04-22 Yangtze Memory Technologies Co., Ltd. Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology
CN110914965B (zh) * 2019-10-18 2021-05-25 长江存储科技有限责任公司 用于以基于衍射的叠加量测为基础评估临界尺寸的系统和方法
US11162907B2 (en) 2019-10-18 2021-11-02 Yangtze Memory Technologies Co., Ltd. Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology
US11378525B2 (en) 2019-10-18 2022-07-05 Yangtze Memory Technologies Co., Ltd. Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology

Also Published As

Publication number Publication date
KR20190024852A (ko) 2019-03-08
TW201921574A (zh) 2019-06-01
US20190064654A1 (en) 2019-02-28
TWI704641B (zh) 2020-09-11
US11448975B2 (en) 2022-09-20
CN109427749B (zh) 2021-02-09
US10915017B2 (en) 2021-02-09
US20210165315A1 (en) 2021-06-03
KR102205742B1 (ko) 2021-01-22

Similar Documents

Publication Publication Date Title
KR101751576B1 (ko) 극자외선 리소그래피 공정, 및 쉐도우 현상이 감소되고 강도가 향상된 마스크
US6641959B2 (en) Absorberless phase-shifting mask for EUV
CN105319860B (zh) 缓解用于id图案的缺陷适印性的方法
US11448975B2 (en) Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US20200209732A1 (en) Phase-shift mask for extreme ultraviolet lithography
US20230359135A1 (en) Overlay marks for reducing effect of bottom layer asymmetry
US6525818B1 (en) Overlay alignment system using polarization schemes
US20230384663A1 (en) EUV Lithography Mask With A Porous Reflective Multilayer Structure
US9316900B2 (en) Extreme ultraviolet lithography process and mask
US20240012340A1 (en) Multi-Function Overlay Marks for Reducing Noise and Extracting Focus and Critical Dimension Information
KR101679476B1 (ko) Ｅｕｖ 리소그래피 프로세스 및 마스크
CN104914677B (zh) 制造具有增强的缺陷可修复性的集成电路的方法
US11137684B2 (en) Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
GB2302962A (en) Phase shift mask
US8233210B2 (en) Illumination aperture for optical lithography
US20110042587A1 (en) EUV projection lens and optic system having the same
CN109752919A (zh) 光罩
TWI570773B (zh) 微影系統中的微影製程、光罩與其產生方法
TWI689987B (zh) 使用光遮罩基板形貌的ｅｕｖ圖案化
TW512425B (en) Method for minimizing optical proximity effects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant