CN101262218B - 数据多路及顺/反向输出控制电路 - Google Patents

Abstract

本发明公开一种数据多路及顺/反向输出控制电路，其特征在于包括基本导通信号产生电路、中间信号产生电路、输出路数选择电路和输出端口电路。本发明通过基本导通信号电路、中间信号产生电路、输出路数选择电路和输出端口电路的设置，接收路数选择信号、起始总线选择信号和顺/反向输出控制信号的设定并进行一系列处理，不仅可以实现单路、双路和四路输出，输出路数可选，还可以指定传输起始列，并实现数据的顺向或反向输出，从而满足多种工作情况下的使用要求。

Description

数据多路及顺/反向输出控制电路

技术领域

本技术属于微电子技术领域，用于实现数据的多路输出及顺/反向输出，适用于各种具有多列输出数据的电路。

背景技术

随着数据处理能力的提高，电路的处理数据量大大增加，进而对数据处理速度也提出了更高的要求。为了提高电路的处理速度，提高运算电路的精确度，以及确保采样电路对实物数据进行采集的实时性，对数据的传输提出了比以往更高的要求。希望在相同的时间内能够传输更多的数据，或者说相同的数据量的情况下，所用的传输时间更少，从而提高整体电路的性能。用数据的并行传输代替串行传输，可以有效地提高数据的传输速率。

同时，在现代多种复杂的应用情况下，对数据的处理，运算也是多种多样，因此对数据传输也具有新的要求，比如对数据传输的顺序，要求不仅能够实现顺向读出(即按照指定的参考正向读出)，并且能够实现反向输出(即与参考正向相反的方向读出)。另外，希望不仅实现从第一列数据开始传输，还能够实现由用户指定传输的起始列。

发明内容

本发明的目的就在于提供一种数据多路及顺/反向输出控制电路，根据输入信号的选择，除了保证接口有限的情况下的数据单路输出，还可以实现数据的两路以及四路输出；同时可以指定传输起始列，并实现数据的顺向或反向输出，从而满足多种工作情况下的使用要求。

为实现上述发明目的，本发明采用如下技术方案：

一种数据多路及顺/反向输出控制电路，其特征在于包括基本导通信号产生电路、中间信号产生电路、输出路数选择电路和输出端口电路，基本导通信号产生电路通过外部端口分别接收起始总线选择信号、路数选择信号以及中间信号产生电路输出的中间控制信号，产生待转换的基本导通信号；中间信号产生电路与基本导通信号产生电路连接，接收所述基本导通信号，并通过外部端口分别接收路数选择信号以及顺/反向输出控制信号，进行逻辑运算后分别产生中间控制信号、多路输出控制基本信号以及选通信号；输出路数选择电路分别与基本导通信号产生电路和中间信号产生电路连接，接收所述基本导通信号、多路输出控制基本信号以及选通信号，将基本导通信号转换为各输出端口的总线开关控制信号输出；输出端口电路分别与输出路数选择电路和中间信号产生电路连接，接收所述总线开关控制信号和中问控制信号，并根据路数选择信号将所述总线开关控制信号转换为总线分开关控制信号，分配到相应的输出端口，使数据通过选定的总线和选定的输出端口输出。

本发明的数据多路及顺/反向输出控制电路应用于8总线数据传输系统，每一根总线分为四条支路，每条支路由一个开关控制，分别连接到四个输出端口OUTA，OUTB，OUTC，OUTD，可实现数据的单路、双路及四路输出。第i(i＝1～8)根总线上的四个开关的控制信号分别设为：outAi、outBi、outCi、outDi。在某一时刻，这四个控制信号中只有一个有效即为高电平，当某个控制信号为高电平时，其控制的开关闭合，从而该总线传输的数据经由该开关控制的支路传输到对应的输出端口。

电路的输入信号包括路数选择信号CH0和CH1，起始总线选择信号X1，X2，以及顺/反向控制信号R1。设定当CH0＝CH1＝0时，信号由OUTA单路输出；当CH0＝0，CH1＝1时，信号由OUTA，OUTB两路同时输出；当CH0＝CH1＝1时，信号由OUTA，OUTB，OUTC，OUTD四路同时输出。当R1＝0时，从选择的总线开始顺向读出，反之从选择的总线中反向读出。

8根传输总线(总线1～总线8)传输N(N为8的倍数)列的数据，每根总线传输(N/8)列的数据。总线1传输第0，8，16，24，…(N-8)列的数据，总线2传输第1，9，17，25，…(N-7)列的数据，依次类推，总线8传输第7，15，23，…(N-1)列的数据。对8根总线进行选择需要3位起始总线选择信号，为了扩充功能，同时实现对传输顺序的控制，采取特定的算法，由X2，X1和R1信号一起控制实现起始总线的选择和对顺/反向传输的选择(设定X2为高位，X1为低位)。当顺向传输时，X2，X1和R1的组合取值为000、010、100或110，起始总线可以从第1，3，5，7根总线中进行选择(000对应总线1，依次类推，110对应总线7)；反向传输时，X2，X1和R1的组合取值为111、101、011或001，起始总线可从第2，4，6，8根总线中进行选择(111对应总线2，依次类推，001对应总线8)。这样，本发明一共可以实现6种读出方式：单路顺向、单路反向、双路顺向、双路反向、四路顺向和四路反向。

基本导通信号产生电路根据起始总线选择信号X1，X2及路数选择信号研CH0，CH1产生一系列的低脉冲信号，即基本导通信号T1～T8，这些低脉冲信号作为下一级输出路数选择电路的输入信号，经后续电路变换后可得到两路或四路的导通信号。与起始总线信号X1，X2对应，T1～T8信号中的某一个首先产生有效低电平脉冲，并依次传递下去。输出路数选择电路根据顺/反向控制信号R1以及路数选择信号CH0，CH1的设置将基本导通信号产生电路产生的基本导通信号T1～T8转换成最后待分配到各输出端口的导通控制信号，即总线开关控制信号OS1～OS8。输出端口电路根据输入路数选择信号CH1将这8个开关控制信号OS1～OS8分配到四个输出端口OUTA，OUTB，OUTC，OUTD。

本发明的有益效果在于：

1.本发明的数据多路及顺/反向输出控制电路通过基本导通信号电路、中间信号产生电路、输出路数选择电路和输出端口电路的设置，接收路数选择信号的设定并进行一系列处理，可以实现单路、双路和四路输出，输出路数可选，在接口有限的情况下可保证数据单路输出，当双路或四路通道并行传输数据时，能显著提高数据传输速率，在相同数据流的情况下减少了传输时间，在有多列数据等待传输的情况下其作用尤为明显。

2.本发明的数据多路及顺/反向输出控制电路通过基本导通信号电路、中间信号产生电路、输出路数选择电路和输出端口电路的设置，接收起始总线选择信号和顺/反向输出控制信号的设定并进行一系列处理，可以指定传输起始列，并实现数据的顺向或反向输出，从而满足多种工作情况下的使用要求。

3.本发明的数据多路及顺/反向输出控制电路容易实现硬件上的扩展，适用范围广。

附图说明

下面结合附图和具体实施方式对本发明作进一步的阐述。

图1为本发明的功能原理示意图；

图2为本发明的电路结构框图；

图3为基本导通信号产生电路图；

图4为中间信号产生电路图；

图5为输出路数选择电路框图；

图6为输出路数选择电路中传输组单元电路图：

图7为输出端口电路图；

图8为输出端口电路中传输对单元电路图；

图9为单路输出示意图；

图10为两路输出示意图；

图11为四路输出示意图；

图12为单路顺向输出，X1＝X2＝R1＝0时的波形图；

图13为单路反向输出，X1＝X2＝0、R1＝1时的波形图；

图14为两路顺向输出，R1＝0，X2＝X1(X1取任意值)时的波形图；

图15为四路顺向输出，R1＝0(X1，X2取任意值)时的波形图。

具体实施方式

如图1所示为本发明的功能原理示意图。原理图中以N(N为8的倍数)列数据为例，该N列数据通过8根传输总线传输，每一根总线分为四条支路，每条支路由一个开关控制，分别连接到四个输出端口OUTA，OUTB，OUTC，OUTD，可实现数据的单路、双路及四路输出。在数据传输之前，可以根据具体应用情况对数据进行各种预处理，如采样保持，放大，数据转换等等。图中以列放大作为数据输出前端处理的最后一级处理，列放大后的数据即需要传输的数据。

图2是本发明的电路结构框图，本发明的数据多路及顺/反向输出控制电路包括：基本导通信号产生电路、中间信号产生电路、输出路数选择电路和输出端口电路，各部分电路均包括多个输入端和多个输出端。基本导通信号产生电路通过外部端口分别接收起始总线选择信号(包括第1、第2起始总线选择信号X1、X2)、路数选择信号(包括第1、第2路数选择信号)以及中间信号产生电路输出的中间控制信号(包括第1、第2中间控制信号)，产生待转换的基本导通信号(包含第1～第8基本导通信号T1～T8)；中间信号产生电路与基本导通信号产生电路连接，接收所述基本导通信号T1～T8，并通过外部端口分别接收路数选择信号CH0、CH1以及顺/反向输出控制信号R1，进行逻辑运算后分别产生中间控制信号O2、O4、多路输出控制基本信号(包括第9～第14输出控制基本信号T9～T14)以及选通信号(包括第1～第6选通信号S1～S6)；输出路数选择电路分别与基本导通信号产生电路和中间信号产生电路连接，接收所述基本导通信号T1～T8、多路输出控制基本信号T9～T14以及选通信号S1～S6，将基本导通信号T1～T8和多路输出控制基本信号T9～T14转换为各输出端口的总线开关控制信号(包括第1～第8总线开关控制信号OS1～OS8)输出；输出端口电路分别与输出路数选择电路和中间信号产生电路连接，接收所述总线开关控制信号OS1～OS8和中间控制信号O2、O4，并根据第2路数选择信号CH1将所述总线开关控制信号OS1～OS8转换为总线分开关控制信号outAi、outBi、outCi、outDi(i＝1～8)，分配到相应的输出端口，使数据通过选定的总线及其支路和选定的输出端口输出。

基本导通信号产生电路的输入信号包括起始第1、第2总线选择信号X1、X2和第1、第2路数选择信号CH0、CH1，以及中间信号产生电路输出的第1、第2中间控制信号O2、O4，其输出信号包括第1～第8基本导通信号T1～T8。第1、第2总线选择信号X1、X2设定数据传输的起始总线；第1、第2路数选择信号CH0、CH1设定数据输出的路数，当CH0＝CH1＝0时数据单路输出，CH0＝0，CH1＝1时数据两路(双路)输出，CH0＝CH1＝1时数据四路输出。中问信号产生电路的输入信号包括基本导通信号T1～T8，还包括路数选择信号CH0、CH1和顺/反向输出控制信号R1，该电路通过对这些输入信号进行逻辑运算产生中间控制信号O2、O4，多路输出控制基本信号T9～T14以及选通信号S1～S6，并输出到其他电路进行控制。输出路数选择电路的输入信号包括基本导通信号T1～T8、多路输出控制基本信号T9～T14以及选通信号S1～S6，其输出信号包括各输出端口的总线开关控制信号OS1～OS8。输出端口电路与输出路数选择电路和中间信号产生电路连接，输入信号包括各输出端口的总线开关控制信号OS1～OS8、路数选择信号中的CH1以及中间控制信号O2、O4，其输出信号为每根总线上的四个开关的控制信号，也是最终端口控制信号，分别为：outAi、outBi、outCi、outDi(i＝1～8)，总线开关控制信号OS1～OS8通过这样的转换被分配到相应的输出端口，使传输数据通过选定的总线及其支路和选定的端口输出。

图3示出基本导通信号产生电路。电路包括级联的四个下降沿主从RS触发器级联构成，每个下降沿主从RS触发器由一个上升沿D触发器和一个下降沿D触发器级联构成。图中①③⑤⑦所示结构为上升沿D触发器，②④⑥⑧所示结构为下降沿D触发器。每一个上升沿D触发器包含7个端口：公共时钟信号端CLK，置位端A，清零端D，第一数据输入端Y，第二数据输入端X，第一数据输出端V，第二数据输出端Z，两个数据输出端输出相反的信号；每一个下降沿D触发器包含7个端口：公共时钟信号端CLK，置位端A，清零端D，第一数据输入端B，第二数据输入端NB，第一数据输出端Y，第二数据输出端X，两个数据输出端输出相反的信号。每一个上升沿D触发器的数据输出端V、Z分别连接到后一个下降沿D触发器的数据输入端B、NB；同样，每一个下降沿D触发器的数据输出端Y、X也分别连接到后一个上升沿D触发器的数据输入端Y、X；最后一个下降沿D触发器⑧的数据输出端Y、X分别连接到第一个上升沿触发器①的数据输入端Y、X。第一个上升沿触发器①和第一个下降沿触发器②的置位端A、清零端D分别输入信号A1、D1，同理，第二个上升沿触发器③和第二个下降沿触发器④的置位端A、清零端D分别输入A2、D2，第三个上升沿触发器⑤和第三个下降沿触发器⑥的置位端A、清零端D分别输入A3、D3，第四个上升沿触发器⑦和第四个下降沿触发器⑧的置位端A、清零端D分别输入A4、D4。其值如下：

$A1=\stackrel{\‾}{X2}\·O2+O4+\stackrel{\‾}{X1}\·\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{X0};D1=\stackrel{\‾}{\stackrel{\‾}{X2}\·O2+O4+\stackrel{\‾}{X1}\·\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{X0}}$

$A2=X2\·O2+\stackrel{\‾}{X2}\·X1\·\stackrel{\‾}{\mathrm{CH}1},D2=\stackrel{\‾}{X2\·O2+\stackrel{\‾}{X2}\·X1\·\stackrel{\‾}{\mathrm{CH}1}};A3=\stackrel{\‾}{X1}\·X2\·\stackrel{\‾}{\mathrm{CH}1},$

$D3=\stackrel{\‾}{\stackrel{\‾}{X1}\·X2\·\stackrel{\‾}{\mathrm{CH}1}};A4=X1\·X2\·\stackrel{\‾}{\mathrm{CH}1},D4=\stackrel{\‾}{X1\·X2\·\stackrel{\‾}{\mathrm{CH}1}},$

以上逻辑运算可通过一系列门组合电路实现，为简洁图中不再画出。其中信号O2，O4是中间信号产生电路利用路数选择信号CH0，CH1产生的中间控制信号。O2＝CH0·CH1，O4＝CH0·CH1。当单路输出时，CH1＝1，O2＝O4＝0；两路输出时，O2＝1，CH1＝O4＝0；四路输出时，O4＝1，CH1＝O2＝0。利用上升沿和下降沿D触发器输出信号对输入信号的延时，4个上升沿D触发器的第2数据输入端X的输入信号和第2数据输出端Z(反信号输出端)的输出信号分别进行与非运算得到基本导通信号中的T1、T3、T5、T7，4个下降沿D触发器的第1数据输入端B的输入信号和第1数据输出端Y(正信号输出端)的输出信号分别进行与非运算得到基本导通信号中的T2、T4、T6、T8。根据输入信号的设置，基本导通信号T1～T8中的某一个首先产生低脉冲，并且该低脉冲顺序传递下去。X1＝X2＝0时，单路(CH0＝CH1＝0)、两路(CH0＝0，CH1＝1)、四路(CH0＝CH1＝1、)输出时产生低脉冲的顺序都是T3，T4，T5，T6，T7，T8，T1，T2；X1＝0，X2＝1时，当单路输出时，产生低脉冲的顺序是T7，T8，T1，T2，T3，T4，T5，T6；当两路输出时，产生低脉冲的顺序是T5，T6，T7，T8，T1，T2，T3，T4；当四路输出时，产生低脉冲的顺序是T3，T4，T5，T6，T7，T8，T1，T2；x1＝1，X2＝0时，当单路输出时，产生低脉冲的顺序是T5，T6，T7，T8，T1，T2，T3，T4；当两路输出时，产生低脉冲的顺序是T3，T4，T5，T6，T7，T8，T1，T2；当四路输出时，产生低脉冲的顺序也是T3，T4，T5，T6，T7，T8，T1，T2；X1＝X2＝1时，当单路输出时，产生低脉冲的顺序是T1，T2，T3，T4，T5，T6，T7，T8；当两路输出时，产生低脉冲的顺序是T5，T6，T7，T8，T1，T2，T3，T4；当四路输出时，产生低脉冲的顺序是T3，T4，T5，T6，T7，T8，T1，T2。

数据两路同时传输时，8个支路开关需要4个控制信号即可工作，四路同时传输时，8个支路开关需要2个控制信号即可工作。如图4所示，中间信号产生电路对基本导通信号T1～T8进行逻辑运算产生多路输出控制基本信号T9～T14。第9～第12输出控制基本信号T9～T12作为两路输出控制基本信号，第13、第14输出控制基本信号T13、T14作为四路输出控制基本信号，T9＝T1·T5，T10＝T3·T7，T11＝T4·T8，T12＝T6·T2，T13＝T1·T3·T5·T7，T14＝T2·T4·T6·T8。从而两路并行传输时8个开关依次导通一遍的周期变为单路传输时8个开关依次导通一遍的周期的一半。同理，四路传输时8个开关依次导通一遍的周期变为单路传输时8个开关依次导通一遍的周期的四分之一。

中问信号产生电路还利用CH1(CH1的反信号，利用非门即可实现)，O2，O4，R1和R1信号得到单路、两路、四路顺/反向输出的第1～第6选通信号S1～S6。选通信号S1～S6用于控制输出路数选择电路中传输门的PMOS管的导通与否，从而控制传输门导通与否。其中 $S1=\stackrel{\‾}{\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{R1}},$ $S2=\stackrel{\‾}{\stackrel{\‾}{\mathrm{CH}1}\·R1},$ $S3=\stackrel{\‾}{O2\·\stackrel{\‾}{R1}},$ S4＝O2·R1， $S5=\stackrel{\‾}{O4\·\stackrel{\‾}{R1}},$ S6＝O4·R1。S1作为控制单路顺向传输有效的信号，S2作为控制单路反向传输有效的信号，S3作为控制两路顺向传输有效的信号，S4作为控制两路反向传输有效的信号，S5作为控制四路顺向传输有效的信号，S6作为控制四路反向传输有效的信号。

图5为输出路数选择电路框图，该电路可以产生符合输出顺序要求的波形。该部分电路由8个传输组单元501组成。8个传输组单元501的输出端输出总线开关控制信号OS1～OS8。

传输组单元501的电路结构如图6所示，每个传输组单元501由3个传输门对构成，分别对应着单路、两路和四路输出的情况。第i(i＝1～8)个传输组单元501的输入信号Ai-1、Ai-2、Ai-3、Bi-1、Bi-2、Bi-3、Ci-1、Ci-2、Ci-3、Di-1、Di-2、Di-3、Ei-1、Ei-2、E-3、Fi-1、Fi-2、Fi-3分别如下：NS1，NT3，S1，NS2，NT2，S2，NS3，T10，S3，NS4，T12，S4，NS5，T13，S5，NS6，T14，S6；

NS1，NT4，S1，NS2，NT1，S2，NS3，T10，S3，NS4，T12，S4，NS5，T13，S5，NS6，T14，S6；

NS1，NT5，S1，NS2，NT8，S2，NS3，T11，S3，NS4，T9，S4，NS5，T13，S5，NS6，T14，S6；

NS1，NT6，S1NS2，NT7，S2，NS3，T11，S3，NS4，T9，S4，NS5，T13，S5，NS6，T14，S6；

NS1，NT7，S1，NS2，NT6，S2，NS3，T9，S3，NS4，T11，S4，NS5，T14，S5，NS6，T13，S6；

NS1，NT8，S1，NS2，NT5，S2，NS3，T9，S3，NS4，T11，S4，NS5，T14，S5，NS6，T13，S6；

NS1，NT1，S1，NS2，NT4，S2，NS3，T12，S3，NS4，T10，S4，NS5，T14，S5，NS6，T13，S6；

NS1，NT2，S1，NS2，NT3，S2，NS3，T12，S3，NS4，T10，S4，NS5，T14，S5，NS6，T13，S6，

其中N^＊水信号表示^＊信号的反信号，反信号通过非门即可实现，图中为了简洁不再画出，信号NT1～NT8作为单路输出控制基本信号，第9～第12输出控制基本信号T9～T12即前述两路输出控制基本信号，第13、第14输出控制基本信号T13、T14即前述四路输出控制基本信号。在6种输出模式(单路顺向、单路反向、双路顺向、双路反向、四路顺向和四路反向)中的某一确定的输出模式下，信号S1～S6中只有一个为低电平，从而每个传输组单元501的6个传输门中只有一个导通：单路顺向输出时，S1为低电平，其他5个信号均为高电平；单路反向传输时，S2为低电平，其他5个信号均为高电平；两路顺向输出时，S3为低电平，其他5个信号均为高电平；两路反向输出时，S4为低电平，其他5个信号均为高电平；四路顺向输出时，S5为低电平，其他5个信号均为高电平；四路反向输出时，S6为低电平，其他5个信号均为高电平。信号S1～S6分别控制传输组单元501中第1行到第6行的传输门的导通与否。因此，当S1为0即单路顺向传输时，每个传输组单元501仅第一行传输门导通进行传输，从而总线开关控制信号OS1～OS8分别为NT3，NT4，NT5，NT6，NT7，NT8，NT1，NT2；当S2为0即单路反向传输时，每个传输组单元501仅第二行传输门导通进行传输，从而总线开关控制信号OS1～OS8分别为NT2，NT1，NT8，NT7，NT6，NT5，NT4，NT3；同理，当S3为0即两路顺向输出时，总线开关控制信号OS1～OS8分别为T10，T10，T11，T11，T9，T9，T12，T12；当S4为0即两路反向输出时，总线开关控制信号OS1～OS8分别为T12，T12，T9，T9，T11，T11，T10，T10；当S5为0即四路顺向输出时，总线开关控制信号OS1～OS8分别为T13，T13，T13，T13，T14，T14，T14，T14；当S6为0即四路反向输出时，总线开关控制信号分别为T14，T14，T14，T14，T13，T13，T13，T13，通过该一系列的转换，基本导通信号T1～T8和多路输出控制基本信号T9～T14被转换为总线开关控制信号OS1～OS8。

图7为输出端口电路图。输出端口电路产生的总线分开关控制信号outA1～outA8，outB1～outB8，outC1～outC8，outD1～outD8分别作为四个输出端口OUTA，OUTB，OUTC，OUTD的8个支路开关控制信号。输出端口电路包括与输出端口对应的端口组，每个端口组由8个传输门对构成，分别接收8个总线开关控制信号OS1～OS8并转换为对应的总线分开关控制信号。当单路输出时，总线开关控制信号OS1～OS8分别通过传输门传输给ouA1outA8，从而分配到端口OUTA~两路输出时，总线开关控制信号OS1～OS8分别通过传输门传输给outA1，outB2，outA3，outB4，outA5，outB6，outA7，outB8，从而分配到端口OUTA，OUTB；四路输出时，总线开关控制信号OS1～OS8分别通过传输门传输给outA1，outB2，outC3，outD4，outA5，outB6，outC7，outD8，从而分配到端口OUTA，OUTB，OUTC，OUTD。在这三种情况下，除了这些导通的传输门外，其他的传输门都通过控制信号以及传输固定电平的作用使得相应的支路开关控制信号都传输0值，从而其控制的相应的支路不连通。

图7中每个端口组中传输门对的结构图如图8所示，每个传输门对有4个输入端口，标号为1#～4#，输出端口标号为5#。输出OUTA组8个传输门对的1～5#端口分别连接如下：GND，OS1，VDD，VDD，outA1；CH1，OS2，CH1，VDD，outA2(CH1在图中表示为CH_)；O4，OS3，O4，VDD，outA3；CH1，OS4，CH1，VDD，outA4；GND，OS5，VDD，VDD，outA5；CH1，OS6，CH1，VDD，outA6；O4，OS7，O4，VDD，outA7；CH1，OS8，CH1，VDD，outA8。输出OUTB组8个传输门对outB1～outB8的1～5#端口分别连接如下：VDD，OS1，GND，VDD，outB1；CH1，OS2，CH1，VDD，outB2；VDD，OS3，GND，VDD，outB3；O2，OS4，O2，VDD，outB3；O2，OS4，O2，VDD，outB4；VDD，OS5，GND，VDD，outB5，CH1，OS6，CH1，VDD，outB6；VDD，OS7，GND，VDD，outB7：O2，OS8，O2，VDD，outB8。输出OUTC组8个传输对outC1～outC8的1～5#端口分别连接如下：VDD，OS1，GND，VDD，outC1；VDD，OS2，GND，VDD，outC2；O4，OS3，O4，VDD，outC3；VDD，OS4，GND，VDD，outC4；VDD，OS5，GND，VDD，outC5；VDD，OS6，GND，VDD，outC6；O4，OS7，O4，VDD，outC7；VDD，OS8，GND，VDD，outC8。输出OUTD组8个传输对outD1～outD8的1～5#端口分别连接如下：VDD，OS1，GND，VDD，outD1；VDD，OS2，GND，VDD，outD2；VDD，OS3，GND，VDD，outD3；O4，OS4，O4，VDD，outD4；VDD，OS5，GND，VDD，outD5；VDD，OS6，GND，VDD，outD6；VDD，OS7，GND，VDD，outD7；O4，OS8，O4，VDD，outD8。

整个电路的工作过程如下：

整个电路的输入信号包括路数选择信号CH0，CH1，顺/反向输出控制信号R1，起始总线选择信号X1，X2。其中路数选择信号CH0，CHI确定输出的路数，顺/反向输出控制信号R1决定输出是按参考正向或与参考正向相反的方向读出数据，起始总线选择信号X1，X2为起始总线控制信号。根据起始总线选择信号X1、X2，路数选择信号CH0、CH1以及中间控制信号O2、O4，基本导通信号产生电路产生的基本导通信号T1～T8中某一个首先产生有效脉冲(低脉冲)，并依次将低脉冲传递下去；中问信号产生电路对基本导通信号T1～T8、路数选择信号CH0、CH1和顺/反向输出控制信号R1进行逻辑运算产生中问控制信号O2、O4，多路输出控制基本信号T9～T14，以及选通信号S1～S6；输出路数选择电路在选通信号S1～S6的控制下，对从基本导通信号T1～T8变换来的单路输出控制基本信号NT1～NT8、两路输出控制基本信号T9～T12以及四路输出控制基本信号T13、T14进行转换，得到满足输出要求的总线开关控制信号OS1～OS8；输出端口电路则按照要求将总线开关控制信号OS1～OS8分配到相应的输出端口。当CH0＝CH1＝0时，OUTA单路输出，总线开关控制信号OS1～OS8分别分配到outA1～outA8，当CH1＝1，CH0＝0时，OUTA，OUTB两路同时输出，OS1～OS8分别分配到outA1，outB2，outA3，outB4，outA5，outB6，outA7，outB8；当CH0＝CH1＝1时，OUTA，OUTB，OUTC，OUTD四路同时输出，即OS1～OS8分别分配到outA1，outB2，outC3，outD4，outA5，outB6，outC7，outD8。

图8、图9、图10分别示出单路输出、两路输出和四路输出功能示意图。配合行选择功能电路(本发明中不包含)，可以从指定的行开始逐列输出数据。示意图中以第0行作为选定的行，当X2X1RI＝000时，从第0行第0列单元(0，0)开始传输，当X2X1R1＝111，从第0行第(N-1)列单元((N-1)，0)开始传输。

下面给出本发明的具体实施例，以更清楚地介绍本发明的内容。

实施例一：CH0＝CH1＝0，R1＝0，X2＝XI＝0，即单路顺向输出，从第1根总线开始输出。

根据输入的X1，X2信号和CH0，CH1信号，基本导通信号产生电路中T3最先产生一个宽度为半个CLK的低电平脉冲。X2＝X1＝0和R1＝0决定了从总线1最先开始输出。S1信号为0，从而输出路数选择电路2中8个传输组单元501中均只有第一行传输门导通，OS1～OS8分别等于NT3，NT4，NT5，NT6，NT7，NT8，NT1，NT2。输出端口电路中，OUTA组中的8个传输门在控制信号的作用下均打开，且传输总线开关的控制信号，outA1～outA8分别等于OS1～OS8，依次产生宽度为半个CLK的高电平脉冲，而其他三个端口OUTB、OUTC、OUTD的传输门在控制信号的作用下，均传输O信号。这样，便实现从总线1开始传输，由OUTA端口顺序输出。该实施例的波形图见图12。

实施例二：CH0＝CH1＝0，R1＝1，X1＝X2＝0，即单路反向输出，从第8根总线开始输出。

根据输入的X1，X2信号和CH0，CH1信号，基本导通信号产生电路中T3最先产生一个宽度为半个CLK的低电平脉冲。X1＝X2＝0和R1＝1决定了从总线8最先开始输出。S2信号为0，从而输出路数选择电路中8个传输组中均第二行传输门导通，OS1～OS8分别等于NT2，NT1，NT8，NT7，NT6，NT5，NT4，NT3。输出端口电路中，OUTA组中的8个传输门在控制信号的作用下均打开且传输开关控制信号，outA8～outA1分别等于OS8～OS1，依次产生宽度为半个CLK的高电平脉冲，而其他三个端口的传输门在控制信号的作用下，均传输O信号。这样，便实现从总线8开始传输，由OUTA端口反向输出。该实例波形见图13。

实施例三：X2＝1，R1＝0，CH0＝0，CH1＝1，(X1取任意值)即两路：OUTA，OUTB顺向输出，从第5根和第6根总线开始传输。

根据输入的X1，X2信号和CH0，CH1信号，基本导通信号产生电路按照T5，T6，T7，T8，T1，T2，T3，T4的顺序依次产生宽度为半个CLK周期的低电平脉冲。从而两路输出控制基本信号T9，T12，T10，T11依次产生宽度为半个CLK周期的高电平脉冲。S3信号为0，从而输出路数选择电路中8个传输组单元501中均只有第3行传输门导通，outA1，outB2，outA3，outB4，outA5，outB6，outA7，outB8分别等于OS1～OS8，从而分别等于T10，T10，T11，T11，T9，T9，T12，T12。因此，输出端口电路中依次产生8个高电平脉冲的开关控制信号是：outA5(outB6)，outA7(outB8)，outA1(outB2)，outA3(outB4)。该实施例的波形图见图14。

实施例四：R1＝0，CH0＝CH1＝1，(X1，X2取任意值)即四路：OUTA，OUTB，OUTC，OUTD四路顺向输出，从第1～4根总线同时开始传输。

根据输入的R1信号和CH0，CH1信号，基本导通信号产生电路按照T3，T4，T5，T6，T7，T8，T1，T2的顺序依次产生宽度为半个CLK周期的低电平脉冲。从而四路输出控制基本信号T13，T14依次产生宽度为半个CLK周期的高电平脉冲。S5为0，从而输出路数选择电路中第5行传输门导通，OS1～OS8分别等于T13，T13，T13，T13，T14，T14，T14，T14。输出端口电路中outA1，outB2，outC3，outD4，outA5，outB6，outC7，outD8分别传输OS1～OS8，即分别传输T13，T13，T13，T13，T14，T14，T14，T14；输出端口电路中其他传输门均传输O信号。因此，最终依次产生高脉冲的顺序是：outA1(outB2，outC3，outD4)，outA5(outB6，outC7，outD8)。该实例波形图为图15。

Claims (1)

1.一种数据多路及顺/反向输出控制电路，其特征在于包括基本导通信号产生电路、中间信号产生电路、输出路数选择电路和输出端口电路，基本导通信号产生电路通过外部端口分别接收起始总线选择信号、路数选择信号以及中间信号产生电路输出的中间控制信号，产生待转换的基本导通信号；中间信号产生电路与基本导通信号产生电路连接，接收所述基本导通信号，并通过外部端口分别接收路数选择信号以及顺/反向输出控制信号，进行逻辑运算后分别产生中间控制信号、多路输出控制基本信号以及选通信号；输出路数选择电路分别与基本导通信号产生电路和中间信号产生电路连接，接收所述基本导通信号、多路输出控制基本信号以及选通信号，将基本导通信号转换为各输出端口的总线开关控制信号输出；输出端口电路分别与输出路数选择电路和中间信号产生电路连接，接收所述总线开关控制信号和中间控制信号，并根据路数选择信号将所述总线开关控制信号转换为总线分开关控制信号，分配到相应的输出端口，使数据通过选定的总线和选定的输出端口输出；

所述起始总线选择信号包括第1、第2起始总线选择信号，路数选择信号包括第1、第2路数选择信号，中间控制信号包括第1、第2中间控制信号，基本导通信号包括第1～第8基本导通信号，选通信号包括第1～第6选通信号，多路输出控制基本信号包括第9～第14输出控制基本信号，第9～第12输出控制基本信号作为两路输出控制基本信号，第13、第14输出控制基本信号作为四路输出控制基本信号，令：第1、第2总线选择信号分别为X1、X2，第1、第2路数选择信号分别为CH0、CH1，第1、第2中间控制信号分别为O2、O4，第1～第8基本导通信号分别为T1～T8，第1～第6选通信号分别为S1～S6，第9～第14输出控制基本信号分别为T9～T14，顺/反向输出控制信号为R1，其逻辑运算关系为：

$O2=\stackrel{\‾}{\mathrm{CH}0}\·\mathrm{CH}1,$ O4＝CH0·CH1

$T9=\stackrel{\‾}{T1\·T5},$ $T10=\stackrel{\‾}{T3\·T7},$ $T11=\stackrel{\‾}{T4\·T8},$ $T12=\stackrel{\‾}{T6\·T2},$

$T13=\stackrel{\‾}{T1\·T3\·T5\·T7},$ $T14=\stackrel{\‾}{T2\·T4\·T6\·T8}$

$S1=\stackrel{\‾}{\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{R1}},$ $S2=\stackrel{\‾}{\stackrel{\‾}{\mathrm{CH}1}\·R1},$ $S3=\stackrel{\‾}{O2\·\stackrel{\‾}{R1}},$ $S4=\stackrel{\‾}{O2\·R1},$ $S5=\stackrel{\‾}{O4\·\stackrel{\‾}{R1}},$ $S6=\stackrel{\‾}{O4\·R1};$

所述基本导通信号产生电路包括四个级联的下降沿主从RS触发器，每个下降沿主从RS触发器由一个上升沿D触发器和一个下降沿D触发器级联构成，每一个上升沿D触发器包含7个端口：公共时钟信号端，置位端，清零端，第一数据输入端，第二数据输入端，第一数据输出端，第二数据输出端；每一个下降沿D触发器包含7个端口：公共时钟信号端，置位端，清零端，第一数据输入端，第二数据输入端，第一数据输出端，第二数据输出端；每一个上升沿D触发器的第一、第二数据输出端分别连接到后一个下降沿D触发器的第一、第二数数据输入端，每一个下降沿D触发器的第一、第二数数据输出端分别连接后一个上升沿D触发器的第一、第二数数据输入端，最后一个下降沿D触发器的第一、第二数数据输出端分别连接到第一个上升沿触发器的第一、第二数数据输入端；令：第i个上升沿触发器和第i个下降沿触发器的置位端和清零端的输入信号分别为Ai、Di，i＝1～4，Ai、Di分别由第1、第2起始总线选择信号，第2路数选择信号以及第1、第2中间控制信号逻辑运算产生，逻辑运算公式为：

$A1=\stackrel{\‾}{X2}\·O2+O4+\stackrel{\‾}{X1}\·\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{X0};$ $D1=\stackrel{\‾}{\stackrel{\‾}{X2}\·O2+O4+\stackrel{\‾}{X1}\·\stackrel{\‾}{\mathrm{CH}1}\·\stackrel{\‾}{X0}}$

$A2=X2\·O2+\stackrel{\‾}{X2}\·X1\·\stackrel{\‾}{\mathrm{CH}1},$ $D2=\stackrel{\‾}{X2\·O2+\stackrel{\‾}{X2}\·X1\·\stackrel{\‾}{\mathrm{CH}1}};$ $A3=\stackrel{\‾}{X1}\·X2\·\stackrel{\‾}{\mathrm{CH}1},$

$D3=\stackrel{\‾}{\stackrel{\‾}{X1}\·X2\·\stackrel{\‾}{\mathrm{CH}1}};$ $A4=X1\·X2\·\stackrel{\‾}{\mathrm{CH}1},$ $D4=\stackrel{\‾}{X1\·X2\·\stackrel{\‾}{\mathrm{CH}1}},$

每个上升沿D触发器的第二数据输入端的输入信号和第二数据输出端的输出信号分别进行与非运算，得到第1、第3、第5、第7基本导通信号，每个下降沿D触发器的第一数据输入端的输入信号和第一数据输出端的输出信号分别进行与非运算，得到第2、第4、第6、第8基本导通信号；

所述输出路数选择电路包括8个传输组单元，每个传输组单元包括3个传输门对，8个传输组单元所包括的各传输门的数据输入端分别接收相应的基本导通信号的反信号、两路输出控制基本信号和四路输出控制基本信号，每个传输组单元的6个传输门分别由第1～第6选通信号控制，使在任一输出模式下，每个传输组单元的6个传输门中只有一个导通，实现将第1～第8基本导通信号和第9～第14多路输出控制基本信号转换为8个总线开关控制信号，分别为第1～第8总线开关控制信号，第1～第8总线开关控制信号分别从8个传输组单元的输出端输出；

所述输出端口电路包括与输出端口对应的端口组，每个端口组包括8个传输门对，分别接收所述8个总线开关控制信号并转换为对应的总线分开关控制信号，8个总线开关控制信号通过该转换分配到相应的输出端口，使数据通过选定的总线和选定的输出端口输出。

Images