CN101261971B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101261971B CN101261971B CN 200810082197 CN200810082197A CN101261971B CN 101261971 B CN101261971 B CN 101261971B CN 200810082197 CN200810082197 CN 200810082197 CN 200810082197 A CN200810082197 A CN 200810082197A CN 101261971 B CN101261971 B CN 101261971B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor chip
- sheet
- sealing material
- electroconductive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。具备:第一表面(5a)上配设有半导体元件的第一电极(5a1)并且与第一表面(5a)相对置的第二表面(5b)上配设有半导体元件的第二电极(5b1)的半导体芯片(5);连接在第一表面(5a)上的第一导电性部件(6a);连接在第二表面(5b)上的第二导电性部件(6b);与第一导电性部件(6a)连接并且具有比第一导电性部件(6a)大的连接面积的第一外部电极(2a);与第二导电性部件(6b)连接,并且具有比第二导电性部件(6b)大的连接面积的第二外部电极(2b);以及在第一和第二外部电极(2b、2b)之间利用加热进行熔融及硬化来密封半导体芯片(5)和导电性部件(6)的密封材料(3)。
Description
技术领域
本发明涉及组装了半导体芯片的半导体装置及其制造方法。
背景技术
现有技术的半导体装置如以下的专利文献1所述那样,使用焊线进行半导体芯片与外部电极之间的电连接。如果用例如简易地表示使用了焊线的半导体装置的图38进行说明的话,半导体装置1000具备在其表面和里面分别具有表面侧电极1001a和里面侧电极1001b的半导体芯片1001。在该半导体芯片1001上,外部电极1002经由图中没有表示的导电性部件与其里面侧电极1001b连接,而且用焊线1004连接半导体芯片1001的表面侧电极1001a与外部电极1003之间。该半导体装置1000被密封树脂1005气密性密封。半导体装置1000用图中没有表示的导电性部件连接基板1006上设置的布线焊盘1007与外部电极1002、1003,通过这样进行电连接。
并且,作为半导体装置的其他形态,可以列举例如图39所示的形态。该半导体装置1010由叠层电容器1011和连接在其两端的一对外部电极1012、1012构成。该外部电极1012、1012的除与叠层电容器1011连接的面之外的5个面分别成为电极。并且,在基板1013上设置的布线焊盘1014上载置有外部电极1012、1012,如图39所示,从布线焊盘1014到外部电极1012、1012堆焊有焊料1015,由此电连接基板1013和半导体装置1010。
[专利文献1]日本特开2006-278520号公报
但是,具有上述专利文献1所公开的结构的使用了焊线的半导体装置存在以下问题。
即,随着便携电话等电子设备的普及,要求提高例如电子部件的电气特性等,但在该使用了焊线的半导体装置中,由于焊线部分增加了电阻值,因此难以提高电气特性。并且,如图38所示的那样,半导体芯片1001的表面侧电极1001a到外部电极1003的连接为一对一分别进行连接,因此不能削减制造工序和缩短制造时间,结果不能提高生产效率。
并且,在图39所示的半导体装置1010的情况下,虽然与使用了焊线的半导体装置1000相比,提高了没使用焊线相应的电气特性,但制造叠层电容器1011时可发生其内部的元件损坏的问题。即,虽然层叠硬的绝缘物质层夹住元件进行热压接来制造图39所示的叠层电容器1011,但在安装半导体芯片时,有时因在热压接时作用在叠层电容器1011上的负荷而给半导体芯片造成损伤,制造的成品率降低。
并且,半导体芯片与夹着该半导体芯片的部件之间的可靠性试验或落下等产生的冲击还有可能使粘接界面产生剥离。这也是使制造成品率降低的一个原因。
而且,图38和图39中任一个所示的半导体装置都需要显示极性,但如果对每个半导体装置都必须分别显示极性的话,则不能提高生产效率。
发明内容
本发明就是为了解决上述问题而完成的,本发明的目的在于,提供一种通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
本发明的实施方式的第一特征在于,在半导体装置中,具备:第一表面上配设有半导体元件的第一电极并且与第一表面相对置的第二表面上配设有半导体元件的第二电极的半导体芯片;连接在半导体芯片的第一表面上的第一导电性部件;连接在半导体芯片的第二表面上的第二导电性部件;与第一导电性部件连接并且具有比第一导电性部件大的连接面积的第一外部电极;与第二导电性部件连接并且具有比第二导电性部件大的连接面积的第二外部电极;以及在第一外部电极与第二外部电极之间利用加热进行熔融及硬化来密封半导体芯片、第一导电性部件和第二导电性部件的密封材料。
本发明的实施方式的第二特征在于,在半导体装置的制造方法中,包括:在片状密封材料上形成通孔的工序;将设置了通孔的片状密封材料分别粘接到第一外部电极和第二外部电极上的工序;将导电性材料填充到粘接在第一外部电极上的第一片状密封材料和粘接在第二外部电极上的第二片状密封材料的各个通孔中的工序;在第一表面上配设了半导体元件的第一电极并且与第一表面相对置的第二表面上配设了半导体元件的第二电极的半导体芯片上,将由填充到第一片状密封材料的通孔中的导电性材料形成的第一导电性部件连接到第一电极上,并且将由填充到第二片状密封材料的通孔中的导电性材料形成的第二导电性部件连接到第二电极上的工序;从第一外部电极和第二外部电极向被第一导电性部件和第二导电性部件夹着的半导体芯片加压并加热来熔融第一片状密封材料和第二片状密封材料,从而密封半导体芯片、第一导电性部件和第二导电性部件的工序;进一步加热并硬化第一片状密封材料和第二片状密封材料的工序。
发明效果:
如果采用本发明,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
附图说明
图1是表示本发明的第一实施方式的半导体装置的整体的图。
图2是用于说明本发明的第一实施方式的半导体装置的内部结构的整体说明图。
图3是沿A-A线剖切表示图2所示的半导体装置的A-A线剖视图。
图4是说明本发明的第一实施方式的半导体装置的制造方法的第一工序图。
图5是说明本发明的第一实施方式的半导体装置的制造方法的第二工序图。
图6是说明本发明的第一实施方式的半导体装置的制造方法的第三工序图。
图7是剖切表示本发明的第二实施方式的半导体装置的整体的剖视图。
图8是剖切表示本发明的第二实施方式的半导体装置的整体的剖视图。
图9是说明本发明的第二实施方式的半导体装置的制造方法的第一工序图。
图10是说明本发明的第二实施方式的半导体装置的制造方法的第二工序图。
图11是说明本发明的第二实施方式的半导体装置的制造方法的第三工序图。
图12是表示本发明的第三实施方式的半导体装置的整体的整体图。
图13是沿B-B线剖切表示图12所示的半导体装置的B-B线剖视图。
图14是说明本发明的第三实施方式的半导体装置的制造方法的第一工序图。
图15是说明本发明的第三实施方式的半导体装置的制造方法的第二工序图。
图16是说明本发明的第三实施方式的半导体装置的制造方法的第三工序图。
图17是表示本发明的第四实施方式的半导体装置的整体的整体图。
图18是沿C-C线剖切表示图17所示的半导体装置的C-C线剖视图。
图19是说明本发明的第四实施方式的半导体装置的制造方法的第一工序图。
图20是说明本发明的第四实施方式的半导体装置的制造方法的第二工序图。
图21是说明本发明的第四实施方式的半导体装置的制造方法的第三工序图。
图22是说明本发明的第四实施方式的半导体装置的制造方法的第四工序图。
图23是表示本发明的第五实施方式的半导体装置的整体的整体图。
图24是沿D-D线剖切表示图23所示的半导体装置的D-D线剖视图。
图25是说明本发明的第五实施方式的半导体装置的制造方法的第一工序图。
图26是说明本发明的第五实施方式的半导体装置的制造方法的第二工序图。
图27是说明本发明的第五实施方式的半导体装置的制造方法的第三工序图。
图28是说明本发明的第五实施方式的半导体装置的制造方法的第四工序图。
图29是说明本发明的第五实施方式的半导体装置的制造方法的第五工序图。
图30是表示本发明的第六实施方式的半导体装置的整体的整体图。
图31是沿E-E线剖切表示图30所示的半导体装置的E-E线剖视图。
图32是说明本发明的第六实施方式的半导体装置的制造方法的第一工序图。
图33是说明本发明的第六实施方式的半导体装置的制造方法的第二工序图。
图34是表示本发明的第七实施方式的半导体装置的整体的整体图。
图35是沿F-F线剖切表示图34所示的半导体装置的F-F线剖视图。
图36是说明本发明的第七实施方式的半导体装置的制造方法的第一工序图。
图37是说明本发明的第七实施方式的半导体装置的制造方法的第二工序图。
图38是说明现有技术的半导体装置的剖视图。
图39是说明现有技术的半导体装置的剖视图。
具体实施方式
下面参照附图详细说明本发明的实施方式。
(第一实施方式)
本发明的第一实施方式的半导体装置1的整体如图1所示呈大致长方体形状。半导体装置1中设置有一对外部电极2、2。半导体装置1中设置有被这对外部电极2、2夹着的用片状密封材料3密封的区域。该片状密封材料3密封半导体装置1内部设置的半导体芯片(图1中没有表示)。一对外部电极2、2上分别实施了电镀处理,外部电极2的除与片状密封材料3接触的面以外的5个面被电镀膜4覆盖,形成5面电极。片状密封材料3的颜色可以任意地改变,通过在密封半导体芯片时使用颜色不同的片状密封材料3,能够显示半导体装置1的极性。另外,该半导体装置1在上述图39所示的状态下使用。
图2为使该片状密封材料3成为透明的材料而能够从外部视觉观察地表示用片状密封材料3密封的半导体芯片5的说明图。半导体芯片5呈大致长方体的形状,使其短边方向配置成与半导体装置1的长边方向平行。半导体芯片5中,在第一表面5a上配设有半导体元件的第一电极5a1,在与第一表面5a相对置的第二表面5b上配设有半导体元件的第二电极5b1。
第一导电性部件6a连接在该半导体芯片5的第一表面5a上,第二导电性部件6b连接在第二表面5b上。而且,第一外部电极2a和第二外部电极2b夹着该第一导电性部件6a和第二导电性部件6b相连接。
通过将半导体芯片5这样地配置在半导体装置1内,能够将半导体芯片5中表面积最大的面作为与外部电极2(导电性部件6)的连接面,从而获取大的导通面,因此能够提高电力特性。电流沿着外部电极2b、第二导电性部件6b、第二表面5b(第二电极5b1)、第一表面5a(第一电极5a1)、第一导电性部件6a、外部电极2a的顺序或其相反的方向流动。
此外,半导体芯片5的设置了电极的第一表面5a和第二表面5b的表面积以及第一导电性部件6a和第二导电性部件6b的表面积的大小比通过导电性部件6连接的第一外部电极2a和第二外部电极2b的表面积小。通过使半导体芯片5和导电性部件6为这样的尺寸,能够将它们配置在半导体装置1的内部中央,能够用片状密封材料3覆盖并密封半导体芯片5和导电性部件6的周围。
图3为沿A-A线剖切表示图2所示的半导体装置1的A-A线剖视图。半导体芯片5位于半导体装置1的长边方向的大致中央位置,经由导电性部件6由一对外部电极2夹着。并且,一对外部电极2还夹着片状密封材料3,在其内部密封有半导体芯片5和导电性部件6。在外部电极2的5个面上形成有电镀膜4。另外,在该图3中,为了使导电性部件6与半导体芯片5的电极面整个面连接,其连接面的面积与半导体芯片5的电极面的表面积大小相同。
下面用图4~图6说明本发明的第一实施方式的半导体装置1的制造方法。
首先,准备好形成为片状的片状密封材料3。该片状密封材料3具有下述特征,即,一旦加热到特性的温度(例如130℃)就熔融,密封材料整体具有流动性,但继续加热例如到达175℃时则硬化。通过在密封材料具有流动性时加压,能够形成任意的形状,机械加工性好。并且,还可以不改变密封材料的材料物理特性而只改变颜色。
该片状密封材料3的厚度T(参照图4)可以根据夹着半导体芯片5而连接的导电性部件6的厚度选择各种厚度。该片状密封材料3的厚度影响半导体装置1的外形尺寸。
在该片状密封材料3上用例如激光或钻头形成多个用来填充导电性部件6的通孔3a(参照图4)。该通孔3a的口径L可以根据该半导体装置1所要求的电气特性任意确定。该口径L越大,相应地填充到该通孔3a中的导电性部件6的大小越大,并且与半导体芯片5的第一表面5a和第二表面5b上设置的第一电极5a1和第二电极5b1连接的连接面积也变大。因此,能够根据导电性部件6的大小调节半导体装置1的导路直径,能够调节电气特性。另外,虽然图4至图6中使导电性部件6的表面积与半导体芯片5的表面积大小相同,但导电性部件6的大小也可以形成为比半导体芯片5的表面积大。
使用例如层压装置将形成了通孔3a的片状密封材料3临时压接在外部电极2上。为了将半导体芯片5夹在半导体装置1中,需要2个临时压接了该片状密封材料3的外部电极2,因此预先制作至少2个以上。
如图4所示,将导电性部件6填充到临时压接在外部电极2上的片状密封材料3的通孔3a中。该导电性部件6适合使用例如银(Ag)糊或铜(Cu)糊,用例如印刷法等方法填充到通孔3a中。
然后如图5所示那样使半导体芯片5的第二表面5b与第二导电性部件6b接触来将半导体芯片5载置到临时压接了片状密封材料3的第二外部电极2b上。另一方面,使第一导电性部件6a与半导体芯片5的第一表面5a接触来将临时压接了片状密封材料3的第一外部电极2a载置到半导体芯片5上。通过这样使半导体芯片5处于被临时压接了片状密封材料3的第一外部电极2a和第二外部电极2b夹着的状态。
进而,如图6的箭头所示那样,从夹住半导体芯片5的电极面的第一外部电极2a和第二外部电极2b向半导体芯片5加压并且加热。片状密封材料3如上所述地被例如130℃的热量熔融,填充到相邻的半导体芯片5、5之间。如果继续加热并在约175℃的温度下放置1小时左右,则该密封材料硬化。通过在相邻的半导体芯片5、5之间填充密封材料并硬化,半导体芯片5与导电性部件6一起被片状密封材料3密封。另外,当片状密封材料3被硬化时,与半导体芯片5的电极接触的导电性部件6也硬化。
在片状密封材料3和导电性部件6硬化后,如图6的虚线所示那样用比相邻的半导体芯片5、5之间的间隔薄的刀片切割相邻的半导体芯片5、5之间,形成图1所示那样的单个半导体装置1。然后将第一外部电极2a和第二外部电极2b浸渍到填充到电镀膜内的电镀液中,通过这样能够在第一外部电极2a和第二外部电极2b的5个面上形成电镀膜4。该电镀处理既可以在第一外部电极2a和第二外部电极2b的表面上进行一层,也可以层叠多层镀银、镀焊料等。尤其是通过在最外侧使用镀焊料,与将半导体装置1连接到基板上时使用的焊料之间的浸润性变好。
这样一来,通过形成用片状密封材料3密封半导体芯片5的周围并使一对外部电极2通过导电性部件6与半导体芯片5上设置的电极面电连接的半导体装置1,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
即,由于使用具有加热到特定温度而熔融这一特性的片状密封材料3密封半导体芯片5,因此利用该片状密封材料3所具有的柔软度能够避免制造半导体装置1时损伤半导体芯片5。同时由于将导电性部件6设置到片状密封材料3上设置的通孔3a中,因此通过调节该通孔3a的大小能够进行基于导电性部件6的电流的导路直径和布线长度的调节,能够提高电气特性。并且,由于能够一次统一地将导电性部件和外部电极连接到很多半导体芯片上,因此能够缩短制造时间并生产大量的半导体装置,能够提高生产效率。
另外,本发明的实施方式中的半导体装置通过采用5面电极,除了具有上述效果外,由于在将半导体装置安装到基板上时能够视觉察看焊料的结合状态,并且外部电极与基板之间的焊料能够形成充分的角焊缝,因此还具有减少冲击等外力引起的破损等通过采用5面电极带来的安装时的优良效果,在这些点上是当然的。
(第二实施方式)
下面说明本发明的第二实施方式。另外,第二实施方式中与上述第一实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
本发明的实施方式的半导体装置中认为最脆弱的部分为半导体芯片与导电性部件之间的界面以及导电性部件与外部电极之间的界面。因此,由于例如在半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲,可能在上述界面上产生断裂。
图7为表示本发明的第二实施方式的半导体装置11的剖面的剖视图。上述第一实施方式中的半导体装置1采取用第一外部电极2a和第二外部电极2b夹着半导体芯片5的结构。与此相对,第二实施方式的半导体装置11如图7所示,不是采用由第一外部电极2a和第二外部电极2b夹着半导体芯片5的结构,而是采用外部电极2的长度超过半导体装置11长度的一半,半导体芯片5偏向配置在半导体装置11的一端区域的结构。
在半导体芯片5上,如果将图7所示的连接外部电极2和导电性部件6的面作为第一表面5a,则在该第一表面5a上设置有第一电极5a1。导电性部件6连接在第一表面5a上,而且在该导电性部件6上连接有外部电极2,在外部电极2上通过电镀处理形成有电镀膜4。半导体芯片5和连接在第一表面5a上的导电性部件6的周围用片状密封材料3密封。另外,在该图7中,为了使导电性部件6与半导体芯片5的第一表面5a全面连接,使导电性部件6的与第一表面5a连接的连接面的面积与半导体芯片5的第一表面面积大小相同。
另一方面,在半导体芯片5的与第一表面相对置的第二表面5b上设置有第二电极5b1。该第二电极5b1上不连接导电性部件6和外部电极2,直接进行电镀处理以便覆盖密封第二电极5b1和半导体芯片5的片状密封材料3。
通过该电镀处理在半导体芯片5等上形成的电镀膜14如图7所示,膜的覆盖超过导电性部件6及片状密封材料3与外部电极2之间的结合面。通过进行电镀而覆盖到导电性部件6与外部电极2的界面,用电镀膜14保护半导体芯片5与导电性部件6的界面和导电性部件6与外部电极2的界面。
此外,作为将半导体芯片5配置到偏向半导体装置11的长边方向的一端区域的结构,也可以考虑图8那样的半导体装置11a。该半导体装置11a虽然与图7所示的半导体装置11一样,将半导体芯片5配置到偏向半导体装置11的长边方向的一端区域,但与半导体芯片5的第一表面5a连接的导电性部件6x形成得比较大,超过半导体装置11a的中央区域。另一方面,外部电极2x形成得比半导体装置11的外部电极2小。另外,密封导电性部件6x的片状密封材料3x也与导电性部件6x的大小相配合而沿半导体装置11a的长边方向形成得比较大。
图8所示的半导体装置11a中,外部电极2x上形成的电镀膜4x和覆盖半导体芯片5的第二表面5b的电镀膜14x都分别覆盖导电性部件6x与外部电极2x的界面和半导体芯片5与导电性部件6x的界面。
下面用图9至图11说明本发明的第二实施方式的半导体装置11的制造方法。
如图9所示,首先,将多个半导体芯片5载置到载物台17上,使得第二表面5b上设置的第二电极5b1与载物台17接触。为了在后续的工序中填充密封材料,此时相邻的多个半导体芯片5之间分开载置。该半导体芯片5之间的距离可以考虑获得希望的电气特性所需要的密封材料量来任意设定。另一方面,在与此工序不同的其他工序中,如图10所示那样在准备好的片状密封材料3上设置通孔3a,制造临时压接了该片状密封材料3的外部电极2。然后将导电性部件6填充到该通孔3a中。该外部电极2与利用上述第一实施方式的制造方法制造的外部电极2相同(参照图7)。
接着,定位并载置图10所示的外部电极2上设置的导电性部件6,使其与载置在载物台17上的半导体芯片5的第一表面5a上设置的第一电极5a1接触。然后如图11所示那样从外部电极2和载物台17向半导体芯片5加热并加压。通过加热使片状密封材料3熔融填充到相邻的半导体芯片5之间,通过进一步加热使片状密封材料3硬化。同时导电性部件6也硬化。
在片状密封材料3硬化后,从半导体芯片5的第二表面5b上取下载物台17,如图11所示那样在相邻的半导体芯片5之间(参照图11的虚线)用比半导体芯片的间隔薄的刀片进行切割,形成单个半导体装置11。然后虽然图中没有表示,但进行电镀处理,以便覆盖外部电极2一侧和半导体芯片5的第二表面5b(参照图7和图8)。通过该电镀处理形成像第一实施方式中说明过的那样形成了单层或多层电镀膜从而形成5面电极。
这样一来,通过形成用片状密封材料3密封半导体芯片5的周围并用导电性部件6电连接外部电极2和半导体芯片5上设置的电极面的半导体装置11,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
而且,在第二实施方式中,具有第一实施方式中叙述的全部效果,并且将半导体芯片配置在半导体装置的偏向长边方向的一端区域。由此,即使例如由于在进行半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲而在半导体装置的中央附近施加了力,也能够防止在半导体芯片与导电性部件的界面、以及导电性部件与外部电极的界面上产生断裂等半导体芯片的破损。并且,形成覆盖这些界面的电镀膜也有助于防止半导体芯片的破损。
(第三实施方式)
下面说明本发明的第三实施方式。另外,第三实施方式中与上述第一或第二实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
第三实施方式中的半导体装置21如图12所示呈大致长方体形状。该半导体装置21与第一和第二实施方式中的半导体装置1、半导体装置11不同的点在于,不是通过导电性部件6连接半导体芯片5和外部电极2,而是导电性部件26起外部电极2的作用。
图13为沿B-B线剖切表示图21的半导体装置21的B-B线剖视图。半导体装置21具有位于半导体装置21的大致中央的半导体芯片5、连接该半导体芯片5的具有第一电极5a1的第一表面5a和具有第二电极5b1的第二表面5b的导电性部件26、以及密封半导体芯片5的片状密封材料23,没有设置外部电极2。
半导体装置21中的导电性部件26的与半导体芯片5的第一表面5a和第二表面5b上设置的第一和第二电极5b1接触的一端的面积比半导体芯片5的第一表面5a和第二表面5b的面积小,另一端的面积比半导体芯片5的第一表面5a和第二表面5b的面积大。即,如图13所示形成大致T字形,大致T字形的中央纵轴26a的一端与半导体芯片5的第一表面5a和第二表面5b连接。该导电性部件26的另一端形成大致T字形的横轴26b,该横轴26b的面积比作为导电性部件26的一端的纵轴26a与第一表面5a和第二表面5b连接的连接面积大。并且,横轴26b在其两端与长度比纵轴26a短的纵轴26c连接。这些横轴26b和短纵轴26c在半导体装置21的表面露出,在这部分导电性部件26起5面电极的作用。
如图13所示,片状密封材料23密封半导体芯片5的第一表面5a及第二表面5b与对置于该第一表面5a和第二表面5b的横轴26b的面之间,并且密封连接于与半导体芯片5的第一表面上的导电性部件26的短纵轴26c与连接于半导体芯片5的第二表面上的外部电极26的短纵轴26c的相对的空间内。该短纵轴26c的没被片状密封材料23密封而露出的面和片状密封材料23构成同一个平面,形成半导体装置21的外部表面。
下面用图14至图16说明本发明的第三实施方式的半导体装置21的制造方法。
如图14所示,将片状密封材料23载置在例如切割片27上,通过切割以一定间隔格子状地形成用来形成导电性部件26的短纵轴26c的沟槽。图14中首先用切割刀片形成长度为被称为高度T1的沟槽23a。该T1的长度相当于导电性部件26的短纵轴26c的长度。
接着,用钻头或激光在片状密封材料23上设置以到导电性部件26上设置的相邻的沟槽23a和沟槽23a的距离相等的点为该孔口径的中心点的通孔23b(参照图14)。该通孔23b的长度T相当于导电性部件26的纵轴26a的长度。该片状密封材料23的高度T可以考虑半导体装置21的大小及电流的布线长度决定。在本状态下,如图14所示,在片状密封材料23上形成多个凹状。制造多个这样的片状密封材料23。
如图15所示,将导电性材料填充到在此前的工序中形成的沟槽23a和通孔23b中,并且在片状密封材料23的不与切割片27接触的面上也涂敷例如高T2的导电性材料。该高度T2相当于导电性部件26的横轴26b的厚度。然后使该导电性材料暂时硬化作为导电性部件26。接着从这样形成的片状密封材料23和导电性部件26(以下将由片状密封材料23和导电性部件26构成的部件适当称为“构成材料”)上取下切割片27。制造多个这种状态的构成材料。
然后将取下了切割片27的构成材料翻转过来,将之前与切割片27接触的片状密封材料23的面作为上(将其称为“第二构成材料28b”),将半导体芯片5载置在通孔23b的位置上。在该通孔23b上形成导电性部件26的纵轴26a,纵轴26a和半导体芯片5的第二表面5b接触。
再将另外的构成材料(将该构成材料称为“第一构成材料28a”)重叠在该载置的半导体芯片5上。即,使第一构成材料28a中的导电性部件26的纵轴26a与半导体芯片5的第一表面5a相接触地载置在半导体芯片5上。通过这样使半导体芯片5处于被第一构成材料28a和第二构成材料28b夹着的状态。
接着,向着半导体芯片5对夹着半导体芯片5的第一构成材料28a和第二构成材料28b施加压力并加热,使片状密封材料23熔融。图16表示该片状密封材料23熔融并密封半导体芯片5的状态。然后用比沟槽23a薄的刀片通过片状密封材料23的沟槽23a的中心进行切割,通过切割成单片,制造图13所示的半导体装置21。
这样一来,通过形成用片状密封材料3密封半导体芯片5的周围并使导电性部件26与半导体芯片5上设置的电极面电连接的半导体装置21,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
而且,通过采用使导电性部件起外部电极的作用的结构,不用设置使用金属制的板的外部电极,不需要进行金属(外部电极)与树脂(片状密封材料)的组合这种一般情况下难以进行的不同材料统一切割即可,半导体装置的制造工序变得容易,能够提高生产效率。
(第四实施方式)
下面说明本发明的第四实施方式。另外,第四实施方式中与上述第一~第三实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
第四实施方式中的半导体装置31如图17所示呈大致长方体形状,用片状密封材料33密封半导体芯片5(图17中没有表示),在半导体装置31的长边方向的两端形成有作为外部电极的一对电镀膜34、34。
图18为沿C-C线剖切表示图17所示的半导体装置31的C-C线剖视图。第四实施方式的半导体装置31与上述第一~第三实施方式的半导体装置不同的点在于,相对半导体装置31的长边方向相对的半导体芯片5的朝向不同。即,如从图18能够明白的那样,第四实施方式中的半导体装置31中半导体芯片5被密封成其长边方向与半导体装置31的长边方向平行的朝向,并且其朝向与第一~第三实施方式中的半导体芯片5成90度。
在半导体芯片5上,在第一表面5a上配设第一电极5a1,在第二表面5b上配设第二电极5b1。并且,半导体芯片5的周围即除第一表面5a和第二表面5b以外的4个面被密封材料38密封。该密封材料38的长度与第一表面5a和第二表面5b之间的长度相同,来密封半导体芯片5,如后面将要叙述的图20所示那样,密封材料38的与接触半导体芯片5的面成直角的面分别与半导体芯片5的第一表面5a和第二表面5b形成同一个平面。
半导体芯片5的第一表面5a和第二表面5b上分别连接有导电性部件36。更详细为,第一导电性部件36a与第一表面5a的整个面连接,但第一导电性部件36a的一端部与第一表面5a的一端部对齐连接。即,如图18所示那样,第一导电性部件36a的一端部36aa以第一表面5a的一端部5aa为起点与整个第一表面5a连接。而且第一导电性部件36a被形成为,超过第一表面5a的另一端部5ab延伸到密封半导体芯片5的密封材料38a的表面中与该密封材料38a的接触半导体芯片5的面相对置的一面的端部(表示为终端38aa)(该第一导电性部件36a的另一端部表示为另一端部36ab)。
另一方面,与第二表面5b的整个面连接的第二导电性部件36b使第二导电性部件36b的一端部与第二表面5b的一端部对齐连接。即,如图18所示,第二导电性部件36b的一端部36ba以第二表面5b的一端部5ba为起点与整个第二表面5b连接。其中,该第二表面5b的一端部5ba与第一表面5a的一端部5aa位于对角上。而且第二导电性部件36b被形成为,越过第二表面5b的另一端部5bb延伸到密封半导体芯片5的密封材料38b的表面中与该密封材料38b的接触半导体芯片5的面相对置的一面的端部(表示为终端38ba)(该第二导电性部件36b的另一端部表示为另一端部36bb)。即,第一导电性部件36a和第二导电性部件36b夹着半导体芯片5彼此不同地连接。
在第一导电性部件36a和密封材料38b上,与被第二导电性部件36b覆盖的面相对置且与半导体芯片5的第一表面5a形成同一个平面的面,被第一片状密封材料33a密封。并且在第二导电性部件36b和密封材料38a上,与被第一导电性部件36a覆盖的面相对置且与半导体芯片5的第二表面5b形成同一个平面的面,被第二片状密封材料33b密封。
有关第四实施方式的半导体装置31的制造方法后面叙述,统一制造多个半导体装置,并通过进行切割变成单片。此时,进行切割,使第一导电性部件36a的另一端部36ab在通过切割形成的面上表现出来。即,通过切割使第一片状密封材料33a、第一导电性部件36a的另一端部36ab、密封材料38a和第二片状密封材料33b形成同一个平面,在该同一个平面上进行电镀处理形成第一电镀膜34a。
并且,通过切割使第二片状密封材料33b、第二导电性部件36b的另一端部36bb、密封材料38b和第一片状密封材料33a也形成同一个平面,在该同一个平面上进行电镀处理形成第二电镀膜34b。由此,在半导体装置31的长边方向两端的区域形成第一电镀膜34a和第二电镀膜34b,该电镀膜通过焊料与基板连接,由此将半导体装置31安装到基板上。并且,在该半导体装置31中,例如经由电镀膜34a从第一导电性部件36a的另一端部36ab流过第一导电性部件36a的电流经由半导体芯片5流过第二导电性部件36b,并流向第二导电性部件36b的另一端部36bb和电镀膜34b。
下面用图19~22说明本发明的第四实施方式的半导体装置31的制造方法。
当向例如图19所示的箭头方向拉伸载置了多个半导体芯片5的切割片37时,相邻的半导体芯片5彼此分离。在这种状态下将密封材料38填充到相邻的半导体芯片5之间形成的间隙中,临时硬化。图20中表示通过从半导体芯片5上方流入密封材料38并用刮板刮半导体芯片5的未与切割片37接触的面来将密封材料38填充到半导体芯片5之间的间隙中的方法,但也可以通过例如印刷法等填充密封材料38。通过该刮板加工,密封材料38的厚度(高度)与半导体芯片5的厚度(高度)相同。
另一方面,在与图19和图20所示的工序不同的其他工序中用印刷法等在片状密封材料33上隔开预定的间隔形成导电性部件36。然后载置图20所示的由半导体芯片5和密封材料38构成的薄片(事先取下切割片37),使半导体芯片5的表面与该导电性部件36连接(参照图21)。
在将半导体芯片5载置到第二导电性部件36b上时,使第二导电性部件36b与半导体芯片5的整个第二表面5b连接,并且,与密封材料38边界接触的半导体芯片5的一个端部被定位成,与第二导电性部件36b的一端部36ba对齐。通过这样载置,与半导体芯片5的另一端部边界接触的密封材料38的一部分与半导体芯片5一起连接在第二导电性部件36b上。另外,虽然与半导体芯片5的另一端部边界接触的密封材料38的未与第二导电性部件36b连接的区域与第二片状密封材料33b之间产生空间,但该空间因第二片状密封材料33b熔融后硬化而被第二片状密封材料33b密封。
接着如图21所示那样将第一导电性部件36a载置并连接到半导体芯片5的第一表面5a上。在进行该连接时也与上述第二表面5b与第二导电性部件36b的连接一样,使第一导电性部件36a与半导体芯片5的整个第一表面5a连接,并且与密封材料38边界接触的半导体芯片5的一个端部被定位成与第一导电性部件36a的一端部36aa对齐。这里所说的“半导体芯片5的一个端部”是指上述第二表面5b与第二导电性部件36b的连接的说明中的“半导体芯片5的另一端部”。这样一来,通过连接第一导电性部件36a,第一导电性部件36a和第二导电性部件36b夹着半导体芯片5彼此不同地分别连接到第一表面5a和第二表面5b上。
接着如图22的箭头所示那样从密封半导体芯片5的第一片状密封材料33a和第二片状密封材料33b向半导体芯片5加压并加热,使片状密封材料33熔融、硬化。然后如图22的虚线所示那样,经过填充了密封材料38的、第一导电性部件36a的另一端部36ab与第二导电性部件36b的另一端部36bb之间进行切割。
进行切割,使第一导电性部件36a的另一端部36ab和第二导电性部件36b的另一端部36bb在被切割的面上露出。这是因为,如果该导电性部件36的端部不露出,即使进行电镀处理而附上电镀膜34,导电性部件36的端部也不与电镀膜34接触,不能够确保电流的导通路径。在切割成单片后的半导体装置31上进行电镀处理,来覆盖第一片状密封材料33a、第二片状密封材料33b、导电性部件36和密封材料38的,从而设置电镀膜34。通过这样能够获得图18所示的半导体装置31。
这样一来,通过形成用密封材料38密封半导体芯片5的周围并使导电性部件36与半导体芯片5上设置的电极面电连接的半导体装置31,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
而且,通过在半导体装置内将半导体芯片密封成其长边方向与半导体装置的长边方向平行的朝向,即使例如因半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲而在半导体装置的中央附近施加力,也能够防止在半导体芯片与导电性部件的界面及导电性部件与外部电极的界面上产生断裂等半导体芯片的破损。
(第五实施方式)
下面说明本发明的第五实施方式。另外,第五实施方式中与上述第一~第四实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
第五实施方式中的半导体装置41如图23所示呈大致长方体形状,用片状密封材料43密封半导体芯片5(图23中没有表示),在半导体装置41的长边方向的两端设置有作为外部电极的一对电镀膜44、44。
图24为沿D-D线剖切表示图23所示的半导体装置41的D-D线剖视图。第五实施方式的半导体装置41的结构与上述第四实施方式的半导体装置31相同。
另一方面,与上述第四实施方式的半导体装置31不同的点在于,导电性部件用金属箔构成。第四实施方式的半导体装置31的制造工序中具有对导电性部件6加压而连接到半导体芯片上的工序(参照图21和图22),但考虑到导电性部件36有可能比半导体芯片5软,如果该施加的压力过大,则导电性部件36会被挤到本来应该填充片状密封材料33的空间内。为了防止这样的弊病并确保电流的导通路径,第五实施方式中使用金属箔取代导电性部件。
下面用图25~图29说明本发明的第五实施方式的半导体装置41的制造方法。
首先,在第三片状密封材料48上隔开预定的间隔形成金属箔46。通过例如预先在第三片状密封材料48的整个面上蒸镀金属箔,然后通过刻蚀加工成所希望的大小,来进行该金属箔46的形成。
另一方面,在图25所示的与上述工序不同的其他工序中将第三片状密封材料48临时压接在切割片47上,形成与半导体芯片5的大小相适应的通孔48a。
接着,在上述第二片状密封材料43b上形成的第二金属箔46b上载置半导体芯片5的位置上设置导电性粘接材料49。
从切割片47上取下形成了上述通孔48a的第三片状密封材料48,载置成与第二片状密封材料43b上形成的第二金属箔46b相接触。即,如图26所示,载置第三片状密封材料48,使第二金属箔46b的一个端面与第三片状密封材料48的通孔48a的壁面形成同一个平面。通过这样载置第三片状密封材料48,当将半导体芯片5载置到通孔48a内时,半导体芯片5的短边方向的面与第二金属箔46b的一个端面形成同一个平面。并且,如果这样载置第三片状密封材料48,则导电性粘接材料49位于通孔48a的中央附近。
然后如图27所示那样将半导体芯片5载置到通孔48a内,从而使半导体芯片5的第二表面5b与第二金属箔46b连接。载置半导体芯片5的位置为第二金属箔46b与半导体芯片5的整个第二表面5b连接并且与第三片状密封材料48边界接触的半导体芯片5的一个端部与第二金属箔46b的一端部46ba对齐的位置。通过这样载置,与半导体芯片5的另一端部边界接触的第三片状密封材料48的一部分与半导体芯片5一起连接到第二金属箔46b上。另外,虽然在与半导体芯片5的另一端部边界接触的第三片状密封材料48的未与第二金属箔46b连接的区域与第二片状密封材料43b之间产生空间,但该空间因第二片状密封材料43b熔融后硬化而被第二片状密封材料43b密封。
而且,连接设置了导电性粘接材料49的第一片状密封材料43a和第一金属箔46a,使导电性粘接材料49接触半导体芯片5的第一表面5a。该连接也与上述第二表面5b与第二金属箔46b的连接一样,进行定位,使第一金属箔46a与半导体芯片5的整个第一表面5a连接,并且与第三片状密封材料48边界接触的半导体芯片5的一个端部与第一金属箔46a的一端部46aa对齐。另外,这里所说的“半导体芯片5的一个端部”是指上述第二表面5b与第二金属箔46b的连接的说明中的“半导体芯片5的另一端部”。这样一来,通过连接第一金属箔46a,如图28所示那样,第一金属箔46a和第二金属箔46b夹着半导体芯片5彼此不同地分别连接在第一表面5a和第二表面5b上。
然后如图29的箭头所示那样,从第一片状密封材料43a和第二片状密封材料43b向半导体芯片5加热并且加压。通过加热,第一片状密封材料43a和第二片状密封材料43b熔融并硬化。然后如图29的虚线所示那样经过填充了第三片状密封材料48的、第一金属箔46a的另一端部46ab与第二金属箔46b的另一端部46bb之间进行切割。
进行切割,使第一金属箔46a的另一端部46ab和第二金属箔46b的另一端部46bb在被切割的面上露。这是因为,如果该金属箔46的端部不露出,即使进行电镀处理而附上电镀膜44,金属箔46的端部也不与电镀膜44接触,不能够确保电流的导通路径。在切割成单片后的半导体装置41上进行电镀处理,以便覆盖第一片状密封材料43a、第二片状密封材料43b、金属箔46和第三片状密封材料48,从而设置电镀膜44。通过这样能够获得图24所示的半导体装置41。
这样一来,通过形成用第一片状密封材料43a、第二片状密封材料43b和第三片状密封材料48密封半导体芯片5的周围并使金属箔46与半导体芯片5上设置的电极面电连接的半导体装置41,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
而且,通过在半导体装置内将半导体芯片密封成其长边方向与半导体装置的长边方向平行的朝向,即使例如因半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲而在半导体装置的中央附近施加力,也能够防止在半导体芯片与导电性部件的界面、及导电性部件与外部电极的界面上产生断裂等半导体芯片的破损。并且,通过采用第五实施方式中说明过的半导体装置的制造方法,能够省略其制造工序中使密封半导体芯片周围的第三片状密封材料临时硬化的工序,能够提高生产效率。
(第六实施方式)
下面说明本发明的第六实施方式。另外,第六实施方式中与上述第一~第五实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
第六实施方式中的半导体装置51与例如上述第一实施方式的半导体装置1不同的点在于,在连接半导体芯片5和外部电极2时不使用导电性部件6。
例如,第一实施方式的半导体装置1在进行半导体芯片5与外部电极2的连接时通过在它们之间填充导电性部件6——例如由银(Ag)或铜(Cu)构成的糊并使其硬化来连接。
通过用导电性部件6中包含的树脂粘合剂粘接半导体芯片5的电极与外部电极2之间,来进行用该导电性部件6进行的连接。因此,与利用金属结合进行的连接相比粘接界面上的强度低,可能因在基板安装时进行的可靠性试验或落下产生的冲击等而使粘接界面产生剥离。并且,从界面剥离的观点来看,导电性部件6的线膨胀系数与半导体芯片5或外部电极2等其他构成半导体装置的部件的线膨胀系数相比大数倍以上,这也是导致剥离的原因之一。
因此,在第六实施方式中,在第一电极5a1与外部电极52a之间不使用导电性部件6而通过金属间的结合防止粘接界面剥离。
第六实施方式中的半导体装置51如图30所示呈大致长方体形状。在图30所示的半导体装置51中,在中央设置密封半导体芯片5(图30中没有表示)的片状密封材料53,夹着该片状密封材料53地设置有第一树脂基板56a和第二树脂基板56b(以下适当地使用“树脂基板56”作为它们的总称)。并且,在半导体装置51的两端部设置有图中未示的第一外部电极52a和第二外部电极52b(以下适当地使用“外部电极52”作为它们的总称)。这些外部电极52还被电镀膜54覆盖其5个面,形成所谓5面电极。
图31为沿E-E线剖切表示图30所示的半导体装置51的E-E线剖视图。设置有在第一表面5a上设置的第一电极5a1和在第二表面5b上设置的第二电极5b1的半导体芯片5,被片状密封材料53密封了除第一表面5a和第二表面5b以外的4个面,并且配置在半导体装置51的大致中央。
第一外部电极52a的一端电连接在第一表面5a上设置的第一电极5a1的区域上。通过对第一树脂基板56a上设置的通孔56aa实施电镀处理,来形成第一外部电极52a。即,通过对通孔56aa进行电镀处理形成第一外部电极52a,由此在第一外部电极52a与第一电极5a1之间进行金属间的结合。该电镀处理可以用电解电镀、无电解电镀等任意一种电镀方法进行,第六实施方式中用铜(Cu)作为外部电极。另外,只要是电镀形成的金属,并不局限于上述铜(Cu),也可以使用金(Au)、镍(Ni)、锡(Sn)。
通过利用电镀处理填充通孔56aa,第一外部电极52a的一端连接在第一电极5a1上。另一方面,通过在第一树脂基板56a的上面(与第一树脂基板56a接触半导体芯片5的表面5a和片状密封材料53的面相对置的面)进一步堆积填充到通孔56aa内的电镀,形成第一外部电极52a的另一端。因此,该另一端的表面积比一端的表面积和第一表面5a的表面积大,如图31所示,第一外部电极52a呈大致T字形状。
另外,以上例举第一电极5a1、第一外部电极52a、第一树脂基板56a和通孔56aa来说明半导体装置51的形态,但在半导体芯片5的与第一表面5a相对置的第二表面5b一侧形成的第二电极5b1、第二外部电极52b、第二树脂基板56b和通孔56ba也一样。
下面用图32和图33说明本发明的第六实施方式的半导体装置51的制造方法。
首先准备树脂基板56。作为该树脂基板56可以适当使用例如FR-4或BT树脂等。另外,如图31的半导体装置51的剖视图所示,由于半导体装置51采用由树脂基板56夹着半导体芯片5和片状密封材料53的结构,因此需要准备多个该树脂基板56。
第六实施方式中使用树脂基板56是由于以下原因。即,在例如上述第一实施方式中,在半导体装置1的制造工序中进行加热硬化从而连接片状密封材料3与半导体芯片5及外部电极2时,预先将导电性部件6填充到片状密封材料3上设置的通孔3a中。这是因为如果在通孔3a中没有填充任何物质而空孔状态下加热,则片状密封材料3由于热量被软化时,此时通孔3a也会坍塌。
在第六实施方式中,为了防止半导体芯片的电极与外部电极之间的粘接界面的剥离,使它们之间金属结合。因此只在半导体芯片的周围使用片状密封材料,形成与半导体芯片的电极连接的外部电极的通孔被形成在具有耐热性的树脂基板上。
然后隔开预定的间隔在这些树脂基板56b、树脂基板56a上形成通孔56ba和通孔56aa。通孔56ba和通孔56aa可以使用例如激光或钻头形成。形成的通孔56ba和通孔56aa的间隔是任意的,例如考虑后述的切割中使用的刀片的宽度或半导体芯片5的位置等。并且,关于通孔56ba和通孔56aa的直径,在能够可靠地与半导体芯片5的表面5b、表面5a上形成的第二电极5b1、第一电极5a1连接的基础上,根据半导体装置51的性能来决定该直径的大小。
接着,虽然图中没有表示,在片状密封材料53上使用例如激光或钻头以与第二树脂基板56b上设置的通孔56ba的间隔相等的节距形成通孔53a。在该通孔53a中容纳半导体芯片5,使得半导体芯片5的除第一表面5a和第二表面5b以外的4个面与通孔53a接触。并且,将片状密封材料53载置在第二树脂基板56b上。这也是临时固定,使用例如层压装置等稍加加热、加压来进行连接。通过使第二树脂基板56b上形成的通孔56ba的直径的中心与片状密封材料53上形成的通孔53a的直径的中心对齐,来进行第二树脂基板56b与片状密封材料53的定位。
然后将半导体芯片5载置在片状密封材料53上形成的通孔53a中。接着在对预先形成了通孔56aa的第一树脂基板56a定位之后载置成夹着半导体芯片5和片状密封材料53。表示这种状态的图为图32。进行该载置,使第一树脂基板56a的通孔56aa与第二树脂基板56b的通孔56ba的位置成为夹着半导体芯片5彼此相对置的位置。从第一树脂基板56a和第二树脂基板56b向半导体芯片5和片状密封材料53加压并加热。利用加热使片状密封材料53在大约130℃下熔融,并在约175℃下硬化。经过该工序,第一树脂基板56a、半导体芯片5、片状密封材料53和第二树脂基板56b被固定。
通过这样连接,此时,半导体芯片5的第一表面5a、第二表面5b上形成的第一电极5a1、第二电极5b1的区域由于通孔56aa和通孔56ba而不被第一树脂基板56a和第二树脂基板56b堵住。
在夹着半导体芯片5和片状密封材料53地连接第一树脂基板56a和第二树脂基板56b之后,实施电镀处理。如图33所示,通过该电镀处理,通孔56aa、通孔56ba、第一树脂基板56a上与接触半导体芯片5和片状密封材料53的面相对置的面、以及第二树脂基板56b上与接触半导体芯片5和片状密封材料53的面相对置的面都实施了电镀,从而形成外部电极52。该外部电极52通过电镀处理方法形成,可以使用例如铜(Cu)、镍(Ni)、锡(Sn)等。另外,外部电极52也可以使用焊料糊形成。
在电镀处理后,通过沿图33的虚线所示的切断线进行切割变成单片,从而形成各半导体装置51。并且,通过将各半导体装置51浸渍到图中没有表示的电镀液中,在第一外部电极52a和第二外部电极52b上形成电镀膜54。经过以上的工序制造图30或图31所示的半导体装置51。
这样一来,通过形成用片状密封材料密封半导体芯片的周围并使外部电极与半导体芯片上设置的电极电连接的半导体装置,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
尤其是像第六实施方式中说明过的那样,能够通过对外部电极进行电镀处理等使半导体芯片上形成的电极与外部电极之间的连接为金属结合。因此,即使因例如半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲而在半导体装置的中央附近施加力,其牢固的结合力也能够防止在半导体芯片与外部电极的界面上产生断裂等半导体芯片的破损。
并且,当然也具备以下效果,即,例如通过使片状密封材料的颜色可以任意改变并在密封半导体芯片时使用颜色不同的片状密封材料、从而还可以显示半导体装置的极性的效果;或者通过调整树脂基板和片状密封材料的厚度或者分别设置的通孔的间隔或直径的大小等、从而能够容易地将半导体装置的尺寸改变为希望的大小的效果等上述各实施方式中能够获得的效果。
(第七实施方式)
下面说明本发明的第七实施方式。另外,第七实施方式中与上述第一~第六实施方式中说明过的构成要素相同的构成要素添加相同的符号,相同构成要素省略重复的说明。
第七实施方式的半导体装置61与第六实施方式的半导体装置51相比,其特征在于外部电极的形状不同。
即,第七实施方式中的半导体装置61如图34所示呈大致长方体形状。在图34所示的半导体装置61中,在中央设置密封半导体芯片5(图34中没有表示)的片状密封材料63,夹着该片状密封材料63设置第一树脂基板66a和第二树脂基板66b(以下适当地使用“树脂基板66”作为它们的总称)。而且,在半导体装置61的两端部设置图中没有表示的第一外部电极62a和第二外部电极62b(以下适当地使用“外部电极62”作为它们的总称)。这些外部电极62还被电镀膜64覆盖其5个面,形成所谓5面电极。
在第七实施方式的半导体装置61中,电镀膜64的厚度(沿半导体装置61的长边方向的长度)比第六实施方式中的半导体装置51的电镀膜54厚。这是因外部电极62(第一外部电极62a和第二外部电极62b的总称)的形状不同引起的。
第七实施方式中的半导体装置61的基本结构如沿F-F线剖切表示图34所示的半导体装置61的F-F线剖视图(参照图35)所示,与第六实施方式中的半导体装置51相同。另一方面,外部电极62的形状呈下面叙述的形状,其形状与第六实施方式说明过的半导体装置51的外部电极52不同。另外,下面以第一外部电极62a为例进行说明。
第一外部电极62a包括第一导通路径62a1、第二导通路径62a2和第三导通路径62a3,形成为大致T字形状。与此相对,第六实施方式中的半导体装置51的外部电极52虽然称为大致T字形状,但没有所谓的第三导通路径的部分。另外,虽然为了便于说明将外部电极62分成3个导通路径,但如后所述,由于例如通过电镀处理形成外部电极62,因此这3个导通路径是一体的。
第一导通路径62a1相当于大致T字形的中央纵轴,其一端与半导体芯片5的第一表面5a上形成的第一电极5a1连接。通过对第一树脂基板66a上设置的通孔66aa实施电镀处理来形成第一导通路径62a1。由此,与第一电极5a1之间进行金属间结合。
第一导通路径62a1的另一端与相当于大致T字形的横轴的第二导通路径62a2相连。在外部电极62上形成电镀膜64之前,该第二导通路径62a2形成半导体装置61的长边方向的端面。并且,第二导通路径62a2的面积比与半导体芯片5的第一电极5a1连接的第一导通路径62a1的一端的面积大。
第二导通路径62a2在其外周边缘与长度比第一导通路径62a1的长度(通孔66aa的深度)短的第三导通路径62a3连接。通过在这些第二导通路径62a2和第三导通路径62a3上形成电镀膜64,形成所谓的5面电极。
下面用图36和图37说明本发明的第七实施方式中的半导体装置61的制造方法。
首先,准备树脂基板66。作为该树脂基板66,可以使用例如FR-4或BT树脂等。另外,如图35的半导体装置61的剖视图所示,由于半导体装置61采用由树脂基板66夹着半导体芯片5和片状密封材料63的结构,因此需要准备多个树脂基板66。
在第七实施方式中,使用树脂基板66是由于以下原因。即,在例如上述第一实施方式中,半导体装置1的制造工序中加热并硬化从而连接片状密封材料3与半导体芯片5即外部电极2时,预先将导电性部件6填充到片状密封材料3上设置的通孔3a中。这是因为如果在通孔3a中没有填充任何物质而空孔加热,则片状密封材料3因热量被软化时,通孔3a也会坍塌。
在第七实施方式中,为了防止半导体芯片的电极与外部电极之间的粘接界面的剥离,使它们之间金属结合。因此只在半导体芯片的周围使用片状密封材料,形成与半导体芯片的电极连接的外部电极的通孔被形成在具有耐热性的树脂基板上。
并且,在这些树脂基板66b、树脂基板66a上隔开预定的间隔形成通孔66ba和通孔66aa。通孔66ba和通孔66aa可以使用例如激光或钻头形成。形成的通孔66ba和通孔66aa的间隔是任意的,考虑例如后述的切割中使用的刀片的宽度或半导体芯片5的位置等。并且,关于通孔66ba和通孔66aa的直径,在能够可靠地与半导体芯片5的表面5b、表面5a上形成的第二电极5b1、第一电极5a1连接的基础上,根据半导体装置61的性能来决定该直径的大小。
接着,虽然图中没有表示,在片状密封材料63上也使用例如激光或钻头以与第二树脂基板66b上设置的通孔66ba的间隔相等的节距形成通孔63a。该通孔63a容纳半导体芯片5,使半导体芯片5的除第一表面5a和第二表面5b以外的4个面接触通孔63a。然后将片状密封材料63载置在第二树脂基板66b上。这也是临时固定,使用例如层压装置等稍加加热来进行连接。通过使第二树脂基板66b上形成的通孔66ba的直径的中心与片状密封材料63上形成的通孔63a的直径的中心对齐来进行第二树脂基板66b与片状密封材料63的定位。
然后,将半导体芯片5载置到片状密封材料63上形成的通孔63a中。接着进行定位之后使预先形成了通孔66aa的第一树脂基板66a载置成夹着半导体芯片5和片状密封材料63。表示这种状态的图为图36。使第一树脂基板66a的通孔66aa与第二树脂基板66b的通孔66ba的位置成为夹着半导体芯片5彼此相对置的位置,来进行该载置。从第一树脂基板66a和第二树脂基板66b向半导体芯片5和片状密封材料63加压并加热。利用加热使片状密封材料63在大约130℃下熔融,并在大约175℃下硬化。经过这一工序,第一树脂基板66a、半导体芯片5、片状密封材料63和第二树脂基板66b被固定。
通过这样连接,此时,半导体芯片5的第一表面5a、第二表面5b上形成的第一电极5a1、第二电极5b1的区域由于通孔66aa和通孔66ba而不被第一树脂基板66a和第二树脂基板66b堵住。
进而,如图36所示,如果以第一树脂基板66a为例进行说明,则在距离第一树脂基板66a上设置的多个通孔66aa中彼此相邻的通孔66aa的直径中心相等的位置上,对第一树脂基板66a进行比通孔66aa的深度浅的切割,形成沟槽66ab。在第二树脂基板66b上也同样进行该沟槽的形成。
设置该沟槽66ab、66bb的理由是为了简便地形成5面电极。即,电镀膜仅在金属部分被覆。因此例如第六实施方式所示的半导体装置51那样在形成了外部电极52以后浸渍到电镀液中从而在外部电极52上被覆电镀膜54的方法,需要进行与形成电镀膜的区域相配合的细致的控制,而该控制困难。因此,为了能够更简便地在外部电极上被覆电镀膜,首先在树脂基板66上设置沟槽66ab、66bb,使第三导通路径的形成成为可能,扩大被覆电镀膜的区域。
然后实施电镀处理。通过该电镀处理,如图37所示那样在通孔66aa、通孔66ba、沟槽66ab、沟槽66bb、以及第一树脂基板66a上与接触半导体芯片5和片状密封材料63的面相对置的面、以及在第二树脂基板66b上与接触半导体芯片5和片状密封材料63的面相对置的面上都实施了电镀处理,从而形成外部电极62。该外部电极62通过电镀处理方法形成,可以使用例如铜(Cu)、镍(Ni)、锡(Sn)等。另外,外部电极62也可以使用焊料糊形成。
在电镀处理后,通过如图37的虚线所示沿沟槽66ab、沟槽66bb的中央进行切割变成单片,从而成为各半导体装置61。在该状态下,第二导通路径62a2、62b2和第三导通路径62a3、62b3作为外部电极62在半导体装置61的外部露出。
然后通过对各半导体装置61实施图中没有表示的滚镀,在第一外部电极62a和第二外部电极62b上形成电镀膜。在第七实施方式中不采用第六实施方式中形成电镀膜时使用的浸渍到电镀液中的方法,而采用称为滚镀的方法。通过采用该方法能够简便地在外部电极上被覆电镀膜。经过以上的工序制造图34或图35所示的半导体装置61。
这样一来,通过形成用片状密封材料密封半导体芯片的周围并使外部电极与半导体芯片上设置的电极电连接的半导体装置,能够提供通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。
并且,通过对外部电极进行电镀处理等,能够使半导体芯片上形成的电极与外部电极的连接为金属结合。因此即使因例如半导体装置的基板安装时进行的谢尔试验等可靠性评价试验或制品使用时因热产生的基板弯曲而在半导体装置的中央附近施加力,其牢固的结合力也能够防止在半导体芯片与外部电极的界面上产生断裂等半导体芯片的破损。
而且,如第七实施方式中说明过的那样,通过采用基于滚镀的电镀膜形成方法,不需要例如第六实施方式中说明过的那样将半导体装置浸渍到电镀液中。因此能够更简便地被覆电镀膜,能够简化工序。
并且,当然也具备下述效果,即例如通过使片状密封材料的颜色可以任意改变并在密封半导体芯片时使用颜色不同的片状密封材料而能够显示半导体装置的极性的效果、或者通过调整树脂基板和片状密封材料的厚度或者调整分别设置的通孔的间隔或直径的大小等而能够容易地将半导体装置的尺寸变更为希望的大小的效果等上述各实施方式中能够获得的效果。
另外,本发明并不完全局限于上述实施方式,在实施阶段能够在不脱离其宗旨的范围内改变构成要素来具体实施。并且,通过适当组合上述实施方式所公开的多个构成要素,能够形成各种发明。例如,可以从实施方式所叙述的全部构成要素中删除几个构成要素。而且,也可以适当组合不同的实施方式涉及的构成要素。
Claims (8)
1.一种半导体装置,其特征在于,具备:
半导体芯片,第一表面上配设有半导体元件的第一电极,并且与上述第一表面相对置的第二表面上配设有上述半导体元件的第二电极;
连接在上述半导体芯片的第一表面上的第一导电性部件;
连接在上述半导体芯片的第二表面上的第二导电性部件;
第一外部电极,与上述第一导电性部件连接,并且具有比上述第一导电性部件大的连接面积;
第二外部电极,与上述第二导电性部件连接,并且具有比上述第二导电性部件大的连接面积;以及
密封材料,在上述第一外部电极与上述第二外部电极之间利用加热而被熔融及硬化来密封上述半导体芯片、上述第一导电性部件和上述第二导电性部件。
2.如权利要求1所述的半导体装置,其特征在于,在上述第一外部电极和上述第二外部电极上,各自除与密封材料接触的面以外的5个面被电镀膜覆盖。
3.一种半导体装置,其特征在于,具备:
半导体芯片,第一表面上配设有半导体元件的第一电极,并且与上述第一表面相对置的第二表面上配设有上述半导体元件的第二电极;
连接在上述半导体芯片的第一表面上的导电性部件;
外部电极,与上述导电性部件连接,并且具有比上述导电性部件大的连接面积;以及
密封材料,利用加热而被熔融及硬化来密封上述半导体芯片和上述导电性部件。
4.如权利要求3所述的半导体装置,其特征在于,在上述外部电极和上述半导体芯片的上述第二表面上实施电镀处理,形成电镀膜。
5.如权利要求1~4中的任一项所述的半导体装置,其特征在于,上述密封材料被形成为片状。
6.如权利要求1~4中的任一项所述的半导体装置,其特征在于,利用具有相同性质但其颜色不同的多个片状密封材料密封上述半导体芯片。
7.一种半导体装置的制造方法,其特征在于,包括:
在片状密封材料上形成通孔的工序;
将设置了上述通孔的片状密封材料分别粘接到第一外部电极和第二外部电极上的工序;
将导电性材料填充到粘接在上述第一外部电极上的第一片状密封材料和粘接在上述第二外部电极上的第二片状密封材料的各个通孔中的工序;
在第一表面上配设了半导体元件的第一电极并且与上述第一表面相对置的第二表面上配设了上述半导体元件的第二电极的半导体芯片上,将由填充到上述第一片状密封材料的通孔中的导电性材料形成的第一导电性部件连接到上述第一电极上,并且将由填充到上述第二片状密封材料的通孔中的导电性材料形成的第二导电性部件连接到上述第二电极上的工序;
从上述第一外部电极和上述第二外部电极向被上述第一导电性部件和第二导电性部件夹着的上述半导体芯片加压并加热来熔融上述第一片状密封材料和上述第二片状密封材料,从而密封上述半导体芯片、上述第一导电性部件和上述第二导电性部件的工序;以及
进一步加热并硬化上述第一片状密封材料和第二片状密封材料的工序。
8.一种半导体装置的制造方法,其特征在于,包括:
将第一表面上配设有半导体元件的第一电极并且与上述第一表面相对置的第二表面上配设有上述半导体元件的第二电极的半导体芯片等间隔地载置在载物台上,并且上述第二电极(5b1)接触载物台的工序;
在片状密封材料上形成通孔的工序;
将设置了上述通孔的片状密封材料粘接到外部电极上的工序;
将导电性部件填充到粘接在上述外部电极上的上述片状密封材料的通孔中的工序;
使填充到上述外部电极的片状密封材料中的导电性部件接触上述半导体芯片的第一电极上,来载置上述外部电极的工序;
从上述外部电极向被上述载物台和外部电极夹着的上述半导体芯片加压并加热,熔融上述片状密封材料,来密封上述半导体芯片和上述导电性部件的工序;
进一步加热并硬化上述片状密封材料的工序;
从上述半导体芯片取下上述载物台的工序;
在相邻的上述半导体芯片之间进行切割,使半导体装置单片化的工序;以及
在上述半导体芯片的上述第二电极和上述片状密封材料上进行电镀处理,形成电镀膜的工序。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP058564/2007 | 2007-03-08 | ||
JP2007058564 | 2007-03-08 | ||
JP245852/2007 | 2007-09-21 | ||
JP2007245852A JP2008252058A (ja) | 2007-03-08 | 2007-09-21 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101261971A CN101261971A (zh) | 2008-09-10 |
CN101261971B true CN101261971B (zh) | 2010-04-14 |
Family
ID=39962312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810082197 Expired - Fee Related CN101261971B (zh) | 2007-03-08 | 2008-03-07 | 半导体装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2008252058A (zh) |
CN (1) | CN101261971B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4970388B2 (ja) * | 2008-09-03 | 2012-07-04 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
JP2011155082A (ja) * | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体装置の製造方法 |
US9373609B2 (en) * | 2012-10-18 | 2016-06-21 | Infineon Technologies Ag | Bump package and methods of formation thereof |
CN105789918B (zh) * | 2016-04-25 | 2018-03-06 | 深圳市熙龙玩具有限公司 | 一种分离电路的元器件堆积式连接实现方法及电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438222A (en) * | 1989-08-28 | 1995-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with plural pad connection of semiconductor chip to leads |
CN1433070A (zh) * | 2001-12-27 | 2003-07-30 | 三星电机株式会社 | 芯片封装及其制造方法 |
CN1445844A (zh) * | 2002-03-18 | 2003-10-01 | 三星电机株式会社 | 芯片比例封装及其制造方法 |
-
2007
- 2007-09-21 JP JP2007245852A patent/JP2008252058A/ja not_active Withdrawn
-
2008
- 2008-03-07 CN CN 200810082197 patent/CN101261971B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438222A (en) * | 1989-08-28 | 1995-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device with plural pad connection of semiconductor chip to leads |
CN1433070A (zh) * | 2001-12-27 | 2003-07-30 | 三星电机株式会社 | 芯片封装及其制造方法 |
CN1445844A (zh) * | 2002-03-18 | 2003-10-01 | 三星电机株式会社 | 芯片比例封装及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101261971A (zh) | 2008-09-10 |
JP2008252058A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104766849B (zh) | 焊球凸块与封装结构及其形成方法 | |
CN101339934B (zh) | 具有焊接引线的半导体器件及其制造方法 | |
US8563364B2 (en) | Method for producing a power semiconductor arrangement | |
US11114780B2 (en) | Electronic module with an electrically conductive press-fit terminal having a press-fit section | |
CN101939832A (zh) | 热机械的倒焊芯片的模片焊接 | |
CN101261971B (zh) | 半导体装置及其制造方法 | |
CN103123916A (zh) | 半导体器件、电子器件以及半导体器件制造方法 | |
JP2014532308A (ja) | 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法 | |
KR20170126469A (ko) | 칩 배열 및 접촉 연결을 형성하는 방법 | |
US20240047439A1 (en) | Batch Soldering of Different Elements in Power Module | |
US20080158842A1 (en) | Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate | |
JP4228926B2 (ja) | 半導体装置 | |
JP2018517302A (ja) | クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム | |
US8434941B2 (en) | Temperature measuring sensor and method of producing same | |
CN112086372B (zh) | 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法 | |
KR101698431B1 (ko) | 반도체 파워 모듈 패키지 및 그의 제조방법 | |
JP5292827B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP4564968B2 (ja) | 温度測定デバイスおよびこのデバイスを製造する方法 | |
EP2840607A1 (en) | Semiconductor module | |
KR20150114045A (ko) | 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조 | |
JPH01220494A (ja) | 多層配線基板 | |
CN104124180A (zh) | 芯片封装结构的制作方法 | |
US20020195268A1 (en) | Thick film circuit connection | |
JPS62196839A (ja) | ハイブリツド型半導体装置 | |
CN117280448A (zh) | 半导体器件和半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100414 Termination date: 20110307 |