CN101261954A - 复合开口的形成方法及应用该方法的双重金属镶嵌工艺 - Google Patents

复合开口的形成方法及应用该方法的双重金属镶嵌工艺 Download PDF

Info

Publication number
CN101261954A
CN101261954A CNA2007100858864A CN200710085886A CN101261954A CN 101261954 A CN101261954 A CN 101261954A CN A2007100858864 A CNA2007100858864 A CN A2007100858864A CN 200710085886 A CN200710085886 A CN 200710085886A CN 101261954 A CN101261954 A CN 101261954A
Authority
CN
China
Prior art keywords
layer
etch
channel layer
etch process
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100858864A
Other languages
English (en)
Inventor
马宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNA2007100858864A priority Critical patent/CN101261954A/zh
Publication of CN101261954A publication Critical patent/CN101261954A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种双重金属镶嵌工艺。在基底上形成介电层，并在介电层中形成通路开口，裸露出基底上的衬层。接着，在通路开口中填入沟填层并在基底上形成阻抗层。之后，进行光刻与蚀刻工艺，以在介电层中形成沟槽，并使得留下的沟填层呈拱顶状，其中在进行蚀刻工艺时，沟填材料层的蚀刻速率大于阻抗层的蚀刻速率。其后，去除沟填层、阻抗层与通路开口所裸露的衬层，再于沟槽与通路开口中形成导电层，本发明中主要利用蚀刻速率差异的控制以在形成复合式开口时避免产生遮蔽效应。

Description

复合开口的形成方法及应用该方法的双重金属镶嵌工艺
技术领域
本发明涉及一种半导体工艺，且特别涉及一种复合开口的形成方法及应用该方法的双重金属镶嵌工艺。
背景技术
随着半导体元件集成度的提升，多重金属内连线的使用愈来愈广泛。通常，多重金属内连线的金属层的阻值愈低，则元件的可靠度愈高，元件的效能愈好。在金属材料中，铜金属的阻值低，非常适合用作多重金属内连线，但，由于铜金属难以传统的光刻蚀刻技术来图案化，因而发展出一种称之为双重金属镶嵌工艺。
双重金属镶嵌工艺是一种在介电层中形成沟槽与通路开口，再回填金属，以形成金属导线与通路的技术。双重金属镶嵌工艺的方法有许多种，有的是在介电层中先形成通路开口，再形成沟槽；有的则是先形成沟槽，再形成通路。
以先形成通路开口再形成沟槽方法来进行双重金属镶嵌工艺时，在形成沟槽的蚀刻过程中，通路开口下方所对应的金属层可能也会遭受蚀刻的破坏，而造成元件电性上的问题。
请参照图1，为了避免通路开口下方所对应的金属层102在形成沟槽的蚀刻过程中遭受蚀刻的破坏，目前已知的一种方法，是在介电层106中形成通路开口110之后，先在通路开口110中填入沟填层112，以避免通路开口110下方所对应的金属层102遭受蚀刻的破坏。然而，此方法常会因为沟填层112的遮蔽效应(shadowing effect)，而在后续蚀刻形成沟槽120之后，在通路开口110顶角110a处残留栅栏(fence)状的介电层106a，造成元件可靠度的问题。然而，要消除栅栏状的介电层常面临许多的困难。藉由调整沟填层的高度来避免栅栏状介电层的形成是一种可以采行的方法，但是由于蚀刻均匀度不佳以及微负载效应(microloading effect)的影响，在基底中心处的沟填层的厚度与基底边缘处的沟填层的厚度，或是密集区域的沟填层的厚度与基底疏松区域的沟填层的厚度常有着极大的差异，使得工艺的空间(process window)非常狭小。
另一方面，请参照图2，若是为了避免在蚀刻的过程中形成栅栏状的介电层，而采用在蚀刻过程中可以形成较少聚合物的蚀刻气体来进行沟槽的蚀刻工艺，则沟槽120顶角120a处的介电层106会因为没有聚合物的保护而遭受蚀刻剂的破坏，造成沟槽120顶角120a圆化的现象。当后续沉积的金属层122填入此顶角圆化的沟槽之后，相邻的两个双重金属镶嵌结构，可能会因此而桥接。
发明内容
本发明的目的是提供一种双重金属镶嵌结构的制造方法，其可以避免沟槽顶角圆化的现象，防止相邻的两个双重金属镶嵌结构发生桥接的现象。
本发明的又一目的是提供一种双重金属镶嵌结构的制造方法，其可以避免形成栅栏状的介电层。
本发明的再一目的是提供一种复合开口的形成方法，其可以避免宽开口顶角圆化现象且可避免窄开口顶角形成栅栏状的凸起。
本发明提出一种双重金属镶嵌工艺。此方法是在已形成衬层的基底上形成介电层，并在其中形成通路开口，裸露出基底上的衬层。接着，在通路开口中填入沟填层并在基底上形成阻抗层。之后，进行光刻与蚀刻工艺，以在介电层中形成沟槽，并使得留下的沟填层呈拱顶状，其中在进行蚀刻工艺时，该沟填材料层的蚀刻速率大于该阻抗层的蚀刻速率。其后，去除沟填层、阻抗层与通路开口所裸露的衬层，再于沟槽与通路开口中形成导电层。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层/阻抗层的蚀刻选择比为3至1.1。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层的蚀刻速率大于介电层的蚀刻速率。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层/介电层的蚀刻选择比为1.2至2。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，阻抗层的蚀刻速率大于介电层的蚀刻速率。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时的蚀刻气体不含氧气。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体包括氟烃。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体还包括载气。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体还包括调整气体。依照本发明实施例所述，上述的双重金属镶嵌工艺中，介电层的材质包括低介电常数材料。
依照本发明实施例所述，上述的双重金属镶嵌工艺更包括在形成该通路开口之前，在介电层上形成顶盖层。
依照本发明实施例所述，上述的双重金属镶嵌工艺中，沟填材料包括无抗反射特性的聚合物。
本发明提出一种复合开口的形成方法。在基底上形成材料层，之后，在材料层中形成窄开口，接着，在窄开口中形成沟填层。继之，在基底上形成阻抗层，覆盖材料层与沟填层。接着，进行光刻与蚀刻工艺，以在材料层中形成一与窄开口连通的宽开口，并留下的沟填层呈拱顶状，其中在进行蚀刻工艺时，沟填层的蚀刻速率大于阻抗层的蚀刻速率。其后，去除沟填层与阻抗层，裸露出宽开口与窄开口，以形成复合开口。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时，沟填层/阻抗层的蚀刻选择比为3至1.1。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时，沟填层的蚀刻速率大于材料层的蚀刻速率。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时，沟填层/材料层的蚀刻选择比为1.2至2。
依照本发明实施例所述，上述的复合开口的形成方法中，阻抗层的蚀刻速率大于材料层的蚀刻速率。
依照本发明实施例所述，上述的复合开口的形成方法中，沟填层的材质包括无抗反射特性的聚合物。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时所使用的气体包括氟烃。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时所使用的气体还包括载气。
依照本发明实施例所述，上述的复合开口的形成方法中，在进行蚀刻工艺时所使用的气体还包括调整气体。
本发明的双重金属镶嵌结构的制造方法，其可以避免沟槽顶角圆化的现象，防止相邻的两个双重金属镶嵌结构发生桥接的现象且可以避免通路开口顶角形成栅栏状的介电层。
本发明的复合开口的形成方法，其可以避免宽开口顶角圆化现象且可避免窄开口顶角形成栅栏状的凸起。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1是绘示现有技术一种双重金属镶嵌工艺中形成的栅栏状的介电层的剖面示意图。
图2是绘示现有技术一种双重金属镶嵌工艺中沟槽顶角圆化所产生桥接现象的剖面示意图。
图3A至3F是绘示本发明实施例的一种双重金属镶嵌工艺的剖面示意图。
图4A至4D是绘示本发明实施例的一种复合开口的工艺流程剖面示意图。
附图标记说明
101、122、324、324a：金属层    106、306：介电层
106a：栅栏状的介电层           110、310：通路开口
110a、120a：顶角               112、312、312a：沟填层
120、320：沟槽                 300：基底
302：导电层                    304：衬层
314：阻抗层                    316：光刻胶层
318：开口图案                  322、322a：导电层
326、326a：阻障层
具体实施方式
实施例一
请参照图3A，本实施例的双重金属镶嵌结构是形成在基底300上。此基底300上已形成导电层302且导电层302上已覆盖衬层304。基底300例如是半导体基底，如硅基底或是绝缘层上有硅基底。导电层302例如是金属内连线，如铜导线。覆盖在导电层302上的衬层304可用以防止导电层302氧化，其材质例如是一层氮化硅层，形成的方法例如是化学气相沉积法。在衬层304上形成一层介电层306，其材质例如是低介电常数材料。低介电常数材料为介电常数低于4的材料层，例如是氟掺杂硅玻璃(FSG)；硅倍半氧化物如氢硅倍半氧化物(Hydrogen silsesquioxnane HSQ)、甲基硅倍半氧化物(Methyl silsesquioxane，MSQ)与混合有机硅烷聚合物(Hybrido-organo siloxanepolymer，HOSP)；芳香族碳氢化合物(Aromatic hydrocarbon)如SiLK；有机硅酸盐玻璃(Organosilicate glass)如碳黑(black diamond，BD)、3MS、4MS；聚对二甲苯(Parylene)；氟化聚合物(Fluoro-Polymer)如PFCB、CYTOP、Teflon；聚芳醚(Poly(arylethers))如PAE-2、FLARE；多孔聚合物(Porous polymer)如XLK、Nanofoam、Awrogel；Coral等。在一个实施例中，在介电层306上还形成顶盖层308，其材质包括氮化硅、碳化硅、碳氧化硅(SiCO)、碳氮化硅(SiCN)、碳氮氧化硅(SiCNO)、氮氧化硅等，形成的方法例如是化学气相沉积法。
之后，请参照图3B，进行光刻、蚀刻工艺，以在介电层306中形成通路开口310。蚀刻工艺的蚀刻气体例如是CF4/Ar/N2或是CHF3/Ar/N2。接着，在通路开口310中填入沟填层312。此沟填层312沉积的均匀度佳，在密集区与疏松区的差异小。沟填层312的材质包括无抗反射特性的聚合物，例如是GF43以及DUV52，形成的方法例如是旋转涂布法。
其后，请参照图3C，去除部分的沟填层312，留下通路开口310之中的沟填层312a。留下来的沟填层312a可以是具有大致呈平坦的表面，或是呈现中间低两边高的凹陷表面。去除部分的沟填层312的方法可以采用回蚀刻法。接着，在基底300上形成阻抗层314，例如是底层抗反射层(BARC)。留下的沟填层312a，其高度并无特别的限制，可以是h1或是h2(以虚线表示)。沟填层312回蚀的均匀度佳，留在密集区与疏松区的沟填层312a并无太大的差异，因此，后续形成的阻抗层314的均匀度佳且表面非常平坦，故，后续光刻工艺不会因为基底表面上的高度高低起伏不平而影响其图案化的品质。之后，在阻抗层314上形成一层图案化的光刻胶层316。此光刻胶层316具有开口图案318，此开口图案318为预定在介电层306中形成沟槽的图案。
其后，请参照图3D，以光刻胶层316为罩幕，蚀刻阻抗层314与介电层306，以将开口图案318转移至介电层306，而在其中形成沟槽320。此沟槽320与通路开口310连通。在进行蚀刻工艺时，沟填层312a的蚀刻速率大于阻抗层314的蚀刻速率，且沟填层312a的蚀刻速率大于介电层306的蚀刻速率。优选的是沟填层312a的蚀刻速率大于阻抗层314的蚀刻速率，且阻抗层314的蚀刻速率大于介电层306的蚀刻速率。沟填层312a/阻抗层314的蚀刻选择比例如是3至1.1，且沟填层312a/介电层306的蚀刻选择比例如是1.2至2。在一个实施例中，此蚀刻工艺是使用在蚀刻过程中可以形成较多聚合物的蚀刻气体，例如是以不含氧气的气体来作为蚀刻剂，如氟烃。氟烃是选自于CF4、CF3H、CH2F2、CFH3及其混合物所组成的族群。在一个实例中，是在250mTorr下，以155sccm的CF4以及95sccm的CF3H作为蚀刻气体进行蚀刻工艺。在另一个实施例中，此蚀刻工艺所使用的蚀刻气体除了氟烃之外，还可包含载气例如是氩。在又一个实施例中，除了氟烃以及载气之外，还可再加入调整气体例如是氮气或一氧化碳。
由于在蚀刻的过程中所选用的蚀刻气体为可以形成较多聚合物的蚀刻气体，其在蚀刻过程中所形成的聚合物可以保护沟槽顶角处的介电层不受蚀刻的破坏，因此，不会有沟槽顶角圆化所造成的桥接问题。另一方面，由于沟填层312a的蚀刻速率大于阻抗层314以及介电层306的蚀刻速率，因此，在蚀刻的过程中，一旦裸露出沟填层312a，沟填层312a将很快被蚀刻，使得蚀刻工艺之后所留下的沟填层312b呈拱顶状。当沟填层312a的高度较高，为h1时，留下的沟填层312b如C1；当沟填层312a的高度较低，为h2时，留下的沟填层312b如C2(以虚线表示)。不论是沟填层312b为C1或C2，均不会有沟填层遮蔽效应，在通路开口310的顶角处不会残留栅栏状的介电层。
接着，请参照图3E，去除光刻胶层316、阻抗层314以及沟填层312b。在一个实施例中，光刻胶层316、阻抗层314以及沟填层312b可以同时去除，例如是以氧等离子体灰化法来完成之。之后，去除通路开口310所裸露出来的衬层304。其后，在基底300上形成导电层322，填入于沟槽320与通路开口310之中。通常，导电层322包括金属层324以及阻障层326。阻障层326的材质例如是氮化钛或是氮化钽。金属层324例如是铜金属层。
之后，请参照图3F，移除部分的导电层322，留下沟槽320以及通路开口310之中的导电层322a，此导电层322a包括金属层324a以及阻障层326a。移除的方法可以采用化学机械研磨法。在进行研磨的过程中，可以顶盖层308作为研磨终止层，避免基底300上密集区与疏松区研磨速率不同所导致的介电层306被过度研磨的问题。
实施例二
图4A至4D是绘示本发明实施例的一种形成复合开口的流程剖面示意图。
请参照图4A，在基底400上形成一层材料层406，其材质并无特别的限制，例如是一层介电层如氧化硅层或是预定形成复合开口的任何材质，其形成的方法例如是化学气相沉积法。之后，进行光刻、蚀刻工艺，以在材料层406中形成窄开口410。蚀刻工艺的蚀刻气体与介电层的材质有关。当材料层406为氧化硅时，蚀刻的气体例如是CF4/Ar/N2或是CHF3/Ar/N2。接着，在窄开口410中填入沟填层412。此沟填层412沉积的均匀度佳，在密集区与疏松区的差异小。沟填层412的材质包括无抗反射特性的聚合物，例如是GF43以及DUV52，形成的方法例如是旋转涂布法。
其后，请参照图4B，去除部分的沟填层412，留下窄开口410之中的沟填层412a。留下来的沟填层412a可以是具有大致呈平坦的表面，或是呈现中间低两边高的凹陷表面。去除部分的沟填层412的方法可以采用回蚀刻法。接着，在基底400上形成阻抗层(BARC)414。由于沟填层412a的高度并无特别的限制，可以是h3或h4(以虚线表示之)。沟填层412回蚀的均匀度佳，留在密集区与疏松区的沟填层412a并无太大的差异，因此，后续形成的阻抗层414的均匀度佳且表面非常平坦，故，后续光刻工艺不会因为基底表面上的高度高低起伏不平而影响其图案化的品质。之后，在阻抗层414上形成一层图案化的光刻胶层416。此光刻胶层416具有开口图案418，此开口图案418为预定在材料层406中形成宽开口的图案。
其后，请参照图4C，以光刻胶层416为罩幕，蚀刻阻抗层414与材料层406，以将开口图案418转移至材料层406，而在其中形成宽开口420。此宽开口420与窄开口410连通。在进行蚀刻工艺时，沟填层412a的蚀刻速率大于阻抗层414的蚀刻速率，且沟填层412a的蚀刻速率大于材料层406的蚀刻速率。优选的是沟填层412a的蚀刻速率大于阻抗层414的蚀刻速率的蚀刻速率，且阻抗层414的蚀刻速率大于材料层406的蚀刻速率。沟填层412a/阻抗层414的蚀刻选择比例如是3至1.1，且沟填层412a/材料层406的蚀刻选择比例如是1.2至2。在一个实施例中，材料层406为氧化硅，此蚀刻工艺是使用在蚀刻过程中可以形成较多聚合物的蚀刻气体，例如是以不含氧气的气体作为蚀刻剂，如氟烃。氟烃是选自于CF4、CF3H、CH2F2、CFH3及其混合物所组成的族群。在一个实例中，是在250mTorr下，以155sccm的CF4以及95sccm的CF3H作为蚀刻气体进行蚀刻工艺。在另一个实施例中，此蚀刻工艺所使用的蚀刻气体除了氟烃之外，还可包含载气例如是氩。在又一个实施例中，除了氟烃以及载气之外，还可再加入调整气体例如是氮气或一氧化碳。由于在蚀刻的过程中所选用的蚀刻气体为可以形成较多聚合物的蚀刻气体，其在蚀刻过程中所形成的聚合物可以保护宽开口顶角处的材料层不受蚀刻的破坏，因此，不会有宽开口顶角圆化的问题。另一方面，由于沟填层412a的蚀刻速率大于阻抗层414以及材料层406的蚀刻速率，因此，在蚀刻的过程中，一旦裸露出沟填层412a，沟填层412a将很快被蚀刻，使得行蚀刻工艺之后所留下的沟填层412b呈拱顶状。当沟填层412a的高度较高，为h3时，留下的沟填层412b如C3；当沟填层412a的高度较低，为h4时，留下的沟填层412b如C4(以虚线表示之)。因此，不论沟填层412b为C3或C4均不会有沟填层所造成的遮蔽效应，在窄开口410的顶角处不会残留栅栏状的材料层。
接着，请参照图4D，去除光刻胶层416、阻抗层414以及沟填层412b，裸露出窄开口410，其与宽开口420共同构成复合开口430。在一个实施例中，光刻胶层416、阻抗层414以及沟填层412b可以同时去除，例如是以氧等离子体灰化法来完成之。
上述的复合开口的制造方法可以用于任何同时需要形成宽开口与窄开口的工艺之中。
本发明的复合开口的制造方法，因为在先形成的窄开口之中使用了蚀刻速率较高于阻抗层的沟填层，而在蚀刻宽开口之后，所留下来的沟填层的上表面成拱状，因此，可避免沟槽顶角圆化的现象，且可以避免窄开口顶角形成栅栏。
本发明的双重金属镶嵌结构的制造方法中，因为在先形成的通路开口之中使用了蚀刻速率较高于阻抗层的沟填层，而在蚀刻宽开口之后，所留下来的沟填层的上表面成拱状，因此，可避免沟槽顶角圆化的现象，同时可在无氧的环境下操作蚀刻，减少聚合物层的销蚀，以防止相邻的两个双重金属镶嵌结构发生桥接的现象且可以避免通路开口顶角形成栅栏状的介电层。

Claims (21)

1. 一种双重金属镶嵌工艺，包括：
提供基底，该基底上具有导电区且该导电区已被衬层覆盖；
在该基底上形成介电层；
在该介电层中形成通路开口，对准该导电区并裸露出该衬层；
在该通路开口中填入沟填层；
在该基底上形成阻抗层，覆盖该介电层与该沟填层；
进行光刻与蚀刻工艺，以在该介电层中形成沟槽，并使留下的该沟填层呈拱顶状，其中在进行蚀刻工艺时，该沟填层的蚀刻速率大于该阻抗层的蚀刻速率；
去除该沟填层、该阻抗层与该通路开口所裸露的该衬层；以及
在该沟槽与该通路开口中形成导电层。
2. 如权利要求1所述的双重金属镶嵌工艺，其中在进行蚀刻工艺时，该沟填层/该阻抗层的蚀刻选择比为3至1.1。
3. 如权利要求1所述的双重金属镶嵌工艺，其中在进行蚀刻工艺时，该沟填层的蚀刻速率大于该介电层的蚀刻速率。
4. 如权利要求3所述的双重金属镶嵌工艺，其中在进行蚀刻工艺时，该沟填层/该介电层的蚀刻选择比为1.2至2。
5. 如权利要求1所述的双重金属镶嵌工艺，其中该阻抗层的蚀刻速率大于该介电层的蚀刻速率。
6. 如权利要求1所述的双重金属镶嵌工艺，其中在进行该蚀刻工艺时的蚀刻气体不含氧气。
7. 如权利要求1所述的双重金属镶嵌工艺，其中在进行该蚀刻工艺时所使用的气体包括氟烃。
8. 如权利要求7所述的双重金属镶嵌工艺，其中在进行该蚀刻工艺时所使用的气体还包括载气。
9. 如权利要求8所述的双重金属镶嵌工艺，其中在进行该蚀刻工艺时所使用的气体还包括调整气体。
10. 如权利要求1所述的双重金属镶嵌工艺，其中该介电层的材质包括低介电常数材料。
11. 如权利要求1所述的双重金属镶嵌工艺，更包括在形成该通路开口之前，在该介电层上形成顶盖层。
12. 如权利要求1所述的双重金属镶嵌工艺，其中该沟填材料包括无抗反射特性的聚合物。
13. 一种复合开口的形成方法，包括
在基底上形成材料层；
在该材料层中形成窄开口；
在该窄开口中形成沟填层；
在该基底上形成阻抗层，覆盖该材料层与该沟填层；
进行光刻与蚀刻工艺，以在该材料层中形成与该窄开口连通的宽开口，并留下的该沟填层呈拱顶状，其中在进行蚀刻工艺时，该沟填层的蚀刻速率大于该阻抗层的蚀刻速率；以及
去除该沟填层与该阻抗层，裸露出该宽开口与该窄开口，以形成该复合开口。
14. 如权利要求13所述的复合开口的形成方法，其中在进行蚀刻工艺时，该沟填层/该阻抗层的蚀刻选择比为3至1.1。
15. 如权利要求13所述的复合开口的形成方法，其中在进行蚀刻工艺时，该沟填层的蚀刻速率大于该材料层的蚀刻速率。
16. 如权利要求15所述的复合开口的形成方法，其中在进行蚀刻工艺时，该沟填层/该材料层的蚀刻选择比为1.2至2。
17. 如权利要求13所述的复合开口的形成方法，其中该阻抗层的蚀刻速率大于该材料层的蚀刻速率。
18. 如权利要求13所述的复合开口的形成方法，其中该沟填层的材质包括无抗反射特性的聚合物。
19. 如权利要求13所述的复合开口的形成方法，其中在进行蚀刻工艺时所使用的气体包括氟烃。
20. 如权利要求19所述的复合开口的形成方法，其中在进行蚀刻工艺时所使用的气体还包括载气。
21. 如权利要求20所述的复合开口的形成方法，其中在进行该蚀刻工艺时所使用的气体还包括调整气体。
CNA2007100858864A 2007-03-08 2007-03-08 复合开口的形成方法及应用该方法的双重金属镶嵌工艺 Pending CN101261954A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100858864A CN101261954A (zh) 2007-03-08 2007-03-08 复合开口的形成方法及应用该方法的双重金属镶嵌工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100858864A CN101261954A (zh) 2007-03-08 2007-03-08 复合开口的形成方法及应用该方法的双重金属镶嵌工艺

Publications (1)

Publication Number Publication Date
CN101261954A true CN101261954A (zh) 2008-09-10

Family

ID=39962302

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100858864A Pending CN101261954A (zh) 2007-03-08 2007-03-08 复合开口的形成方法及应用该方法的双重金属镶嵌工艺

Country Status (1)

Country Link
CN (1) CN101261954A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804281A (zh) * 2010-02-11 2012-11-28 美光科技公司 存储器裸片、堆叠式存储器、存储器装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804281A (zh) * 2010-02-11 2012-11-28 美光科技公司 存储器裸片、堆叠式存储器、存储器装置及方法
CN102804281B (zh) * 2010-02-11 2015-07-01 美光科技公司 存储器裸片、堆叠式存储器、存储器装置及方法

Similar Documents

Publication Publication Date Title
KR101093915B1 (ko) 반도체 장치의 제조 방법
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US7828987B2 (en) Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN100444329C (zh) 镶嵌结构与其形成方法
US8796150B2 (en) Bilayer trench first hardmask structure and process for reduced defectivity
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
KR20040089580A (ko) 반도체 장치 및 그 제조 방법
US20020106889A1 (en) Slot via filled dual damascene structure without middle stop layer and method for making the same
US20040219796A1 (en) Plasma etching process
JP2009532866A (ja) 機械的特性が改善された多孔性低ｋ層を有するダマシン相互接続
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
KR20050007004A (ko) 반도체 소자의 금속배선층 형성방법
CN101261954A (zh) 复合开口的形成方法及应用该方法的双重金属镶嵌工艺
KR20090068035A (ko) 반도체 소자의 제조방법
US7482266B2 (en) Method of forming composite opening and method of dual damascene process using the same
CN101308808B (zh) 双重金属镶嵌结构的制造方法
US20110097899A1 (en) Method of forming funnel-shaped opening
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US20060099787A1 (en) Method for damascene formation using plug materials having varied etching rates
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100439111B1 (ko) 반도체소자의 금속배선 형성방법
KR100753118B1 (ko) 콘택홀 형성 방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080910