CN101251766A - 一种多媒体处理平台芯片 - Google Patents
一种多媒体处理平台芯片 Download PDFInfo
- Publication number
- CN101251766A CN101251766A CNA2008101025123A CN200810102512A CN101251766A CN 101251766 A CN101251766 A CN 101251766A CN A2008101025123 A CNA2008101025123 A CN A2008101025123A CN 200810102512 A CN200810102512 A CN 200810102512A CN 101251766 A CN101251766 A CN 101251766A
- Authority
- CN
- China
- Prior art keywords
- module
- subsystem
- moderator
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 230000005055 memory storage Effects 0.000 claims description 24
- 230000006870 function Effects 0.000 claims description 11
- 230000003068 static effect Effects 0.000 claims description 4
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000007726 management method Methods 0.000 claims description 3
- 238000004321 preservation Methods 0.000 claims description 3
- 230000001953 sensory effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims description 2
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 claims 6
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 claims 4
- 229920002939 poly(N,N-dimethylacrylamides) Polymers 0.000 claims 3
- 238000005265 energy consumption Methods 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 206010064930 age-related macular degeneration Diseases 0.000 description 5
- 101100163433 Drosophila melanogaster armi gene Proteins 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- XEBWQGVWTUSTLN-UHFFFAOYSA-M phenylmercury acetate Chemical compound CC(=O)O[Hg]C1=CC=CC=C1 XEBWQGVWTUSTLN-UHFFFAOYSA-M 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供了一种多媒体处理平台芯片，包括：用于提供实时时钟、定时开机和定时中断的RTC电源域；用于对多媒体信息进行编/解码处理的SHUT_OFF电源域；及PMU电源域，用于控制控制所述SHUT_OFF电源域在正常模式、睡眠模式和关机三种状态间转换，以及控制电源芯片对各电源域的供电，即对RTC电源域始终供电；在睡眠模式和正常模式对本电源域供电；在正常模式下对SHUT_OFF电源域供电。本发明能够降低多媒体处理平台芯片的能耗，并且产品完整性好，基本上用本芯片加上电源芯片和SDRAM就能实现整个系统，容易实现；芯片的处理功能强大并且成本较低；而且DIE面积小；还能降低封装成本。
Description
技术领域
本发明涉及多媒体领域，尤其涉及一种多媒体处理平台芯片。
背景技术
我们处于一个信息时代，信息处理中的媒体处理离人们的生活最近，它极大地改变着和丰富着人们的生活。我们生活中的MP3/MP4/MP5/PMP和多媒体手机就是这样的媒体处理产品。众多的多媒体产品后边是众多的多媒体处理平台在支撑，如TI的OMAP平台，ADI的BLACKFIN，ACTION的21XX系列，瑞芯微(ROCKCHIP)的26XX，27XX系列。
这些多媒体处理平台功能各异，平台的完整性，平台产品化的难易度和价格也不同。各平台的比较如下表所示：
表1、多媒体处理平台比较
| 主要平台 | OMAP | BLACKFIN | ACTION21XX | ROCKCHIP26XX | ROCKCHIP27XX |
| 功能 | 5 | 4 | 2 | 1 | 3 |
| 完整性 | 5 | 3 | 5 | 5 | 5 |
| 易实现性 | 3 | 3 | 4 | 5 | 4 |
| 价格($) | 20 | 15 | 3～4 | 2～3 | 3～4 |
如上表所示，OMAP和BLACKFIN平台的功能强，但价格太高，平台产品化的难度高；而ACTION和ROCKCHIP的方案价格低，平台完整性好，易于产品化，但他们的功能较弱，难以满足市场日益增长的对媒体处理能力的要求。市场需要一种处理能力强的，价格低廉的，完整的，容易产品化的多媒体处理平台。
发明内容
本发明要解决的技术问题是提供一种多媒体处理平台，能耗低、完整并容易产品化。
为了解决上述问题，本发明提供了一种多媒体处理平台芯片，包括：
用于提供实时时钟、定时开机和定时中断的实时时钟芯片RTC电源域；
用于对多媒体信息进行编/解码处理的关断SHUT_OFF电源域；及
电源管理单元PMU电源域，用于控制控制所述SHUT_OFF电源域在正常模式、睡眠模式和关机三种状态间转换，以及控制电源芯片对各电源域的供电，即对RTC电源域始终供电；在睡眠模式和正常模式对本电源域供电；在正常模式下对SHUT_OFF电源域供电。
进一步的，所述SHUT_OFF电源域包括：
内存MEMORY子系统，与其它四个子系统及外部存储器相连，用于实现其它子系统对外部存储器中数据的访问及快速、易失性存储；
用于为外围设备提供接口的外围设备PERIPHERAL子系统，用于将外围设备输入的数据发送给所述MEMORY子系统，并将MEMORY子系统发送来的数据发送给外围设备；
用于非易失性保存数据的存储器STORAGE子系统；
用于对音、视频数据解码的视频VIDEO子系统，用于将从MEMORY子系统接收的待处理的音、视频数据进行解码后发送给MEMORY子系统；
中央控制单元CPU子系统，用于通过MEMORY子系统控制其他四个子系统，在媒体播放时通过控制STORAGE子系统将压缩媒体数据从非易失性存储器中取出，通过MEMORY子系统将数据保存在SDRAM中；还用于启动VIDEO子系统的解码模块，将压缩媒体流解为非压缩视频流并保存于SDRAM中，以及将这些流通过VIDEO子系统中负责显示的模块显示在LCD屏幕上；还用于通过控制PERIPHERAL子系统的IO设备与外部器件交换数据。
进一步的，所述CPU子系统包括：
CPU CORE模块，用于对其它模块及子系统进行控制，及进行视频/绘图的编码和音频的编解码；
所述CLK&RST模块用于提供时钟和复位信号；
所述IRQ模块用于处理各功能模块送出的中断信号；
所述TIMER模块用于提供一个或多个定时器；
仲裁器，与所述CLK&RST模块、IRQ模块及TIMER模块相连，并从其输出的信号中选择一路输出给MEMORY子系统。
进一步的，所述CPU CORE模块为300MHz的ARM926处理器。
进一步的，所述VIDEO子系统包括：
SIF模块、图像张贴处理IPP模块、晶显示器控制LCDC模块、液晶显示器界面LCDIF模块和VDEC模块，还包括一个仲裁器；
所述SIF模块用于将图形传感器或电视信号经处理后送到IPP。
所述IPP模块用于将SIF发送来的数据和/或通过MEMORY子系统从外部存储器中读出的数据流经尺寸放大或缩小后，再通过MEMORY子系统送回外部存储器，或者送给LCDC模块用于显示；
所述LCDC模块用于将IPP送来的视频流和/或通过MEMORY子系统从外部存储器中读出的静态图片作处理后，又通过MEMORY子系统存回外部存储器，在需要显示时再通过MEMORY子系统从外部存储器中读出，送到LCDIF模块；
所述LCDIF模块用于实现LCDC与LCD屏的接口；
所述VDEC模块；实现解码功能；
所述SIF、IPP、LCDC、LCDIF和VDEC五个模块均通过本子系统上的仲裁器与MEMORY子系统相连；所述仲裁器从相连模块所输出的信号中选择一路输出给MEMORY子系统。
进一步的，所述STORAGE子系统包括：
USB驱动控制器UDC模块，用于驱动USB；
NFC模块，用于实现与非FLASH接口；
SDIO模块，用于控制SD卡、SDIO卡、MMC卡；
第一、第二仲裁器，分别与所述UDC、NFC和SDIO三个模块相连；并分别从所相连模块输出的信号中选择一路输出给MEMORY子系统。
进一步的，所述PERIPHERAL子系统包括：
AUD模块，AUD多媒体数字信号编解码器CODEC模块，通用异步接收/发送装置UART模块，SPI模块，I2C模块，TPI模块，KPD模块和外设直接内存访问PDMA模块，还包括一个仲裁器；
AUD模块，用于实现AUD CODEC与PDMA和本子系统上仲裁器的接口并提供I2S总线；
所述AUD CODEC，UART，SPI，TPI，I2C和KPD模块分别用于为HP&MIC、UART、SPI驱动、触摸板、I2C驱动和KPD提供相应外围设备与该芯片的接口；
所述仲裁器与所述AUD，UART，SPI，TPI，I2C和KPD模块相连；从所相连模块输出的信号中选择一路输出给MEMORY子系统；
所述PDMA模块与所述AUD，UART，SPI，TPI模块及MEMORY子系统相连。
进一步的，所述MEMORY子系统包括：
存储器仲裁MARB模块、SDRAM/DDR控制SDRC模块、仲裁桥APB BRIDGE模块、只读存储器ROM模块和CPU直接内存访问DMAC模块；
所述MARB模块用于对各功能模块送出的内存或寄存器的访问请求作仲裁并将所选择的访问请求送到ROM模块或外部存储器，并将返回的数据发送给请求方；
所述SDRC模块用于在接收到MARB模块发送的访问请求后从芯片外的存储器中取得所请求的数据并返回给MARB模块；
所述ROM模块用于在接收到MARB模块发送的访问请求后返回所请求的数据给MARB模块；
所述DMAC模块用于实现数据在外部存储器内部的搬移，与APB_BRIDGE模块、MARB模块相连；
所述APB_BRIDGE模块用于实现CPU对各模块寄存器的访问；与RTC电源域、PMU电源域、其它子系统、DMAC模块、MARB模块相连。
进一步的，所述MARB模块包括：
寄存器、ROM仲裁器和SDRAM仲裁器；
所述寄存器与APB_BRIDGE模块相连；
所述ROM仲裁器与ROM模块、DMAC模块、CPU子系统相连；用于在DMAC模块和CPU子系统发出的访问ROM请求中选择一个发给ROM模块，并将ROM模块返回的数据发送给请求方；
所述SDRAM仲裁器与SDRC模块、DMAC模块、及其它子系统相连；用于在相连模块中除SDRC以外的模块发出的访问SDRAM请求中选择一个发给SDRC模块，并将返回的数据发送给请求方；
所述SDRC模块用于在接收到SDRAM仲裁器发送的访问请求后从芯片外的存储器中取得所请求的数据并返回给SDRAM仲裁器；
所述ROM模块用于在接收到ROM仲裁器发送的访问请求后返回所请求的数据给ROM仲裁器。
本发明的技术方案能够降低多媒体处理平台芯片的能耗，并且产品完整性好，基本上用本芯片加上电源芯片和SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存取存储器)就能实现整个系统，容易实现；进一步的，芯片的处理功能强大并且成本较低；而且去掉片内大容量SRAM(静态随机存储器)，使得DIE(晶元)面积小；进一步的，能降低封装成本。
附图说明
图1为本发明的多媒体处理平台芯片具体实施示意图；
图2为本发明的多媒体处理平台芯片中PMU电源域的具体实施示意图；
图3为本发明的多媒体处理平台芯片中SHUT_OFF电源域的子系统组成具体实施示意图；
图4为本发明的多媒体处理平台芯片中SHUT_OFF电源域的CPU子系统具体实施电路示意图；
图5为本发明的多媒体处理平台芯片中SHUT_OFF电源域的VIDEO子系统具体实施电路示意图；
图6为本发明的多媒体处理平台芯片中SHUT_OFF电源域的STORAGE子系统具体实施电路示意图；
图7为本发明的多媒体处理平台芯片中SHUT_OFF电源域的PERIPHERAL子系统具体实施电路示意图；
图8为本发明的多媒体处理平台芯片中SHUT_OFF电源域的MEMORY子系统具体实施电路示意图。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
本发明提供了一种多媒体处理平台芯片，与电源芯片和SDRAM等共同组成多媒体处理系统，为了达到节省功耗的目的，如图1所示，该芯片分成了三个电源域：RTC(实时时钟芯片)电源域，PMU(电源管理单元)电源域和SHUT_OFF(关断)电源域；根据对供电需求的不同，将各功能模块划分到不同的电源域里，并且仅在需要的时候对相应电源域供电，从而使得本平台的功耗低。
所述多媒体处理平台芯片的各电源域与电源芯片相连，由电源芯片提供工作电源。
所述RTC电源域用于为系统(包括SHUT_OFF电源域)提供实时时钟(特别是在系统关机情况下，要保证正常计时)；还用于为系统(包括SHUT_OFF电源域)提供定时开机功能；还用于为系统(包括SHUT_OFF电源域)提供可用于软件调度的定时中断。
所述SHUT_OFF电源域用于对系统中的多媒体信息进行处理——如音、视频的解码等。
所述PMU电源域用于控制所述SHUT_OFF电源域在正常模式、睡眠模式和关机这三种状态间转换——比如控制所述SHUT_OFF电源域工作(正常模式)、或暂停工作(睡眠模式)、或终止工作(关机)，以及控制电源芯片对各电源域的供电，具体来说：对RTC电源域始终供电；在处于睡眠模式和正常模式对本电源域供电；在处于正常模式下对SHUT_OFF电源域供电。
即PMU电源域用于当系统在关机、睡眠和正常模式之间转移时，控制SHUT_OFF电源域的工作状态和电源芯片的供电状态相应进行改变。由于在关机和睡眠模式下不对SHUT_OFF电源域供电，在关机模式下不对PMU电源域供电，因此能减少系统的关机和睡眠模式下的功耗。
所述PMU电源域通过发送EC(电源控制)信号来进行控制。
下面详细描述本发明的多媒体处理平台芯片中的各电源域。
如图2所示，所述PMU电源域在系统处于睡眠状态和正常模式下是有电的，但在系统关机后，是没有电的。
它包括三个模块：PAD模块，PAD_CTRL模块和PMU模块，还包括一个仲裁器MUX。
所述PAD模块包含本平台需要的所有IO_BUFFER(输入输出缓存)。
所述PAD_CTRL模块用于生成PAD所需要的控制信号和输入输出数据信号，实现了各功能模块和PAD模块之间的接口。
所述PAD_CTRL模块以分时复用的方式调度LCD(液晶显示器)、NAND FLASH和SD(安全数据)卡，因此只要16bit的总线即可，所以可以使用成本较低的QTP128封装形式。
所述PMU模块用于当系统在关机、睡眠和正常模式之间转移时，控制SHUT_OFF电源域的工作状态和电源芯片的供电状态相应进行改变。
其中，PAD_CTRL模块和PMU模块都通过本电源域的仲裁器与SHUT_OFF电源域相连；可以但不限于分别通过PAD_CTRL_APB总线和PMU APB总线与本电源域的仲裁器相连。本电源域上的仲裁器可以但不限于为多路选择器，可以但不限于通过PMU APB总线与SHUT_OFF电源域相连。
所述RTC电源域比较独立，通过RTC APB总线与与SHUT_OFF电源域相连。
如图3所示，所述SHUT_OFF电源域可以包含五个子系统：CPU(中央控制单元)子系统，MEMORY(内存)子系统，VIDEO(视频)子系统，STORAGE(存储器)子系统和PERIPHERAL(外围设备)子系统。
所述MEMORY子系统与其它四个子系统及外部存储器(SDRAM或DDR SDRAM等)相连，用于实现其它子系统对外部存储器中数据的访问及快速、易失性存储。
所述PERIPHERAL子系统用于为外围设备提供接口，具体而言，就是将外围设备输入的数据发送给所述MEMORY子系统，并将MEMORY子系统发送来的数据发送给外围设备。
所述VIDEO子系统用于对音、视频数据解码，具体而言，就是将从MEMORY子系统接收的待处理的音、视频数据进行解码后发送给MEMORY子系统。
所述STORAGE子系统用于非易失性的保存数据。
所述CPU子系统用于通过MEMORY子系统控制其他四个子系统，在媒体播放时，CPU子系统通过控制STORAGE子系统将压缩媒体数据从非易失性存储器中取出，通过MEMORY子系统将数据保存在SDRAM中；然后，CPU子系统启动VIDEO子系统的解码模块，将压缩媒体流解为非压缩视频流并保存于SDRAM中；CPU子系统再将这些流通过VIDEO子系统中负责显示的模块显示在LCD屏幕上。CPU子系统还用于通过控制PERIPHERAL子系统的IO设备与外部器件交换数据，如UART/I2C/SPI接口等。
下面将详细介绍各子系统中的模块。
如图4所示，所述CPU子系统包括CPU CORE(中央处理器核心)模块、CLK&RST(时钟/复位)模块、IRQ(INTERRUPT CONTROL，中断请求)模块和TIMER(定时器)模块，还包括一个仲裁器。
本平台的CPU CORE模块采用300MHz的ARM926处理器，操作系统和应用软件都将在这个处理器上运行。
所述处理器可以但不限于采用300MHz的ARM926CPU，该CPU能运行操作系统，能运行GPS(全球定位系统)软件等。而BLACKFIN，ACTION，ROCKCHIP这些DSP(数字信号处理)方案实现不了这些。另外，采用ARM926CPU，容易移植操作系统和应用软件，这使得产品的上市时间能有效缩短。
本平台的VIDEO/GRAPHIC(视频/绘图)的编码和AUDIO(音频)的编解码、及对其它模块及子系统的控制都将由此处理器实现。其他硬件未包括的一些视频解码，如FLV格式视频、MGEG1格式视频等也将由此处理器实现。
所述CPU CORE模块和MEMORY子系统相连，可以但不限于通过ARMD AHB总线和ARMI AHB总线相连。
所述CLK&RST模块为系统提供工作所需要的时钟和复位信号。
所述IRQ模块处理各功能模块送出的中断信号。
所述TIMER模块为系统提供一个或多个定时器，还可以提供一个看门狗。
所述CLK&RST模块、IRQ模块、TIMER模块均通过本子系统上的仲裁器与MEMORY子系统相连；可以但不限于分别通过CLK&RST APB总线、IRQ APB总线、TIMER APB总线与本子系统上的仲裁器相连。
本子系统上的仲裁器可以但不限于为多路选择器，可以但不限于通过CPU SUBSYSTEM APB总线与MEMORY子系统相连；用于从相连的各模块产生的信号中选出一路输出给MEMORY子系统。
如图5所示，所述VIDEO子系统包括SIF(SENSOR INTERFACE，传感器界面)模块、IPP(Image Post Processing，图像后处理)模块、LCDC(LCD CONTROL，液晶显示器控制)模块、LCDIF(LCD INTERFACE，液晶显示器界面)模块和VDEC(VIDEO DECODER，视频解码器)模块，还包括一个仲裁器。
所述SIF模块用于将图形传感器或电视信号经处理后送到IPP。
所述IPP模块用于将SIF发送来的数据和/或通过MEMORY子系统从外部存储器中读出的数据流经尺寸放大或缩小后，再通过MEMORY子系统送回外部存储器，或者送给LCDC模块用于显示。
所述LCDC模块用于将IPP送来的视频流和/或通过MEMORY子系统从外部存储器中读出的静态图片作处理后，又通过MEMORY子系统存回外部存储器，在需要显示时再通过MEMORY子系统从外部存储器中读出，送到LCDIF模块。
所述LCDIF模块用于实现LCDC与LCD屏的接口，使系统能兼容各种接口的屏。
所述VDEC模块是整个平台的功能核心，实现解码功能。
所述SIF、IPP、LCDC、LCDIF和VDEC五个模块均通过本子系统上的仲裁器与MEMORY子系统相连；可以但不限于分别通过SIF APB总线、IPPAPB总线、LCDC APB总线、LCDIF APB总线、VDEC APB总线与本子系统上的仲裁器相连。
所述IPP、LCDC和VDEC模块还直接与MEMORY子系统相连；可以但不限于分别通过IPP AXI总线、LCDC AXI总线、VDEC AXI总线与MEMORY子系统相连。
本子系统上的仲裁器可以但不限于为多路选择器，可以但不限于通过VIDEO SUBSYSTEM APB总线与MEMORY子系统相连；用于从相连的各模块产生的信号中选出一路输出给MEMORY子系统。
如图6所示，所述STORAGE子系统包括UDC(USB Device Controller，USB驱动控制器)模块、NFC(NAND Flash Controller，与非Flash控制器)模块和SDIO(SDIO/MMC CARD Controller，安全数字输入输出卡/多媒体控制器卡控制器)模块，还包括两个仲裁器：第一仲裁器和第二仲裁器。
所述UDC模块用于实现USB2.0DEVICE功能。
所述NFC模块用于实现NAND FLASH接口，支持8BIT/11BIT ECC校验。
所述SDIO模块用于支持SD卡，SDIO卡，1BIT/4BIT/8BIT MMC卡。
所述UDC、NFC和SDIO三个模块均通过本子系统上的第一仲裁器与MEMORY子系统相连；可以但不限于分别通过UDC APB总线、NFC APB总线、SDIO APB总线与本子系统上的第一仲裁器相连。
所述UDC、NFC和SDIO三个模块均通过本子系统上的第二仲裁器与MEMORY子系统相连；可以但不限于分别通过UDC AXI总线、NFC AXI总线、SDIO AXI总线与本子系统上的第二仲裁器相连。
所述第一仲裁器可以但不限于为多路选择器，可以但不限于通过STORAGE SUBSYSTEM APB总线与MEMORY子系统相连；用于从相连的各模块产生的信号中选出一路输出给MEMORY子系统。
所述第二仲裁器可以但不限于通过STORAGE SUBSYSTEM AXI总线与MEMORY子系统相连；用于从相连的各模块产生的信号中选出一路输出给MEMORY子系统。
如图7所示，所述PERIPHERAL子系统包括AUD模块，AUD CODEC(AUD多媒体数字信号编解码器)模块，UART(通用异步接收/发送装置)模块，SPI模块，I2C模块，TPI模块，KPD模块和PDMA(外设直接内存访问)模块，还包括一个仲裁器。
所述AUD模块用于实现AUD CODEC与PDMA和本子系统上仲裁器的接口并提供I2S总线。
所述AUD CODEC，UART，SPI，TPI，I2C和KPD模块分别用于为HP&MIC、UART(通用异步收发报机)、SPI驱动、Touch Panel(触摸板)、I2C驱动和KPD提供相应外围设备与该芯片的接口。
所述AUD，UART，SPI，TPI，I2C和KPD模块均通过本子系统上的仲裁器与MEMORY子系统相连；其中SPI，TPI，I2C和KPD模块可以但不限于分别通过SPI APB总线、TPI APB总线、I2C APB总线、KPD APB总线与本子系统上的仲裁器相连。
本子系统上的仲裁器可以但不限于为多路选择器，可以但不限于通过PERIPHERAL SUBSYSTEM APB总线与MEMORY子系统相连；用于从相连的各模块产生的信号中选出一路输出给MEMORY子系统。
其中AUD，UART，SPI，TPI模块还通过所述PDMA模块与MEMORY子系统相连。所述PDMA模块可以但不限于通过PDMA AXI总线与MEMORY子系统相连。
系统提供4个UART接口，2个SPI接口，可与MODEM，BLUE TOOTH，WIFI，GPS，EEPROM等相连。通过TPI接口可以连触摸屏。通过I2C接口可以了调频收音机等。通过KPD可实现键盘输入。可以看出，本发明的芯片拥有众多的外设接口，支持USB2.0/NF/SD/TOUCH PANEL/DDR/SENSOR/DPI LCD PANEL，这些是BLACKFIN，ACTION和ROCKCHIP方案所不具备的。
如图8所示，所述MEMORY子系统可以包括MARB(存储器仲裁)模块、SDRC(SDRAM/DDR控制)模块、APB_BRIDGE(仲裁桥)模块、ROM(只读存储器)模块和DMAC(CPU直接内存访问)模块。
所述MARB模块用于对各功能模块送出的MEMORY(内存)或REGISER(寄存器)的访问请求作仲裁并将所选择的访问请求送到目标设备——如ROM模块、外部存储器SDRAM等，以及将从目标设备中返回的数据发送给请求方。
所述MARB模块可以包括寄存器、ROM仲裁器和SDRAM仲裁器。
所述寄存器与APB_BRIDGE模块相连，可以但不限于通过MARB APB总线相连，用于配置MARB模块的不同工作状态。
所述ROM仲裁器与ROM模块、DMAC模块、CPU子系统中的CPUCORE模块相连；可以但不限于通过DMA AXI总线与DMAC模块相连、通过ARMD AHB总线及ARMI AHB总线与所述CPU CORE模块相连。用于在DMAC模块和CPU CORE模块发出的访问ROM请求中选择一个发给ROM模块，并将ROM模块返回的数据发送给请求方。
所述SDRAM仲裁器与SDRC模块、DMAC模块、CPU子系统中的CPUCORE模块、PERIPHERAL子系统中的PDMA模块、STORAGE子系统中的第二仲裁器、VIDEO子系统中的IPP、LCDC和VDEC模块相连；可以但不限于通过DMA AXI总线与DMAC模块相连、通过ARMD AHB总线及PDMA AXI总线与所述PDMA模块相连、通过ARMD AHB总线及ARMIAHB总线与所述CPU CORE模块相连、通过STORAGE SUBSYSTEM AXI总线与STORAGE子系统中的第二仲裁器相连、分别通过IPP AXI总线、LCDC AXI总线、VDEC AXI总线与所述IPP、LCDC和VDEC模块相连。用于在相连模块中除SDRC以外的模块发出的访问SDRAM请求中选择一个发给SDRC模块，并将返回的数据发送给请求方。
本发明中的SDRAM仲裁器可以把ARM9的AHB总线转换为AXI，提高了SDRAM的访问效率，使得可采用2MB、16BIT的SDRAM实现VGA(视频绘图阵列)分辨率视频流的播放，这样也降低了系统成本。
所述SDRC模块用于在接收到MARB模块发送的访问请求(即SDRAM仲裁器所选择的访问请求)后从芯片外的存储器——如SDRAM或DDR(双倍速率)SDRAM中取得所请求的数据并返回给MARB模块中的SDRAM仲裁器；还用于实现SDRAM或DDRSDRAM的时序控制，并优化访问效率。
所述ROM模块用于在接收到MARB模块发送的访问请求(即ROM仲裁器所选择的访问请求)后返回所请求的数据给MARB模块中的ROM仲裁器；能为CPU的启动服务，在复位结束后，CPU读取ROM中的程序，实现对系统的初始化。所述ROM模块的规格可以但不限于为8K×32bit。
所述DMAC模块用于实现数据在外部存储器——如SDRAM/DDRSDRAM内部的搬移，降低CPU为数据搬移而产生的负担；与APB_BRIDGE模块、MARB模块中的SDRAM仲裁器、ROM仲裁器相连；可以但不限于通过DMAC APB总线与APB_BRIDGE模块相连、通过DMA AXI总线分别与SDRAM仲裁器和ROM仲裁器相连。
所述DMAC模块和PERIPHERAL子系统中的PMAC模块共同实现现有技术中DMC模块的功能，DMAC模块实现CPU部分的DMA控制，PDMA实现外围设备的DMA控制；将原DMC模块分为这两个模块，使其各自的功能更加单纯，可靠性更高。
所述APB_BRIDGE模块用于实现CPU对各模块的寄存器的访问；与RTC电源域、PMU电源域及其它子系统相连。具体而言：
所述APB_BRIDGE模块用于实现CPU CORE模块每次在各模块寄存器中选择需要的一个进行访问；其分别与PMU电源域、CPU子系统、VIDEO子系统和PERIPHERAL子系统中的仲裁器、STORAGE子系统中的第一仲裁器、DMAC模块、CPU子系统中的CPU CORE模块及RTC电源域相连；可以但不限于通过PMU APB总线和PMU电源域中的仲裁器相连、通过CPUSUBSYSTEM APB总线和CPU子系统中的仲裁器相连、通过VIDEOSUBSYSTEM APB总线和VIDEO子系统中的仲裁器相连、通过PERIPHERAL SUBSYSTEM APB总线和PERIPHERAL子系统中的仲裁器相连、通过STORAGE SUBSYSTEM APB总线和STORAGE子系统中的第一仲裁器相连、通过DMAC APB总线与DMAC模块相连、通过ARMD AHB总线和CPU子系统中的CPU CORE模块相连、通过RTC SUBSYSTEM APB总线和RTC电源域相连。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (9)
1、一种多媒体处理平台芯片，其特征在于，包括：
用于提供实时时钟、定时开机和定时中断的实时时钟芯片RTC电源域；
用于对多媒体信息进行编/解码处理的关断SHUT_OFF电源域；及
电源管理单元PMU电源域，用于控制控制所述SHUT_OFF电源域在正常模式、睡眠模式和关机三种状态间转换，以及控制电源芯片对各电源域的供电，即对RTC电源域始终供电；在睡眠模式和正常模式对本电源域供电；在正常模式下对SHUT_OFF电源域供电。
2、如权利要求1所述的多媒体处理平台芯片，其特征在于，所述SHUT_OFF电源域包括：
内存MEMORY子系统，与其它四个子系统及外部存储器相连，用于实现其它子系统对外部存储器中数据的访问及快速、易失性存储；
用于为外围设备提供接口的外围设备PERIPHERAL子系统，用于将外围设备输入的数据发送给所述MEMORY子系统，并将MEMORY子系统发送来的数据发送给外围设备；
用于非易失性保存数据的存储器STORAGE子系统；
用于对音、视频数据解码的视频VIDEO子系统，用于将从MEMORY子系统接收的待处理的音、视频数据进行解码后发送给MEMORY子系统；
中央控制单元CPU子系统，用于通过MEMORY子系统控制其他四个子系统，在媒体播放时通过控制STORAGE子系统将压缩媒体数据从非易失性存储器中取出，通过MEMORY子系统将数据保存在SDRAM中；还用于启动VIDEO子系统的解码模块，将压缩媒体流解为非压缩视频流并保存于SDRAM中，以及将这些流通过VIDEO子系统中负责显示的模块显示在LCD屏幕上；还用于通过控制PERIPHERAL子系统的IO设备与外部器件交换数据。
3、如权利要求2所述的多媒体处理平台芯片，其特征在于，所述CPU子系统包括：
CPU CORE模块，用于对其它模块及子系统进行控制，及进行视频/绘图的编码和音频的编解码；
所述CLK&RST模块用于提供时钟和复位信号；
所述IRQ模块用于处理各功能模块送出的中断信号；
所述TIMER模块用于提供一个或多个定时器；
仲裁器，与所述CLK&RST模块、IRQ模块及TIMER模块相连，并从其输出的信号中选择一路输出给MEMORY子系统。
4、如权利要求3所述的多媒体处理平台芯片，其特征在于：
所述CPU CORE模块为300MHz的ARM926处理器。
5、如权利要求2所述的多媒体处理平台芯片，其特征在于，所述VIDEO子系统包括：
SIF模块、图像张贴处理IPP模块、晶显示器控制LCDC模块、液晶显示器界面LCDIF模块和VDEC模块，还包括一个仲裁器；
所述SIF模块用于将图形传感器或电视信号经处理后送到IPP。
所述IPP模块用于将SIF发送来的数据和/或通过MEMORY子系统从外部存储器中读出的数据流经尺寸放大或缩小后，再通过MEMORY子系统送回外部存储器，或者送给LCDC模块用于显示；
所述LCDC模块用于将IPP送来的视频流和/或通过MEMORY子系统从外部存储器中读出的静态图片作处理后，又通过MEMORY子系统存回外部存储器，在需要显示时再通过MEMORY子系统从外部存储器中读出，送到LCDIF模块；
所述LCDIF模块用于实现LCDC与LCD屏的接口；
所述VDEC模块；实现解码功能；
所述SIF、IPP、LCDC、LCDIF和VDEC五个模块均通过本子系统上的仲裁器与MEMORY子系统相连；所述仲裁器从相连模块所输出的信号中选择一路输出给MEMORY子系统。
6、如权利要求2所述的多媒体处理平台芯片，其特征在于，所述STORAGE子系统包括：
USB驱动控制器UDC模块，用于驱动USB；
NFC模块，用于实现与非FLASH接口；
SDIO模块，用于控制SD卡、SDIO卡、MMC卡；
第一、第二仲裁器，分别与所述UDC、NFC和SDIO三个模块相连；并分别从所相连模块输出的信号中选择一路输出给MEMORY子系统。
7、如权利要求2所述的多媒体处理平台芯片，其特征在于，所述PERIPHERAL子系统包括：
AUD模块，AUD多媒体数字信号编解码器CODEC模块，通用异步接收/发送装置UART模块，SPI模块，I2C模块，TPI模块，KPD模块和外设直接内存访问PDMA模块，还包括一个仲裁器；
AUD模块，用于实现AUD CODEC与PDMA和本子系统上仲裁器的接口并提供I2S总线；
所述AUD CODEC，UART，SPI，TPI，I2C和KPD模块分别用于为HP&MIC、UART、SPI驱动、触摸板、I2C驱动和KPD提供相应外围设备与该芯片的接口；
所述仲裁器与所述AUD，UART，SPI，TPI，I2C和KPD模块相连；从所相连模块输出的信号中选择一路输出给MEMORY子系统；
所述PDMA模块与所述AUD，UART，SPI，TPI模块及MEMORY子系统相连。
8、如权利要求3到7中任一项所述的多媒体处理平台芯片，其特征在于，所述MEMORY子系统包括：
存储器仲裁MARB模块、SDRAM/DDR控制SDRC模块、仲裁桥APB_BRIDGE模块、只读存储器ROM模块和CPU直接内存访问DMAC模块；
所述MARB模块用于对各功能模块送出的内存或寄存器的访问请求作仲裁并将所选择的访问请求送到ROM模块或外部存储器，并将返回的数据发送给请求方；
所述SDRC模块用于在接收到MARB模块发送的访问请求后从芯片外的存储器中取得所请求的数据并返回给MARB模块；
所述ROM模块用于在接收到MARB模块发送的访问请求后返回所请求的数据给MARB模块；
所述DMAC模块用于实现数据在外部存储器内部的搬移，与APB_BRIDGE模块、MARB模块相连；
所述APB_BRIDGE模块用于实现CPU对各模块寄存器的访问；与RTC电源域、PMU电源域、其它子系统、DMAC模块、MARB模块相连。
9、如权利要求8中所述的多媒体处理平台芯片，其特征在于，所述MARB模块包括：
寄存器、ROM仲裁器和SDRAM仲裁器；
所述寄存器与APB_BRIDGE模块相连；
所述ROM仲裁器与ROM模块、DMAC模块、CPU子系统相连；用于在DMAC模块和CPU子系统发出的访问ROM请求中选择一个发给ROM模块，并将ROM模块返回的数据发送给请求方；
所述SDRAM仲裁器与SDRC模块、DMAC模块、及其它子系统相连；用于在相连模块中除SDRC以外的模块发出的访问SDRAM请求中选择一个发给SDRC模块，并将返回的数据发送给请求方；
所述SDRC模块用于在接收到SDRAM仲裁器发送的访问请求后从芯片外的存储器中取得所请求的数据并返回给SDRAM仲裁器；
所述ROM模块用于在接收到ROM仲裁器发送的访问请求后返回所请求的数据给ROM仲裁器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101025123A CN101251766B (zh) | 2008-03-21 | 2008-03-21 | 一种多媒体处理平台芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101025123A CN101251766B (zh) | 2008-03-21 | 2008-03-21 | 一种多媒体处理平台芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101251766A true CN101251766A (zh) | 2008-08-27 |
| CN101251766B CN101251766B (zh) | 2010-12-08 |
Family
ID=39955178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101025123A Expired - Fee Related CN101251766B (zh) | 2008-03-21 | 2008-03-21 | 一种多媒体处理平台芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101251766B (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854498A (zh) * | 2010-05-24 | 2010-10-06 | 中兴通讯股份有限公司 | 多媒体广播芯片断电方法及装置 |
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN103135741A (zh) * | 2011-12-01 | 2013-06-05 | 施乐公司 | 多装置节能 |
| CN103490757A (zh) * | 2013-08-28 | 2014-01-01 | 华为技术有限公司 | 一种基于i/o接口的信号输出方法和装置 |
| CN103647914A (zh) * | 2013-11-29 | 2014-03-19 | 乐视致新电子科技（天津）有限公司 | 一种电视关机后定时唤醒的方法和装置 |
| CN103777738A (zh) * | 2014-02-26 | 2014-05-07 | 福建星网视易信息系统有限公司 | 基于安卓系统的定时开关机方法及其设备 |
| CN103975287A (zh) * | 2011-12-13 | 2014-08-06 | 英特尔公司 | 使用非易失性随机存取存储器的服务器中的增强系统睡眠状态支持 |
| WO2015196969A1 (en) * | 2014-06-23 | 2015-12-30 | Mediatek Inc. | Method and system providing power management for multimedia processing |
| CN106328181A (zh) * | 2015-06-30 | 2017-01-11 | 意法半导体国际有限公司 | 多供应双端口寄存器组 |
| CN107544611A (zh) * | 2016-06-28 | 2018-01-05 | 拉碧斯半导体株式会社 | 半导体集成电路及电源切换方法 |
| CN107766586A (zh) * | 2016-08-16 | 2018-03-06 | 合肥科盛微电子科技有限公司 | 一种多电源域可编程管理的设计方法 |
| CN108170255A (zh) * | 2018-01-24 | 2018-06-15 | 苏州国芯科技有限公司 | 一种控制装置 |
| CN110703896A (zh) * | 2019-09-18 | 2020-01-17 | 安凯(广州)微电子技术有限公司 | 一种用于低功耗soc芯片的常开电路 |
| CN111913558A (zh) * | 2020-04-30 | 2020-11-10 | 电子科技大学 | 一种基于risc-v指令集的低功耗微控制器的实现 |
| CN112947738A (zh) * | 2019-12-10 | 2021-06-11 | 珠海全志科技股份有限公司 | 一种智能终端电源系统及智能终端待机、唤醒方法 |
| CN113740851A (zh) * | 2021-09-07 | 2021-12-03 | 电子科技大学 | 一种分时复用单ddr的sar成像数据处理系统 |
-
2008
- 2008-03-21 CN CN2008101025123A patent/CN101251766B/zh not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011147113A1 (zh) * | 2010-05-24 | 2011-12-01 | 中兴通讯股份有限公司 | 多媒体广播芯片断电方法、装置及数据卡 |
| CN101854498A (zh) * | 2010-05-24 | 2010-10-06 | 中兴通讯股份有限公司 | 多媒体广播芯片断电方法及装置 |
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN102136046B (zh) * | 2010-12-29 | 2013-02-06 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN103135741B (zh) * | 2011-12-01 | 2017-09-12 | 施乐公司 | 多装置节能 |
| CN103135741A (zh) * | 2011-12-01 | 2013-06-05 | 施乐公司 | 多装置节能 |
| US9829951B2 (en) | 2011-12-13 | 2017-11-28 | Intel Corporation | Enhanced system sleep state support in servers using non-volatile random access memory |
| CN103975287A (zh) * | 2011-12-13 | 2014-08-06 | 英特尔公司 | 使用非易失性随机存取存储器的服务器中的增强系统睡眠状态支持 |
| US11054876B2 (en) | 2011-12-13 | 2021-07-06 | Intel Corporation | Enhanced system sleep state support in servers using non-volatile random access memory |
| CN103975287B (zh) * | 2011-12-13 | 2017-04-12 | 英特尔公司 | 使用非易失性随机存取存储器的服务器中的增强系统睡眠状态支持 |
| WO2015027706A1 (zh) * | 2013-08-28 | 2015-03-05 | 华为技术有限公司 | 一种基于i/o接口的信号输出方法和装置 |
| US10558258B2 (en) | 2013-08-28 | 2020-02-11 | Huawei Technologies Co., Ltd. | I/O interface-based signal output method and apparatus |
| CN109240165A (zh) * | 2013-08-28 | 2019-01-18 | 华为技术有限公司 | 一种基于i/o接口的信号输出方法和装置 |
| CN103490757A (zh) * | 2013-08-28 | 2014-01-01 | 华为技术有限公司 | 一种基于i/o接口的信号输出方法和装置 |
| CN103647914A (zh) * | 2013-11-29 | 2014-03-19 | 乐视致新电子科技（天津）有限公司 | 一种电视关机后定时唤醒的方法和装置 |
| CN103777738A (zh) * | 2014-02-26 | 2014-05-07 | 福建星网视易信息系统有限公司 | 基于安卓系统的定时开关机方法及其设备 |
| CN103777738B (zh) * | 2014-02-26 | 2016-09-07 | 福建星网视易信息系统有限公司 | 基于安卓系统的定时开关机方法及其设备 |
| US9965021B2 (en) | 2014-06-23 | 2018-05-08 | Mediatek, Inc. | Method and system providing power management for multimedia processing |
| WO2015196969A1 (en) * | 2014-06-23 | 2015-12-30 | Mediatek Inc. | Method and system providing power management for multimedia processing |
| CN105393189B (zh) * | 2014-06-23 | 2018-06-01 | 联发科技股份有限公司 | 为多媒体处理提供电源管理的方法和系统 |
| CN105393189A (zh) * | 2014-06-23 | 2016-03-09 | 联发科技股份有限公司 | 为多媒体处理提供电源管理的方法和系统 |
| CN106328181A (zh) * | 2015-06-30 | 2017-01-11 | 意法半导体国际有限公司 | 多供应双端口寄存器组 |
| CN106328181B (zh) * | 2015-06-30 | 2019-03-01 | 意法半导体国际有限公司 | 双端口寄存器组、系统和方法 |
| CN107544611A (zh) * | 2016-06-28 | 2018-01-05 | 拉碧斯半导体株式会社 | 半导体集成电路及电源切换方法 |
| CN107766586A (zh) * | 2016-08-16 | 2018-03-06 | 合肥科盛微电子科技有限公司 | 一种多电源域可编程管理的设计方法 |
| CN108170255A (zh) * | 2018-01-24 | 2018-06-15 | 苏州国芯科技有限公司 | 一种控制装置 |
| CN108170255B (zh) * | 2018-01-24 | 2020-07-03 | 苏州国芯科技股份有限公司 | 一种控制装置 |
| CN110703896A (zh) * | 2019-09-18 | 2020-01-17 | 安凯(广州)微电子技术有限公司 | 一种用于低功耗soc芯片的常开电路 |
| CN110703896B (zh) * | 2019-09-18 | 2021-03-19 | 安凯(广州)微电子技术有限公司 | 一种用于低功耗soc芯片的常开电路 |
| CN112947738A (zh) * | 2019-12-10 | 2021-06-11 | 珠海全志科技股份有限公司 | 一种智能终端电源系统及智能终端待机、唤醒方法 |
| CN111913558A (zh) * | 2020-04-30 | 2020-11-10 | 电子科技大学 | 一种基于risc-v指令集的低功耗微控制器的实现 |
| CN113740851A (zh) * | 2021-09-07 | 2021-12-03 | 电子科技大学 | 一种分时复用单ddr的sar成像数据处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101251766B (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101251766B (zh) | 一种多媒体处理平台芯片 | |
| US8773328B2 (en) | Intelligent DMA in a mobile multimedia processor supporting multiple display formats | |
| CN101282431B (zh) | 机顶盒待机、唤醒方法和机顶盒 | |
| KR101331512B1 (ko) | 듀얼-채널 동작 동안 어드레스/제어 신호들의 인터리빙에 의한 하이브리드 단일 및 듀얼-채널 ｄｄｒ 인터페이스 방식 | |
| CN102193765B (zh) | 显示信息更新的装置及方法 | |
| KR101924836B1 (ko) | 고속 인터칩 통신 장치 및 방법 | |
| US9317103B2 (en) | Method and system for selective power control for a multi-media processor | |
| CN102109899B (zh) | 计算机、显示器、及计算机的显示方法 | |
| GB2420434B (en) | Multimedia computer system and method | |
| CN105208342A (zh) | 一种双路视频压缩存储及网络切换传输电路 | |
| US20060182149A1 (en) | Method and system for mobile multimedia processor supporting rate adaptation and mode selection | |
| CN101950281B (zh) | 一种控制协处理器的方法和装置 | |
| CN201698324U (zh) | 嵌入式系统 | |
| CN108806622A (zh) | 头戴式全息lcos显示器 | |
| CN101431672A (zh) | 双核视频处理器 | |
| US20050180233A1 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| CN205123854U (zh) | 一种多路音视频采集机构 | |
| CN201893886U (zh) | 一种实现机顶盒真待机低功耗的电路 | |
| CN212541146U (zh) | 一种智能商显板卡 | |
| CN100583959C (zh) | 可省电的视频处理芯片、音像系统及其方法 | |
| CN101373397B (zh) | 动态切换数据队列临界值的系统及方法 | |
| CN202217205U (zh) | 一种网络安全设备主板 | |
| TW201342194A (zh) | 顯示系統 | |
| CN216057375U (zh) | 一种无线智慧交通响应音响 | |
| CN209086995U (zh) | 一种基于smarc的终端系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20120321 |