TW201342194A - 顯示系統 - Google Patents

顯示系統 Download PDF

Info

Publication number
TW201342194A
TW201342194A TW101111977A TW101111977A TW201342194A TW 201342194 A TW201342194 A TW 201342194A TW 101111977 A TW101111977 A TW 101111977A TW 101111977 A TW101111977 A TW 101111977A TW 201342194 A TW201342194 A TW 201342194A
Authority
TW
Taiwan
Prior art keywords
display
memory
gpu
graphics card
display state
Prior art date
Application number
TW101111977A
Other languages
English (en)
Inventor
Chih-Huang Wu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW101111977A priority Critical patent/TW201342194A/zh
Priority to US13/686,947 priority patent/US20130265317A1/en
Publication of TW201342194A publication Critical patent/TW201342194A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification

Abstract

一種顯示系統，包括顯卡、主機以及顯示器，所述顯卡插接於主機內並電連接至顯示器，用以將主機發送的訊號進行轉換再通過顯示器進行顯示，所述顯卡包括若干顯存、快閃記憶體以及圖形處理單元(Graphic Processing Unit，GPU)，所述主機用以檢測顯卡是處於2D顯示狀態還是3D顯示狀態，並對應檢測到顯卡處於2D顯示狀態時觸發所述GPU降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，同時觸發GPU關掉部分顯存而僅保留一預設數量的顯存支持顯卡的運行。

Description

顯示系統
本發明涉及一種電子裝置顯示系統，尤其涉及一種節能的顯示系統。
習知的電腦、智慧手機等電子裝置的顯示系統在節能方面的考量通常是在所述顯卡晶片(即圖形處理單元，Graphic Processing Unit，GPU)上通過降低所述GPU的核心時鐘(core clock)或者存儲時鐘(memory clock)的頻率等參數來實現。然，顯卡上設置的複數顯存通常無法實現智慧調節，即無論所述GPU處於所需顯存數較少的2D顯示狀態還是所需顯存數較多的3D顯示狀態，所述所有的顯存均同時運行。可見，當該顯示系統所需顯存數量較少時，所述所有顯存同時運行而使得該顯示系統的功耗仍然較大，節能效果較差。
鑒於上述狀況，有必要提供一種功耗較低，有利於節能的顯示系統。
一種顯示系統，包括顯卡、主機以及顯示器，所述顯卡插接於主機內並電連接至顯示器，用以將主機發送的訊號進行轉換再通過顯示器進行顯示，所述顯卡包括若干顯存、快閃記憶體以及圖形處理單元(Graphic Processing Unit，GPU)，所述主機用以檢測顯卡是處於二維(2 dimension, 2D)顯示狀態還是3D顯示狀態，並對應檢測到顯卡處於2D顯示狀態時觸發所述GPU降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，同時觸發GPU關掉部分顯存而僅保留一預設數量的顯存支持顯卡的運行。
所述顯示系統當所述顯卡處於所需顯存數量較少的2D顯示狀態時，該顯卡內的GPU13將降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，同時關閉部分顯存，而僅留所需要的一預設數量的顯存支援顯卡的顯示，顯然，該顯示系統的耗電較低，更為節能。
請一併參閱圖1及圖2，本發明的顯示系統100包括顯卡10、主機30以及顯示器50。所述顯卡10插設於主機30，用以將主機30內的中央處理器(圖未示)傳送的訊號進行轉換後，再通過顯示器50進行顯示。該顯卡10包括若干顯存11。通過對所述主機30的編程實現偵測所述顯卡10是處於二維(2 dimension, 2D)顯示狀態還是3D顯示狀態，並控制對應當前顯示狀態所需數量的顯存11工作而將其他顯存11關閉，以節省電能。
該顯卡10具有2D以及3D的不同顯示狀態，且當該顯卡10處於3D顯示狀態時，所述GPU13將待顯示的換面轉換成3D顯示效果，相應需要較多的顯存11來維持工作；而當該顯卡10處於2D顯示狀態時，所述GPU13將待顯示畫面轉換成2D顯示效果，相應需要的顯存11數量較3D狀態下的數量少。
該顯卡10除包括上述若干顯存11外，還包括一圖形處理單元(Graphic Processing Unit，GPU)13、一快閃記憶體15以及一供電模組17，所述顯示系統100還包括若干開關70。
所述若干顯存11均連接至GPU13，並在所述GPU13的控制下開始工作或者清空其內存儲的資料而停止工作。所述每一顯存11均通過一開關70連接至所述供電模組17，使得所述開關70導通時，對應的顯存11獲得供電而處於待機工作狀態，即可在GPU13的控制下開始工作或者停止工作；而所述開關70斷開時，對應的顯存11將被強行關閉。
所述GPU13用以實現圖形的處理，如將所顯示的畫面處理成2D顯示的效果或者3D顯示的效果。該GPU13連接至快閃記憶體15以及所述顯存11，用以調用快閃記憶體15內的指令而實現該GPU13的運轉，其中包括依照所述指令對應控制所述顯存11的工作狀態，如控制所述顯存11正常工作或者停止工作而處於待機狀態。該GPU13還連接至所述開關70，並可控制所述開關70的導通或者斷開，用以待所述顯存11停止工作以將其內存儲的資料清空後，斷開所述顯存11的電源而將該顯存11關閉。
於本發明實施方式中，所述GPU13對應所述顯卡10處於2D顯示狀態下時預設其需要一定數量(如一半數量)的顯存11工作；對應所述顯卡10處於3D顯示狀態下時預設其需要另一定數量(如所有)的顯存11均工作。另，當所述GPU13獲知所述顯卡10處於2D顯示狀態時，該GPU13還可通過降低自身的核心時鐘(core clock)頻率或者/以及存儲時鐘(memory clock)的頻率來降低電能損耗。
所述快閃記憶體15連接至主機30以及GPU13，用以存儲該GPU13的控制程式以及所述主機30寫入的資料，以控制該GPU13的運行。
所述供電模組17通過開關70連接至顯存11，用以對所述顯存11供電。
所述開關70為一電子開關，連接至GPU13上，並在GPU13的控制下導通而將供電模組17提供的電能供應至各顯存11；在GPU13的控制下斷開而關閉各顯存11。於本發明實施方式中，所述開關70為一場效應管。
所述主機30連接至GPU13以及快閃記憶體15，通過對該主機30的編程實現：所述主機30檢測所述GPU13的顯示狀態(處於2D或者3D)，並對應所述2D顯示狀態以及3D顯示狀態分別寫入一不同的資料至所述快閃記憶體15內，使所述GPU13調用快閃記憶體15中的該資料確定顯卡10的當前狀態，並對應控制所預設的一定數量的顯存11工作，並斷開其他停止工作的顯存11所對應的開關70，使該停止工作的顯存11無法獲得電能而關閉。
以下詳細說明該顯示系統100的工作原理：當所述顯卡10由3D顯示狀態切換至2D顯示狀態時，所述主機30檢測到顯卡10處於2D顯示狀態，將對應寫入一資料至所述快閃記憶體15內。其次，所述GPU13讀取所述快閃記憶體15內的資料確定顯卡10處於2D顯示狀態，將降低自身的核心時鐘(core clock)頻率或者/以及存儲時鐘(memory clock)的頻率，同時僅保留一預設數量的顯存11工作，並停止其他的顯存11的工作，然後再控制與該停止工作的顯存11相連接的開關70斷開，以停止供電模組17對該停止工作的顯存11的供電而完全關閉所述顯存11。
本發明的顯示系統100當顯卡由3D顯示狀態切換至2D顯示狀態時，該顯卡10內的GPU13將降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，同時關閉部分顯存11，而僅留所需要的一預設數量的顯存11支援顯卡10的顯示，顯然，該顯示系統100的耗電較低，更為節能。
最後所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照以上較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換，而不脫離本發明技術方案的精神和範圍。
100．．．顯示系統
10．．．顯卡
11．．．顯存
13．．．GPU
15．．．快閃記憶體
17．．．供電模組
30．．．主機
50．．．顯示器
70．．．開關
圖1是本發明的顯示系統的組成結構圖。
圖2是圖1所示顯示系統中的原理框圖。
10．．．顯卡
11．．．顯存
13．．．GPU
15．．．快閃記憶體
17．．．供電模組
30．．．主機
70．．．開關

Claims (5)

  1. 一種顯示系統，包括顯卡、主機以及顯示器，所述顯卡插接於主機並電連接至顯示器，用以將主機發送的訊號進行轉換再通過顯示器進行顯示，所述顯卡包括若干顯存、快閃記憶體以及圖形處理單元(Graphic Processing Unit，GPU)，其改良在於：所述主機用以檢測顯卡是處於二維(2 dimension, 2D)顯示狀態還是3D顯示狀態，並對應檢測到顯卡處於2D顯示狀態時觸發所述GPU降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，同時觸發GPU關掉部分顯存而僅保留一預設數量的顯存支持顯卡的運行。
  2. 如申請專利範圍第1項所述之顯示系統，其中所述顯卡還包括一連接至所述主機以及GPU的快閃記憶體，所述主機對應檢測到顯卡的2D以及3D的顯示狀態分別填寫一資料至所述快閃記憶體內，所述GPU讀取到顯存中對應顯卡的2D顯示狀態的資料後，降低自身的核心時鐘頻率或者/以及存儲時鐘頻率，並關掉部分顯存。
  3. 如申請專利範圍第2項所述之顯示系統，其中所述顯卡還包括供電模組，所述顯示系統還包括若干連接至GPU的開關，所述每一顯存通過開關連接至供電模組，所述GPU先停止所述部分顯存，待該部分顯存清空存儲的資料後再斷開該顯存對應的開關，使供電模組停止對該部分顯存供電而關閉該部分顯存。
  4. 如申請專利範圍第1項所述之顯示系統，其中所述GPU對應顯卡的2D顯示狀態預設需要一預設數量的顯卡工作，對應顯卡的3D顯示狀態預設需要另一預設數量的顯卡工作，以於檢測到所述顯卡於3D顯示狀態切換至2D顯示狀態時關掉所述部分顯存而僅保留預設數量的顯存工作。
  5. 如申請專利範圍第1項所述之顯示系統，其中所述顯卡處於3D顯示狀態時需要運行的顯存的數量較處於2D顯示中狀態時需要運行的顯存的數量大。
TW101111977A 2012-04-05 2012-04-05 顯示系統 TW201342194A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101111977A TW201342194A (zh) 2012-04-05 2012-04-05 顯示系統
US13/686,947 US20130265317A1 (en) 2012-04-05 2012-11-28 Display system of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101111977A TW201342194A (zh) 2012-04-05 2012-04-05 顯示系統

Publications (1)

Publication Number Publication Date
TW201342194A true TW201342194A (zh) 2013-10-16

Family

ID=49291933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111977A TW201342194A (zh) 2012-04-05 2012-04-05 顯示系統

Country Status (2)

Country Link
US (1) US20130265317A1 (zh)
TW (1) TW201342194A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384022B1 (en) * 2013-07-18 2016-07-05 Bromium, Inc. Automating display modes of files within a virtual machine
CN116107410B (zh) * 2023-04-06 2023-06-30 深圳中微电科技有限公司 一种Linux系统下显卡的电源管理方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100013B1 (en) * 2002-08-30 2006-08-29 Nvidia Corporation Method and apparatus for partial memory power shutoff
US7711864B2 (en) * 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
CN101930387A (zh) * 2009-06-19 2010-12-29 上海惠普有限公司 用于更新压缩只读文件系统的改进的容错方法及装置
US9041720B2 (en) * 2009-12-18 2015-05-26 Advanced Micro Devices, Inc. Static image retiling and power management method and circuit
US20110212761A1 (en) * 2010-02-26 2011-09-01 Igt Gaming machine processor

Also Published As

Publication number Publication date
US20130265317A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
US8963863B2 (en) Computer, display card, display device and method for updating display information
US20150019893A1 (en) Standby power interception apparatus for computer and computer peripheral device
US9256265B2 (en) Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
EP2728894A1 (en) Electronic device and control method thereof
JP4819131B2 (ja) 低電力プロセッサへのディスプレイコントローラの内蔵
TWI466099B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
KR101574047B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
US8907960B2 (en) Computer, monitor and computer display method
TW201421452A (zh) 用以控制自我刷新顯示功能之技術（二）
CN103620521B (zh) 用于控制系统功耗的技术
US20160103476A1 (en) Display apparatus, display system having plural display apparatuses, and method for controlling the display system
CN104092959A (zh) 一种dvi视频信号的切换实现方法
CN104156189A (zh) 一种显示屏动态切换显示模式的方法及装置
CN201716716U (zh) 一种基本输入输出系统只读存储器数据的备份系统
US20220092722A1 (en) Glitchless gpu switching at a multiplexer
US20120278542A1 (en) Computer system and sleep control method thereof
CN103593040B (zh) 电源管理系统及电源管理方法
TW201342194A (zh) 顯示系統
TWI602052B (zh) 顯示器控制系統
CN101950281B (zh) 一种控制协处理器的方法和装置
CN101661728B (zh) 一种显示器、控制显示器电源的方法和计算机
JP2007219164A (ja) 投射装置およびプログラム
JP4916156B2 (ja) 半導体集積回路装置
TWI459289B (zh) Embedded memory card control system with no power sleep mode and its embedded memory card
CN103853305A (zh) 一种电源管理方法及电子设备