CN113740851A - 一种分时复用单ddr的sar成像数据处理系统 - Google Patents

一种分时复用单ddr的sar成像数据处理系统 Download PDF

Info

Publication number
CN113740851A
CN113740851A CN202111043989.0A CN202111043989A CN113740851A CN 113740851 A CN113740851 A CN 113740851A CN 202111043989 A CN202111043989 A CN 202111043989A CN 113740851 A CN113740851 A CN 113740851A
Authority
CN
China
Prior art keywords
data
ddr3
ddr
processing module
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111043989.0A
Other languages
English (en)
Other versions
CN113740851B (zh
Inventor
闵锐
李晋
黄太
徐浩典
余雷
曹宗杰
崔宗勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Electronic Information Industry Technology Research Institute Co ltd
University of Electronic Science and Technology of China
Original Assignee
Sichuan Electronic Information Industry Technology Research Institute Co ltd
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Electronic Information Industry Technology Research Institute Co ltd, University of Electronic Science and Technology of China filed Critical Sichuan Electronic Information Industry Technology Research Institute Co ltd
Priority to CN202111043989.0A priority Critical patent/CN113740851B/zh
Publication of CN113740851A publication Critical patent/CN113740851A/zh
Application granted granted Critical
Publication of CN113740851B publication Critical patent/CN113740851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/89—Radar or analogous systems specially adapted for specific applications for mapping or imaging
    • G01S13/90—Radar or analogous systems specially adapted for specific applications for mapping or imaging using synthetic aperture techniques, e.g. synthetic aperture radar [SAR] techniques
    • G01S13/9021—SAR image post-processing techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明属于雷达成像信号处理领域，具体的说是涉及一种分时复用单DDR的SAR成像数据处理系统。本发明包括数据采集前端、第一数据处理模块、第二数据处理模块、第一异步FIFO，第二异步FIFO、第三异步FIFO、数据通道选择器、DDR总线仲裁单元、DDR驱动单元以及一片DDR3SDRAM。本发明采用单片DDR3的时分复用方式，减少了存储器的个数，节省了FPGA的IO资源，降低了开发成本。

Description

一种分时复用单DDR的SAR成像数据处理系统
技术领域
本发明属于雷达成像信号处理领域，具体的说是涉及一种分时复用单DDR的SAR成像数据处理系统。
背景技术
合成孔径雷达(Synthetic Aperture Radar,SAR)具有全天时，全天候的工作特点以及高分辨的成像精度，其已经在多云雾地区遥感测图、军事侦察、国民经济建设等方面发挥着巨大作用。近些年来，随着硬件制造水平的快速发展，基于FPGA的SAR实时成像系统设计收到越来越多的研究。而SAR成像信号处理过程中涉及到利用DDR进行大数据量的存储，因此设计一种分时复用DDR的数据读写系统能够减少所用DDR3数量，进而减少FPGA端口占用，有利于雷达小型化设计。
基于FPGA的分时复用单DDR的SAR成像数据处理系统中通过DDR总线仲裁单元控制数据采集前端、第一数据处理模块和第二数据处理模块三个不同的数据模块对于DDR3的访问权限。当数据模块获得DDR3访问权限时，DDR总线仲裁单元将数据从相应FIFO中读出并写入到DDR3中或者将数据从DDR3中读出写入到FIFO中。当数据模块没有获得DDR3 的访问权限时，数据采集前端和第一数据处理模块将数据写入到FIFO中缓存，第二数据处理模块从FIFO中读取之前DDR3写入到FIFO中缓存的数据。
在数据采集前端或者第一数据处理模块没有DDR3访问权限时，要保证以有限的FIFO 深度缓存其输出的数据；在第二数据处理模块没有DDR3访问权限时，要保证以有限的FIFO 深度缓存DDR3写入到FIFO中的数据。
在读写数据到DDR3中时，要满足上述要求，数据模块输出数据率fd、DDR访问峰值数据率fp、连续写入或读出地址数x需要满足下述关系：
Figure BDA0003250469860000011
在fp＝1600MHz时，tck对应800M时钟的时钟周期。tbusy表示在DDR总线仲裁单元一个状态操作周期内无法将数据写入DDR3或者将数据从DDR3读出的时间，包括DDR3行激活以及换页时间、状态切换占用时间两部分。DDR3行激活以及换页时间取决于DDR3芯片型号以及运行频率，状态切换占用时间表示DDR总线仲裁单元从当前状态切换到另一状态再切换到当前状态所用时间。
为利用DDR3的突发(burst)传输技术，x需要是8的倍数；为保证单次写数据到DDR3中时不跨越DDR3内存行边界，x需要是2的整数幂次。
发明内容
本发明的实现技术方案为：
一种分时复用单DDR的SAR成像数据处理系统，本发明包括数据采集前端、第一数据处理模块、第二数据处理模块、第一异步FIFO，第二异步FIFO、第三异步FIFO、数据通道选择器、DDR总线仲裁单元、DDR驱动单元以及一片DDR3 SDRAM。
DDR3地址空间分为连续的两个存储区：DDR第一存储区、DDR第二存储区，本发明采用一组DDR分时复用的设计，按照一定的时间片段分配方式，在DDR总线仲裁单元的控制下，数据采集前端、第一数据处理模块和第二数据处理模块分时访问DDR3以完成回波数据存储和处理过程中数据的转置操作。
所述DDR总线仲裁单元通过数据通道选择器使能相应的FIFO使能控制端选通其中一路数据，并通过读写控制线、地址线控制DDR驱动单元对DDR3进行访问；DDR总线仲裁单元一共可以分为四种状态：1)第一种状态是在数据采集前端和第一数据处理模块分时复用DDR3时，控制DDR3接口将数据采集前端输出的数据写入到DDR3第一存储区；2)第二种状态是在数据采集前端和第一数据处理模块分时复用DDR3时，控制DDR3接口将第一数据处理模块输出的数据写入到DDR3第二存储区；3)第三种状态是在数据采集前端和第二数据处理模块分时复用DDR3时，控制DDR3接口将数据采集前端输出的数据写入到DDR3第一存储区；4)第四种状态是在数据采集前端和第二数据处理模块分时复用DDR3时，控制DDR3 接口将第二数据处理模块所需的数据从DDR3第二存储区读出。
数据采集前端按照设定的地址跳变顺序将数据写入DDR3第一存储区，第一数据处理模块按照设定的地址跳变顺序将数据写入DDR3第二存储区，第二数据处理模块按照设定的地址跳变顺序将雷达回波数据从DDR3第二存储区中读出；DDR3第一存储区与DDR3第二存储区的起始地址间隔为一帧数据所占地址长度。
所述数据采集前端按行输出数据，分时复用控制单元将数据按行写入DDR3第一存储区；当DDR总线仲裁单元处于第一状态和第三状态时，DDR总线仲裁单元控制DDR驱动单元将数据采集前端输出的数据写入到DDR3第一存储区；本发明中DDR3第一存储区写入的数据在当前的操作周期不被读出使用。
所述第一数据处理模块按行输出数据，分时复用控制单元产生写跳变地址将数据按行写入DDR3第二存储区。当DDR总线仲裁单元处于第二种状态时，DDR总线仲裁单元控制DDR 驱动单元将第一数据处理模块输出的数据写入到DDR3第二存储区。
所述第二数据处理模块分时复用控制单元产生读跳变地址将数据从DDR3第二存储区按列读出；当DDR总线仲裁单元处于第四种状态时，DDR总线仲裁单元控制DDR驱动单元将第二数据处理模块所需的数据从DDR3第二存储区读出，经第三异步FIFO送到第二数据处理模块中。
所述的一种分时复用单DDR的SAR成像数据处理系统，其特征在于所述第一异步FIFO 深度大于等于在第一数据处理模块或2访问DDR3时间段内的数据采集前端模块输出的数据大个数；所述第二异步FIFO深度大于等于在数据采集前端访问DDR3时间段内的第一数据处理模块输出的数据大小；所述第三异步FIFO深度大于等于DDR总线仲裁单元在第四种状态时写入到第三异步FIFO中的数据量与第二数据处理模块从第三异步FIFO中读出的数据量的差值。
本发明的有益效果为，本发明采用单片DDR3的时分复用方式，减少了存储器的个数，节省了FPGA的IO资源，降低了开发成本。
附图说明
图1是本发明一种分时复用单DDR的SAR成像数据处理系统模块架构图；
图2是本发明中数据采集前端、第一数据处理模块输出数据顺序；
图3是本发明中数据采集前端数据写入DDR第一存储区中的排布方式；
图4是本发明中第一数据处理模块输出数据写入DDR第二存储区中的排布方式；
图5是本发明中第二数据处理模块从DDR第二存储区中读出数据的顺序。
具体实施方式
下面结合附图，详细说明本发明的技术方案。
如图1所示，本发明提出的一种分时复用单DDR的SAR成像数据处理系统，包括数据采集前端、第一数据处理模块、第二数据处理模块、第一异步FIFO，第二异步FIFO、第三异步FIFO、数据通道选择器、DDR总线仲裁单元、DDR驱动单元以及一片DDR3 SDRAM。
实施例
本例中FPGA选用XILINX公司的xc7v690tffg1761-3芯片，DDR3 SDRAM芯片型号为Micron公司的MT8KTF51264HZ-1G9，突发传输长度(BL)设置为8。开发环境为XILINX 的Vivado 2018.3，DDR驱动单元使用Vivado提供的MIG核，且工作时钟为800MHz，提供的用户时钟为200MHz。
该具体实施方案中，雷达回波数据矩阵大小为8192×8192，单个数据位宽为64bits，当突发传输长度设置为8时，异步FIFO数据端口位宽需要设置为512bits，因此数据采集前端和第一数据处理模块输出数据时需要进行串并转换，第二数据处理模块读取数据时需要进行并串转换。
数据采集前端工作时钟为100MHz，该模块输出数据顺序如图2所示，该模块逐行输出每一距离向上的8192个数据经串并转换后写入到第一异步FIFO中。
DDR总线仲裁单元处于将数据采集前端输出的数据写入到DDR3中的第一种状态时，将数据从第一异步FIFO中读出并写入DDR第一存储区。
该状态下，DDR总线仲裁单元将数据从第一异步FIFO中读出并写入DDR第一存储区的排列方式如图3所示：
DDR总线仲裁单元产生的第一写地址变量起始值为0，每写入1个burst长度的数据(图 3中a1,1…a1,8)后，即512bits位宽数据，第一写地址变量加8(即从a1,1跳变至a1,9)；
每写入4个burst长度数据(即a1,1…a1,32)后，DDR总线仲裁单元切换到第二种状态，将第一数据处理模块缓存到第二异步FIFO中的数据写入到DDR3第二存储区中。此时数据采集前端输出的数据缓存在第一异步FIFO中，等待下一分时复用时间段进行读取。
第一数据处理模块工作时钟为400MHz，该模块输出数据顺序如图2所示，该模块逐行输出每一距离向上的8192个数据经串并转换后写入到第一异步FIFO中。
DDR总线仲裁单元处于将第一数据处理模块输出的数据写入到DDR3中的第二种状态时，将数据从第二异步FIFO中读出并写入DDR第二存储区。
该状态下，第一数据处理模块输出数据写入到DDR3第二存储区的排列方式如图4所示：
DDR总线仲裁单元产生的第二写地址变量起始值等于一帧回波数据量大小，即为67108964。每写入1个burst长度的数据(图4中a1,1…a1,8)后，即512bits位宽数据，第二写地址变量加8(即从a1,1跳变至a1,9)；
每写入16个burst长度数据(即a1,1…a1,128)后，DDR总线仲裁单元切换到第一种状态，将数据采集前端缓存到第一异步FIFO中的数据写入到DDR3中。此时第一数据处理模块输出的数据缓存在第二异步FIFO中，等待下一分时复用时间段进行读取。
上述两次写DDR过程为一个循环，该循环重复进行。下一循环相对当前循环的地址跳变规律如下：
系统处于第一种状态时，数据地址保持连续；系统处于第二种状态时，每写入16个burst 长度数据(即a1,1…a1,128)后，第二写地址变量在原有基础上加1048576，对应DDR第二存储区下一行首个地址(图4中a1,129)；每写入1024个burst数据后(即a1,1…a1,8192)，第二写地址变量在原有基础上减66060160，对应下一距离向的首个burst数据(即a2,1…a2,8)。
按照此规律，当第一数据处理模块首先将一帧数据全部写入到DDR3第二存储区中，DDR 总线仲裁单元在第一状态和第二状态之间切换的操作周期结束，进入到在第三种状态和第四种状态之间进行切换的操作周期。
DDR总线仲裁单元处于将数据采集前端输出的数据写入到DDR3中的第三种状态，将数据从第一异步FIFO中读出并写入DDR第一存储区。
该状态下，DDR总线仲裁单元数据将采集前端输出的数据继续写入DDR第一存储区，第一写地址变量变化规律如下：
第一写地址变量在原有基础上加8，即在第一种状态下写入数据最后一个burst数据地址基础上加8；每写入一个burst长度数据，即512bits位宽数据，第一写地址变量加8；
每写入8个burst长度数据后，DDR总线仲裁单元切换到第四种状态，将DDR3第二存储区中的数据读出到第三异步FIFO中。此时数据采集前端输出的数据缓存在第一异步FIFO中，等待下一分时复用时间段进行读取。
DDR总线仲裁单元处于第二数据处理模块将DDR3中读出的第四种状态时，将数据从 DDR第二存储区中读出，并写入第三异步FIFO。
第二数据处理模块工作时钟400MHz，由于每次从DDR3第二存储区中读取8个数据，而数据模块2每次只能处理一条方位向数据，因此在第二数据处理模块中需要使用缓存将当前未使用到的其余7个数据缓存起来。
该状态下，DDR总线仲裁单元将数据从DDR第二存储区中读出并写入第三异步FIFO中读的排列方式如图5所示：
DDR总线仲裁单元产生的读地址变量起始值等于一帧回波数据量大小，即为67108964。每读出一个burst长度数据(图5中a1,1…a1.8)后，即512bits位宽数据，读地址变量加128(即从a1,1跳变至a2,1)；
每读出32个burst长度数据(即a1,1…a1,8、a2,1…a2,8、…、a32,1…a32,8)后，DDR总线仲裁单元切换到第二种状态，将数据采集前端缓存到第一异步FIFO中的数据写入到DDR3中。此时第二数据处理模块输出的数据缓存在第三异步FIFO中，等待下一分时复用时间段进行读取。
上述读写DDR过程为一个循环，该循环重复进行。下一循环向对当前循环的地址跳变规律如下：
系统处于第三种状态时，数据地址保持连续；系统处于第四种状态时，每读出32个burst 长度数据(即a1,1…a1,8、a2,1…a2,8、…、a32,1…a32,8)后，读地址变量在原有基础上加128；每读出8192 个burst数据后(即a1,1…a1,8、a2,1…a2,8、…、a8192,1…a8192,8)后，读地址变量在原有基础上减1048440 (即跳变至a1,9)；每读出131072个burst数据(即a1,1…a1,128、a2,1…a2,128、…、a8192,1…a8192,128)后，读地址变量在原有基础上加8(图5中a1,129)。
按照此规律，当第二数据处理模块首先将一帧数据全部从DDR3第二存储区中读出后， DDR总线仲裁单元在第三状态和第四状态之间切换的操作周期结束，进入到数据采集前端持续访问DDR的状态；当数据采集前端将一帧数据全部写入DDR第一存储区后，标志着整个时分复用周期结束。

Claims (2)

1.一种分时复用单DDR的SAR成像数据处理系统，系统包括数据采集前端、第一数据处理模块、第二数据处理模块、第一异步FIFO，第二异步FIFO、第三异步FIFO、数据通道选择器、DDR总线仲裁单元、DDR驱动单元以及一片DDR3 SDRAM；
DDR3地址空间分为连续的两个存储区：DDR第一存储区、DDR第二存储区，将DDR采用分时复用的方法，按照设定的时间片段分配方式，在DDR总线仲裁单元的控制下，数据采集前端、第一数据处理模块和第二数据处理模块分时访问DDR3以完成回波数据存储和处理过程中数据的转置操作；
所述DDR总线仲裁单元通过数据通道选择器使能相应的FIFO使能控制端选通其中一路数据，并通过读写控制线、地址线控制DDR驱动单元对DDR3进行访问；DDR总线仲裁单元一共可以分为四种状态：1)第一种状态是在数据采集前端和第一数据处理模块分时复用DDR3时，控制DDR3接口将数据采集前端输出的数据写入到DDR3第一存储区；2)第二种状态是在数据采集前端和第一数据处理模块分时复用DDR3时，控制DDR3接口将第一数据处理模块输出的数据写入到DDR3第二存储区；3)第三种状态是在数据采集前端和第二数据处理模块分时复用DDR3时，控制DDR3接口将数据采集前端输出的数据写入到DDR3第一存储区；4)第四种状态是在数据采集前端和第二数据处理模块分时复用DDR3时，控制DDR3接口将第二数据处理模块所需的数据从DDR3第二存储区读出；
数据采集前端按照设定的地址跳变顺序将数据写入DDR3第一存储区，第一数据处理模块按照设定的地址跳变顺序将数据写入DDR3第二存储区，第二数据处理模块按照设定的地址跳变顺序将雷达回波数据从DDR3第二存储区中读出；DDR3第一存储区与DDR3第二存储区的起始地址间隔为一帧数据所占地址长度；
所述数据采集前端按行输出数据，分时复用控制单元将数据按行写入DDR3第一存储区；当DDR总线仲裁单元处于第一状态和第三状态时，DDR总线仲裁单元控制DDR驱动单元将数据采集前端输出的数据写入到DDR3第一存储区；DDR3第一存储区写入的数据在当前的操作周期不被读出使用；
所述第一数据处理模块按行输出数据，分时复用控制单元产生写跳变地址将数据按行写入DDR3第二存储区；当DDR总线仲裁单元处于第二种状态时，DDR总线仲裁单元控制DDR驱动单元将第一数据处理模块输出的数据写入到DDR3第二存储区；
所述第二数据处理模块分时复用控制单元产生读跳变地址将数据从DDR3第二存储区按列读出；当DDR总线仲裁单元处于第四种状态时，DDR总线仲裁单元控制DDR驱动单元将第二数据处理模块所需的数据从DDR3第二存储区读出，经第三异步FIFO送到第二数据处理模块中。
2.根据权利要求1所述的一种分时复用单DDR的SAR成像数据处理系统，其特征在于所述第一异步FIFO深度大于等于在第一数据处理模块或第二数据处理模块访问DDR3时间段内的数据采集前端模块输出的数据大个数；所述第二异步FIFO深度大于等于在数据采集前端访问DDR3时间段内的第一数据处理模块输出的数据大小；所述第三异步FIFO深度大于等于DDR总线仲裁单元在第四种状态时写入到第三异步FIFO中的数据量与第二数据处理模块从第三异步FIFO中读出的数据量的差值。
CN202111043989.0A 2021-09-07 2021-09-07 一种分时复用单ddr的sar成像数据处理系统 Active CN113740851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111043989.0A CN113740851B (zh) 2021-09-07 2021-09-07 一种分时复用单ddr的sar成像数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111043989.0A CN113740851B (zh) 2021-09-07 2021-09-07 一种分时复用单ddr的sar成像数据处理系统

Publications (2)

Publication Number Publication Date
CN113740851A true CN113740851A (zh) 2021-12-03
CN113740851B CN113740851B (zh) 2023-06-13

Family

ID=78736569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111043989.0A Active CN113740851B (zh) 2021-09-07 2021-09-07 一种分时复用单ddr的sar成像数据处理系统

Country Status (1)

Country Link
CN (1) CN113740851B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116049612A (zh) * 2023-04-03 2023-05-02 南京楚航科技有限公司 一种基于zynq-fpga的fft复用方法、系统及装置

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1086424A1 (en) * 1998-06-15 2001-03-28 Sun Microsystems, Inc. Tracking memory page modification in a bridge for a multi-processor system
US20060023698A1 (en) * 2004-07-15 2006-02-02 Paul Shore Method and system for a gigabit Ethernet IP telephone chip with integrated DDR interface
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
CN101251766A (zh) * 2008-03-21 2008-08-27 北京中星微电子有限公司 一种多媒体处理平台芯片
WO2011091321A2 (en) * 2010-01-22 2011-07-28 Synopsys, Inc Method and system for packet switch based logic replication
CN102713864A (zh) * 2010-01-22 2012-10-03 新思公司 用于基于分组转换的逻辑复制的方法和系统
CN103019645A (zh) * 2013-01-08 2013-04-03 江苏涛源电子科技有限公司 Ccd信号处理电路高速数据流仲裁控制方法
US20130111122A1 (en) * 2011-10-31 2013-05-02 Futurewei Technologies, Inc. Method and apparatus for network table lookups
US20140250260A1 (en) * 2013-03-04 2014-09-04 Sandisk 3D Llc Asynchronous fifo buffer for memory access
CN106775869A (zh) * 2016-12-16 2017-05-31 四川九洲电器集团有限责任公司 一种加载方法及终端设备
CN108134912A (zh) * 2017-12-25 2018-06-08 南京威翔科技有限公司 一种视频流转换方法
CN108614266A (zh) * 2018-03-13 2018-10-02 南京航空航天大学 一种视频sar高速处理技术的fpga的实现方法
CN111314641A (zh) * 2020-02-18 2020-06-19 东南大学 一种高帧频图像的采集存储显示系统及方法
US20200201808A1 (en) * 2018-12-21 2020-06-25 Qualcomm Incorporated Time-division multiplexing (tdm) data transfer on serial interfaces
CN111343106A (zh) * 2020-02-25 2020-06-26 母国标 多路中频数字信号处理装置和方法
US20200210123A1 (en) * 2018-12-31 2020-07-02 Kyocera Document Solutions Inc. Memory Control Method, Memory Control Apparatus, and Image Forming Method That Uses Memory Control Method
CN111624601A (zh) * 2020-06-08 2020-09-04 中国科学院空天信息创新研究院 一种sar实时成像处理方法及装置
CN111694775A (zh) * 2020-06-09 2020-09-22 电子科技大学 一种在ddr3中基于时分复用进行读写控制的装置
US20210042054A1 (en) * 2019-08-05 2021-02-11 Cypress Semiconductor Corporation Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1086424A1 (en) * 1998-06-15 2001-03-28 Sun Microsystems, Inc. Tracking memory page modification in a bridge for a multi-processor system
US20060023698A1 (en) * 2004-07-15 2006-02-02 Paul Shore Method and system for a gigabit Ethernet IP telephone chip with integrated DDR interface
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
CN101251766A (zh) * 2008-03-21 2008-08-27 北京中星微电子有限公司 一种多媒体处理平台芯片
WO2011091321A2 (en) * 2010-01-22 2011-07-28 Synopsys, Inc Method and system for packet switch based logic replication
CN102713864A (zh) * 2010-01-22 2012-10-03 新思公司 用于基于分组转换的逻辑复制的方法和系统
US20130111122A1 (en) * 2011-10-31 2013-05-02 Futurewei Technologies, Inc. Method and apparatus for network table lookups
CN103019645A (zh) * 2013-01-08 2013-04-03 江苏涛源电子科技有限公司 Ccd信号处理电路高速数据流仲裁控制方法
US20140250260A1 (en) * 2013-03-04 2014-09-04 Sandisk 3D Llc Asynchronous fifo buffer for memory access
CN106775869A (zh) * 2016-12-16 2017-05-31 四川九洲电器集团有限责任公司 一种加载方法及终端设备
CN108134912A (zh) * 2017-12-25 2018-06-08 南京威翔科技有限公司 一种视频流转换方法
CN108614266A (zh) * 2018-03-13 2018-10-02 南京航空航天大学 一种视频sar高速处理技术的fpga的实现方法
US20200201808A1 (en) * 2018-12-21 2020-06-25 Qualcomm Incorporated Time-division multiplexing (tdm) data transfer on serial interfaces
US20200210123A1 (en) * 2018-12-31 2020-07-02 Kyocera Document Solutions Inc. Memory Control Method, Memory Control Apparatus, and Image Forming Method That Uses Memory Control Method
US20210042054A1 (en) * 2019-08-05 2021-02-11 Cypress Semiconductor Corporation Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods
CN111314641A (zh) * 2020-02-18 2020-06-19 东南大学 一种高帧频图像的采集存储显示系统及方法
CN111343106A (zh) * 2020-02-25 2020-06-26 母国标 多路中频数字信号处理装置和方法
CN111624601A (zh) * 2020-06-08 2020-09-04 中国科学院空天信息创新研究院 一种sar实时成像处理方法及装置
CN111694775A (zh) * 2020-06-09 2020-09-22 电子科技大学 一种在ddr3中基于时分复用进行读写控制的装置

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
LIU, SJ等: "Novel DDS-Based Method to Realize OFDM Baseband Signals", 《5TH INTERNATIONAL CONFERENCE ON ELECTRONICS》, pages 279 - 288 *
VLADIMIR M. MILOVANOVIĆ等: "A Customizable DDR3 SDRAM Controller Tailored for FPGA-Based Data Buffering Inside Real-Time Range-Doppler Radar Signal Processing Back Ends", 《IEEE》, pages 1 - 6 *
YIN CHUN-MEI等: "Design and verification of DDR3 arbitrator on FPGA", 《COMPUTER ENGINEERING AND DESIGN》, vol. 36, no. 8, pages 2083 - 2089 *
吴俊森: "基于SSD的高速数据采集存储系统设计", 《中国优秀硕士学位论文全文数据库信息科技辑》, pages 137 - 29 *
张宇嘉; 杨晓非; 姚行中: "基于AXI4的卫星接收机DDR3多端口存储的设计", 《电子器件》, vol. 39, no. 3, pages 617 - 622 *
张思政: "一种多通道共享读写SDRAM的仲裁方法", 《电子制作》, pages 20 - 24 *
李聪欣: "基于多核DSP的大前斜SAR并行实时处理技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, pages 136 - 633 *
胡晓琛: "基于FPGA的微型SAR实时成像技术", 《中国优秀硕士学位论文全文数据库 信息科技辑》, pages 136 - 1418 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116049612A (zh) * 2023-04-03 2023-05-02 南京楚航科技有限公司 一种基于zynq-fpga的fft复用方法、系统及装置

Also Published As

Publication number Publication date
CN113740851B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US6553449B1 (en) System and method for providing concurrent row and column commands
CN102446544B (zh) 半导体存储器件和具有所述半导体存储器件的存储系统
WO2013184139A1 (en) Accessing memory
CN108053855B (zh) 一种基于sdram芯片的矩阵转置方法
CN101236774B (zh) 单端口存储器实现多端口存储功能的装置和方法
CN111124961A (zh) 一种连续读写模式下的单口ram转伪双口ram的实现方法
CN113740851A (zh) 一种分时复用单ddr的sar成像数据处理系统
CN113641625B (zh) 一种基于fpga的四路并行数据处理转置系统
KR20180006645A (ko) 메모리 버퍼를 포함하는 메모리 시스템
CN101825997A (zh) 一种异步先入先出存储器
CN100536021C (zh) 大容量高速缓冲存储器
CN115185859B (zh) 一种雷达信号处理系统及低延迟矩阵转置处理装置和方法
EP2264603A1 (en) Memory control circuit and memory control method
CN111611180A (zh) 一种支持多协议的动态共享缓冲区
US11977777B2 (en) Semiconductor device including relay chip
CN115113820A (zh) 一种多目标长延迟drfm存储部件的实现系统和方法
CN105528305B (zh) 一种基于ddr2 sdram的短周期存储方法
CN201859658U (zh) 嵌入式sdram存储模块
CN113555051B (zh) 一种基于ddr sdram的sar成像数据转置处理系统
US9483425B2 (en) Memory including a band width conversion unit, memory system and memory control method using the same
US7093051B2 (en) Dynamic input/output: configurable data bus for optimizing data throughput
CN107293318B (zh) 一种可配位宽的嵌入式存储器
CN116301664B (zh) 存储器的控制器、组件、电子设备及命令缓存方法
CN115268246B (zh) 基于片上存储的共享型阵列时间数字转换器
CN103389949B (zh) 一种数据重排方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant