CN101246819A - 应变锗薄膜的制备方法 - Google Patents
应变锗薄膜的制备方法 Download PDFInfo
- Publication number
- CN101246819A CN101246819A CNA2007101772485A CN200710177248A CN101246819A CN 101246819 A CN101246819 A CN 101246819A CN A2007101772485 A CNA2007101772485 A CN A2007101772485A CN 200710177248 A CN200710177248 A CN 200710177248A CN 101246819 A CN101246819 A CN 101246819A
- Authority
- CN
- China
- Prior art keywords
- layer
- strained
- strain
- germanium
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了属于半导体衬底材料的制作领域的一种应变锗薄膜的制备方法。在Si基质上沉积覆盖单晶Si缓冲层;在单晶Si缓冲层上覆盖小于临界厚度的应变的单晶锗硅Si1-xGex层,然后氧化、使其转换为弛豫的高Ge组分Si1-yGey层,通过离子注入及退火使高Ge组分Si1-yGey层完全弛豫,并在该层上覆盖压应变的Ge层或压应变的高Ge组分Si1-zGez层,或在压应变的Ge层或压应变的高Ge组分Si1-zGez层上覆盖张应变的Si层或张应变的Si1-aGea层。本发明可用于制造互补金属氧化物半导体晶体管、调治掺杂场效应晶体管、高电子迁移率晶体管和双极型晶体管等高速器件,能够大大提高器件的性能。
Description
技术领域
本发明属于半导体衬底材料的制作领域。具体涉及在体Si材料上的高质量的,基本驰豫的高锗组分锗硅(SiGe)虚衬底以及在该虚衬底上的高质量的,基本应变的锗、硅或硅/锗异质结材料的一种应变锗薄膜的制备方法。
背景技术
随着特征尺寸越来越小,集成电路面临诸多由材料和器件自身引起的小尺寸效应。特征尺寸的不断缩小使单个晶体管尺寸逐渐达到物理和技术的双重极限,晶体管性能难以再按照以往的速度不断提升,而必须采用新的技术来提高器件与集成电路的性能。其中一个重要方面就是采取措施提高晶体管的饱和驱动电流,饱和驱动电流与沟道内载流子迁移率有关,通过改进器件结构、工艺、或采用新材料,提高沟道内载流子的迁移率,即可按已有的特征尺寸,利用已有的生产设备条件加工MOS器件,不但达到提高器件性能的目的,还可延长已有生产线的使用寿命。
随着线宽的不断缩小,也许对沟道内载流子迁移率的要求将进一步提高。在新技术中,锗沟道技术是非常引入注目的。其中的重要原因是锗具有很好的空穴迁移率。普通硅的电子迁移率约1350-1500cm2/V·s,而空穴迁移率仅约450-500cm2/V·s,低迁移率尤其是空穴迁移率未来将限制极小尺寸CMOS集成电路的发展。目前实验研究得到的最好的应变硅空穴迁移率大约是普通硅的2-2.5倍,应变SiGe大约是2-3倍,Si的(110)晶面的空穴迁移率可比(100)面提高约1.5倍,而锗的空穴迁移率约为1900±50cm2/V·s,比目前在硅和应变硅中获得的空穴迁移率要高得多,甚至比众多的化合物半导体材料也要高得多。锗的电子迁移率也较高,约3900±100cm2/V·s。
因为Ge和Si之间有4.2%的晶格失配,只有非常薄的无缺陷的Ge层直接长在Si(001)晶向上,该Ge层是存在双轴压应变的,应变锗层中锗原子与衬底达到匹配时,锗原子受到压缩,形成双轴(Biaxial)压应变,临界厚度小于1nm。过渡层中锗含量越低,则应变锗中的应变度越大。一般认为,压应变对空穴迁移率具有很好的增强作用。实验获得的应变锗空穴迁移率比硅高8-10倍。无疑锗沟道在载流子迁移率提升方面(尤其对PMOS而言)具有很大的优势。当层厚度大于临界厚度,缺陷将会产生,直接生长在Si(001)晶向上的完全弛豫的Ge层的缺陷密度会相当高,达到109cm-2,这样就无法用于器件的制造。因此要生长厚的应变的Ge层,降低Ge层与衬底之间的晶格失配是必需的。
最广泛应用的一种方法是在硅衬底表面生长锗组分梯度变化的弛豫锗硅(Si1-xGex)过渡层,以弛豫的Si1-xGex(x<1)过渡层为虚衬底(virtual substrate),在其表面直接外延生长应变锗,梯度过渡层可有效地降低外延层中的位错密度。厚SiGe缓冲层具有与其相关的几个值得注意的缺陷:第一,厚的SiGe缓冲层通常不容易与已有的Si基CMOS工艺相集成。第二,耗费了大量的材料,从而使得成本大大提高。另外一种方法是采用低温Si、低温SiGe生长技术。该方法具体描述详见Peng CS等人的“Relaxed Ge0.9Si0.1 alloy layers with low threadingdislocation densities grown on low-temperature Si buffers”,Appl.Phys.Lett.,72,3160(1998)。但是该方法对温度要求非常苛刻,难以用于大规模的生产之中。第三种方法是采用表面金属化方法。该方法具体描述详见Wietler T F等人的“Surfactant-mediated epitaxy of relaxed low-doped Ge films on Si(001)with lowdefect densities”,Appl.Phys.Lett.,87,182102(2005)。这种方法需要引入额外的杂质离子,掺杂浓度很高。这些方法都存在各自的明显的缺点。不能用于大规模的生产中。
利用氧化提高SiGe薄膜层内Ge组分的方法已经存在,在B.-G..Min等人的题为”Formation of a Ge-rich layer during the oxidation of strained Si1-xGex”,Journalof appliedphysics,100,016102(2006),文章中有详细的描述。该方法通常用于制备SGOI或GOI等衬底,详细描述可参见,美国专利No.WO 2006/090221 A2,题为“Thermal oxidation of a sige layer and applications thereof”。
本发明将氧化方法应用于体Si衬底上,能够提高Ge层的临界厚度,并且降低表面粗糙度和位错密度,同时减小整个外延层的厚度,该发明方法容易与传统的Si基CMOS工艺想集成,从而降低生产难度和成本。
发明内容
本发明的目的是提供一种应变锗薄膜的制备方法。利用该方法,可以制备应变Si,应变Ge等各种衬底结构,本发明的新材料可用于制造高速器件,如互补金属氧化物半导体晶体管、调治掺杂场效应晶体管、高电子迁移率晶体管和双极型晶体管等,可以大大提高器件的性能。
具体工艺步骤如下:
1)在Si基质上淀积覆盖厚度为50-1000A0的单晶Si缓冲层;
2)在单晶Si缓冲层上覆盖厚度小于临界厚度,具体为100-2000A0的应变的单晶锗硅Si1-xGex层。其中,0.15<x<0.4,x为摩尔数;
3)在高温氧环境内对单晶锗硅Si1-xGex层进行氧化,在氧化温度为800~1000℃下,氧化时间在0.1~500分钟,使单晶锗硅层转换为高锗含量的弛豫的锗硅Si1-yGey层,其中0.4<y<1;其中y为摩尔数;
4)对没有完全弛豫的锗硅Si1-yGey层进行离子注入,并退火。用选自氢、硼、氦、磷和氩等的一种或几种物质注入Si1-yGey层,包括:以1×1011/cm2~1×1017/cm2的剂量范围,以5keV~250keV的能量范围进行注入。在250~1000℃的温度范围内退火0.1~300分钟。典型地,退火在诸如真空,氮,氩,或者其他惰性气体中进行。该步骤可以被省略。
5)去除弛豫的锗硅Si1-yGey层上的SiO2层;
6)弛豫的单晶锗硅(Si1-yGey)层上覆盖张应变的Si层或张应变的Si1-bGeb层,其中b<y,应变层的生长温度在350℃~700℃;应变层的厚度小于临界厚度,更具体的,应变Si层厚度小于300A0。
7)在弛豫的单晶锗硅(Si1-yGey)层上覆盖压应变的Ge层或压应变的高Ge组分Si1-zGez层,其中z>y,压应变层的生长温度在250℃~650℃,压应变层的厚度小于临界厚度。更具体的,应变Ge层厚度小于300A0。
8)在压应变的Ge层或压应变的高Ge组分Si1-zGez层上覆盖张应变的Si层或张应变的Si1-aGea层,其中a<y<z<1。张应变层的生长温度在350℃~700℃,张应变层的厚度小于临界厚度。更具体的,应变Si层厚度小于300A0。
所述压应变的单晶锗硅Si1-xGex层具有与下面单晶Si缓冲层晶格结构相匹配的晶格结构。
所述氧化环境为干氧,湿氧或水汽氧化。
本发明的新材料可用于制造高速器件,如互补金属氧化物半导体晶体管、调治掺杂场效应晶体管、高电子迁移率晶体管和双极型晶体管等,能够大大提高器件的性能。
附图说明
图1为制备应变锗薄膜的流程图。
图2为应变的单晶锗硅(Si1-xGex)层衬底横截面示意图。
图3为利用高温氧化应变的单晶锗硅(Si1-xGex)层形成弛豫的单晶Si1-yGey层以及一层二氧化硅薄膜的横截面视图。
图4为对单晶Si1-yGey层离子注入及退火的横截面视图。
图5为覆盖在弛豫的单晶Si1-yGey层上的张应变的Si层或张应变的Si1-bGeb层横截面视图。
图6为覆盖在弛豫的单晶Si1-yGey层上的压应变的Ge层或压应变的高Ge组分Si1-zGez层的横截面视图。
图7覆盖在图5压应变的高Ge组分Si1-zGez层上的张应变的Si层或张应变的Si1-aGea层的横截面视图。
具体实施方式
以下将根据附图来阐述本发明的实施方案。
图1为制备应变锗薄膜的流程图。如图1所示,制备应变锗薄膜的流程步骤如下:
步骤101开始,
步骤102提供Si基质;
步骤103在Si基质上淀积一层覆盖所述Si基质的单晶Si缓冲层,淀积厚度为50-1000A0;
步骤104在所述硅缓冲层上淀积覆盖硅缓冲层的单晶锗硅(Si1-xGex)层;
步骤105在高温氧环境内对单晶锗硅(Si1-xGex)层进行氧化;
步骤106将单晶锗硅(Si1-xGex)层转换为高锗含量的弛豫的锗硅(Si1-yGey)层。
步骤107适当减薄SiO2层。步骤107可以被省略。
步骤108将氢、硼、氦、磷和氩等的一种或几种物质通过SiO2层直接注入Si1-yGey层。步骤108可以被省略。
步骤109退火。在步骤108没有实施的情况下,不需要步骤109。
步骤110去除弛豫的锗硅(Si1-yGey)层上的SiO2层。
步骤111淀积覆盖在弛豫的单晶锗硅(Si1-yGey)层上的张应变的硅层或张应变的锗硅(Si1-bGeb)层,其中b<y。
步骤112淀积覆盖在弛豫的单晶锗硅(Si1-yGey)层上的压应变的锗层或压应变的高锗组分锗硅(Si1-zGez)层,其中z>y。
步骤113淀积覆盖在压应变的Ge层或压应变的高Ge组分Si1-zGez层上的张应变的Si层或张应变的Si1-aGea层,其中a<y,z>y。
上述步骤将在下面做更详细地描述。
本发明的薄膜层的淀积方法是利用真空淀积方法。
步骤104中淀积一层覆盖硅缓冲层的单晶锗硅(Si1-xGex)层,具有与下面单晶Si缓冲层晶格结构相匹配的晶格结构;其厚度小于临界厚度,具体为100-2000A0,其中的x为0.15~0.4。
步骤105中的在高温氧环境内对步骤104中单晶锗硅(Si1-xGex)层进行氧化,在干氧,湿氧或水汽氧化等氧化环境下,氧化温度为800~1000℃的范围,氧化时间在0.1~500分钟之内将单晶锗硅(Si1-xGex)层转换为锗硅(Si1-yGey)层。Si1-xGex层氧化速率高于Si1-xGex层内Ge原子的扩散速率,形成了步骤106的一个基本弛豫的高Ge含量的Si1-yGey层,其中0.4<y<1。
步骤108中的离子注入用选自氢、硼、氦、磷和氩等的一种或几种物质注入Si1-yGey层包括:以1×1011/cm2-1×1017/cm2的剂量范围,以5keV~250keV的能量范围进行注入。该步骤可以被省略。
步骤109中的退火包括在250~1000℃的温度范围内退火0.1~300分钟。典型地,退火在诸如真空,氮,氩,或者其他惰性气体中进行。在步骤108没有实施的情况下,不需要步骤109。
步骤111淀积的一层张应变的Si层或张应变的Si1-bGeb层,其中0<b<y。应变层的生长温度在350~700℃,应变层的厚度小于临界厚度,更具体的,应变Si层厚度小于300A0。
步骤112淀积的一层压应变的Ge层或压应变的高Ge组分Si1-zGez层,其中z的范围为y<z<1。应变层的生长温度在250℃~650℃。应变层的厚度小于临界厚度,更具体的,应变Ge层厚度小于300A0。
步骤113包括了在步骤112中层淀积的应变层上淀积步骤111中的应变层。注意:可以执行步骤111而不执行步骤112。同样,可以执行步骤112而不执行步骤111,或者同时执行两个步骤。
下面举例予以说明。
实施案例1
图2所示为应变的单晶锗硅(Si1-xGex)层衬底横截面示意图。提供的是一种应变的单晶锗硅(Si1-xGex)层衬底的生产方法过程图,在Si基质201上覆盖厚度为200A0的Si缓冲层202,在Si缓冲层202上覆盖一层应变的单晶锗硅(Si1-xGex)层203,其中,Si1-xGex层的厚度为500A0,x=0.3。
实施案例2
图3所示为利用高温氧化应变的单晶Si1-xGex层203,形成弛豫的单晶Si1-yGey层203A以及一层二氧化硅薄膜301的横截面视图,使用高温氧化的方法,将实施案例1形成的应变的单晶锗硅(Si1-xGex)层衬底203转换为高Ge含量的弛豫的Si1-yGey层203A以及一层二氧化硅薄膜301,其中y=0.6。
氧化环境为干氧,氧化温度在锗硅(Si1-xGex)层203氧化速率高于其内Ge原子的扩散速率的范围内。通常,温度越高需要的氧化时间越短,同时,形成的高Ge含量的Si1-yGey层203A内的Ge浓度较低。一般氧化温度在900℃,氧化时间在180分钟。
实施案例3
如图4所示,对没有完全弛豫的锗硅Si1-yGey层203A进行离子注入,并退火形成完全弛豫的锗硅Si1-yGey层203B。适当减薄SiO2层301,形成301A,以便降低注入能量。
用氩离子注入Si1-yGey层203A包括:以1×1012/cm2的剂量,以100keV的能量范围进行注入。
退火包括在800℃的温度下退火60分钟。典型地,退火在诸如真空,氮,氩,或者其他惰性气体中进行。
实施案例4
如图5所示,在实施案例3中形成的弛豫的单晶Si1-yGey层203B上淀积一层张应变的Si层或张应变的Si1-bGeb层501,首先去除弛豫的Si1-yGey层203B上的一层二氧化硅薄膜301A,提供一层覆盖在弛豫的单晶Si1-yGey层203A上的张应变的Si层或张应变的Si1-bGeb层501,其中b<y。为了保持该层为应变结构,该层的厚度应小于临界厚度。在实例中,该层的厚度为100A0。应变层的生长温度在500℃。
实施案例5
图6所示为覆盖在弛豫的单晶Si1-yGey层上的压应变的Ge层或压应变的高Ge组分Si1-zGez层的横截面视图。在实施案例3中形成的弛豫的单晶Si1-yGey层203B上淀积一层压应变的Ge层或压应变的高Ge组分Si1-zGez层601,为了保持该层为应变结构,该层的厚度应小于临界厚度。在该实例中,该层的厚度为100A0。应变层的生长温度为400℃。
图7为覆盖在图6压应变的Ge层或高Ge组分Si1-zGez层上的张应变的Si层或张应变的Si1-aGea层的横截面视图。如图7所示,在图6中形成的压应变的Ge层或压应变的高Ge组分Si1-zGez层601上淀积一层张应变的Si层或张应变的Si1-aGea层701,其中a<y。为了保持该层为应变结构,该层的厚度应小于临界厚度。在该实例中,该层的厚度为100A0。应变层的生长温度为550℃。
上述实施案例的外延生长使用超高真空化学气相淀积系统(UHVCVD)。在一系列实验中,证明了氧化应变的单晶Si1-xGex层203后形成弛豫的高Ge含量的Si1-yGey层203A上淀积应变薄层的用途。具体的,在5英寸Si(100)晶片上外延生长大约500A0厚的SiGe薄层,从而获得应变的Si1-xGex层203。该Si1-xGex层203中Ge含量为20%或30%。如此淀积的Si1-xGex层203是应变的,其与其下面的Si基质晶格匹配。随后在干氧氧化气氛下,在大约900℃温度下氧化这些晶片大约180分钟。作为对氧化的响应,应变的单晶Si1-xGex层203A转化为弛豫的高Ge含量的单晶Si1-yGey层203A。
观察到了这些晶片的双晶X射线衍射(DCXRD)图像。氧化后Si1-yGey峰变宽并且向左侧明显偏移,并且衍射峰已经看不见,经过测量说明Ge含量为30%的Si1-xGex层203A氧化后形成的Si1-yGey层已经基本弛豫,并且Ge含量达到约60%。通过原子力显微镜观察,氧化后的表面粗糙度约为0.3nm。说明氧化后的高Ge含量Si1-yGey层表面平整。Ge含量为20%的Si1-xGex层203氧化后形成的Si1-yGey层203A没有完全弛豫,Ge含量约50%,弛豫度大约70%。通过Ar+注入,注入剂量为1×1012/cm2,以100keV的能量进行注入。在800摄氏度的温度退火60分钟。经过测量说明Si1-yGey层203B已经基本弛豫。
在氧化后的弛豫的高Ge含量的Si1-yGey层外延淀积应变的薄层。生长应变的Ge层,生长温度在250~650℃,生长厚度大约100A0,通过DCXRD测量,观察到Ge峰向左偏移,证明了Ge薄膜是应变的,同时通过AFM测量,表面粗糙度<10A0,说明外延薄膜层平整,生长质量良好。在生长应变的Si层时,生长温度在350度~700度,生长厚度大约100A0,通过DCXRD测量,观察到Si峰的分裂,其中一个为体Si基质衍射峰,另一个为应变Si层的衍射峰,证明了Si薄膜是应变的,同时通过AFM测量,表面粗糙度<10A0,说明外延薄膜层平整,生长质量良好。
Claims (4)
1. 一种应变锗薄膜的制备方法,其特征在于,具体工艺步骤如下:
1)在Si基质上淀积覆盖所述Si基质的厚度为50-1000A°单晶Si缓冲层;
2)在单晶Si缓冲层上覆盖厚度小于临界厚度,具体为100-2000A0的应变的单晶锗硅Si1-xGex层,在氧化温度为800~1000℃的氧环境下,0.1-500分钟之内使应变的单晶锗硅Si1-xGex层转换为高锗含量的弛豫的锗硅Si1-yGey层,其中y为摩尔数;0.4<y<1;
3)在高温氧环境内对单晶锗硅Si1-xGex层进行氧化,在氧化温度为800~1000℃下,氧化时间在0.1-500分钟之内使单晶锗硅层转换为高锗含量的弛豫的锗硅Si1-yGey层,其中0.4<y<1;y为摩尔数;
4)去除弛豫的锗硅Si1-yGey层上的SiO2层;
5)在弛豫的单晶锗硅Si1-yGey层上覆盖压应变的Ge层或压应变的高Ge组分Si1-zGez层,其中z<y应变层的生长温度在250℃~700℃;应变层的厚度小于临界厚度,更具体的,应变Si层厚度小于300A°;其中,淀积张应变的Si层或张应变的Si1-bGeb层时,应变层的生长温度在350~700℃;淀积压应变的Ge层或压应变的高Ge组分Si1-zGez层时,应变层的生长温度在250℃~650℃;
6)在压应变的Ge层或压应变的高Ge组分Si1-zGez层上覆盖张应变的Si层或张应变的Si1-aGea层,其中a<y,其中y<z<1。
2. 根据权利要求1所述应变锗薄膜的制备方法,其特征在于,所述锗硅Si1-xGex层厚度范围在临界厚度以内;具体的厚度范围为100-2000A°。
3. 根据权利要求1所述应变锗薄膜的制备方法,其特征在于,所述压应变的单晶锗硅Si1-xGex层具有与下面单晶Si缓冲层晶格结构相匹配的晶格结构。
4. 根据权利要求1所述应变锗薄膜的制备方法,其特征在于,所述氧化环境为干氧,湿氧或水汽氧化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101772485A CN101246819B (zh) | 2007-11-13 | 2007-11-13 | 应变锗薄膜的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101772485A CN101246819B (zh) | 2007-11-13 | 2007-11-13 | 应变锗薄膜的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101246819A true CN101246819A (zh) | 2008-08-20 |
CN101246819B CN101246819B (zh) | 2010-11-10 |
Family
ID=39947177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101772485A Expired - Fee Related CN101246819B (zh) | 2007-11-13 | 2007-11-13 | 应变锗薄膜的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101246819B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847582A (zh) * | 2010-04-16 | 2010-09-29 | 清华大学 | 半导体结构的形成方法 |
CN101866835A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院半导体研究所 | 一种高锗组分锗硅虚衬底的制备方法 |
CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
CN102386068A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
CN102401840A (zh) * | 2011-11-14 | 2012-04-04 | 中北大学 | Si基HEMT嵌入式微加速度计及其生产方法 |
CN103065932A (zh) * | 2011-10-24 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种张应变Ge薄膜的制备方法及层叠结构 |
CN103065931A (zh) * | 2011-10-24 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种制备半导体弛豫、应变材料并使其层转移的方法 |
CN101609797B (zh) * | 2009-07-13 | 2014-01-01 | 清华大学 | 一种降低SiGe虚拟衬底表面粗糙度的方法 |
CN104241336A (zh) * | 2013-06-10 | 2014-12-24 | 格罗方德半导体公司 | 包含具有应力通道区的晶体管的设备及其形成方法 |
CN106129004A (zh) * | 2015-05-06 | 2016-11-16 | 意法半导体公司 | 以鳍式fet技术实现的集成式拉伸性应变硅nfet和压缩性应变硅锗pfet |
CN110383456A (zh) * | 2017-03-21 | 2019-10-25 | 索泰克公司 | 特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
-
2007
- 2007-11-13 CN CN2007101772485A patent/CN101246819B/zh not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101609797B (zh) * | 2009-07-13 | 2014-01-01 | 清华大学 | 一种降低SiGe虚拟衬底表面粗糙度的方法 |
CN101847582A (zh) * | 2010-04-16 | 2010-09-29 | 清华大学 | 半导体结构的形成方法 |
CN101847582B (zh) * | 2010-04-16 | 2012-05-30 | 清华大学 | 半导体结构的形成方法 |
CN101866835A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院半导体研究所 | 一种高锗组分锗硅虚衬底的制备方法 |
CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
CN102386068A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
CN102383192B (zh) * | 2011-07-29 | 2014-06-18 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
CN102386068B (zh) * | 2011-07-29 | 2014-04-09 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
CN103065931B (zh) * | 2011-10-24 | 2015-09-23 | 中国科学院上海微系统与信息技术研究所 | 一种制备半导体弛豫、应变材料并使其层转移的方法 |
CN103065931A (zh) * | 2011-10-24 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种制备半导体弛豫、应变材料并使其层转移的方法 |
CN103065932A (zh) * | 2011-10-24 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 一种张应变Ge薄膜的制备方法及层叠结构 |
CN103065932B (zh) * | 2011-10-24 | 2016-01-13 | 中国科学院上海微系统与信息技术研究所 | 一种张应变Ge薄膜的制备方法及层叠结构 |
CN102401840A (zh) * | 2011-11-14 | 2012-04-04 | 中北大学 | Si基HEMT嵌入式微加速度计及其生产方法 |
CN104241336A (zh) * | 2013-06-10 | 2014-12-24 | 格罗方德半导体公司 | 包含具有应力通道区的晶体管的设备及其形成方法 |
CN104241336B (zh) * | 2013-06-10 | 2017-12-08 | 格罗方德半导体公司 | 包含具有应力通道区的晶体管的设备及其形成方法 |
CN106129004A (zh) * | 2015-05-06 | 2016-11-16 | 意法半导体公司 | 以鳍式fet技术实现的集成式拉伸性应变硅nfet和压缩性应变硅锗pfet |
CN106129004B (zh) * | 2015-05-06 | 2019-07-12 | 意法半导体公司 | 集成电路和制造集成电路的方法 |
CN110383456A (zh) * | 2017-03-21 | 2019-10-25 | 索泰克公司 | 特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法 |
CN110383456B (zh) * | 2017-03-21 | 2024-03-26 | 索泰克公司 | 绝缘体上半导体型结构及其制造方法和正面型成像器 |
Also Published As
Publication number | Publication date |
---|---|
CN101246819B (zh) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101246819B (zh) | 应变锗薄膜的制备方法 | |
JP3884203B2 (ja) | 半導体装置の製造方法 | |
CN101207009B (zh) | Soi基板的制造方法 | |
CN101276791B (zh) | 半导体晶片及其制造方法 | |
Haddara et al. | Silicon-germanium: properties, growth and applications | |
WO2002061842A1 (fr) | Film cristallin a semi-conducteurs | |
US8766341B2 (en) | Epitaxial growth of single crystalline MgO on germanium | |
TW200403720A (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
US7427779B2 (en) | Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type | |
JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
US20070207598A1 (en) | Method for producing a substrate by germanium condensation | |
WO2007107048A1 (fr) | PROCÉDÉ DE FABRICATION DE FILM MONOCRISTALLIN ZnO DE GRANDE QUALITÉ SUR SUBSTRAT DE SILICIUM (111) | |
WO2006033292A1 (ja) | 半導体ウェーハの製造方法 | |
CN100429761C (zh) | 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构 | |
JP2006080510A (ja) | ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ge含有量が高い緩和Si1−XGeX(0<x<1)層を形成する方法 | |
JP2005236272A (ja) | 水素注入緩和SiXGe1−X層の欠陥を低減する低温アニール | |
Klauk et al. | Thermal stability of undoped strained Si channel SiGe heterostructures | |
Cheng et al. | Relaxed silicon-germanium on insulator substrate by layer transfer | |
KR100729372B1 (ko) | 반도체 기판 및 그 제조방법 | |
Huang et al. | Effectiveness of SiGe buffer layers in reducing dark currents of Ge-on-Si photodetectors | |
Arienzo et al. | SiGe alloys: growth, properties and applications | |
Sturm et al. | Band‐gap shifts in silicon‐germanium heterojunction bipolar transistors | |
Chen et al. | Ultrathin low temperature Si0. 75Ge0. 25/Si buffer layer for the growth of high quality Ge epilayer on Si (100) by RPCVD | |
CN1322547C (zh) | 基于硅锗/硅结构注氧隔离制备绝缘体上硅锗材料的方法 | |
JP5322044B2 (ja) | 絶縁層埋め込み型半導体炭化珪素基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101110 Termination date: 20131113 |