CN101241852A - 一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 - Google Patents
一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 Download PDFInfo
- Publication number
- CN101241852A CN101241852A CNA200710037150XA CN200710037150A CN101241852A CN 101241852 A CN101241852 A CN 101241852A CN A200710037150X A CNA200710037150X A CN A200710037150XA CN 200710037150 A CN200710037150 A CN 200710037150A CN 101241852 A CN101241852 A CN 101241852A
- Authority
- CN
- China
- Prior art keywords
- grid
- insulating medium
- resistance
- medium layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种可减小N型掺杂栅极电阻的栅极侧墙制作方法。现有的栅极侧墙制作方法在制成栅极侧墙后，多晶硅栅极和有源区顶端仍留有厚度达20埃的二氧化硅层，如此将会阻挡后续在该多晶硅栅极和有源区上进行的离子注入，而使多晶硅栅极的电阻过高。本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其中，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。采用本发明的方法可明显降低N型MOS管的栅极电阻，大大提高了N沟道MOS管的性能和良品率。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种可减小N型掺杂栅极电阻的栅极侧墙制作方法。
背景技术
现有的栅极侧墙的制作方法首先在已生成有多晶硅栅极、源极和漏极的晶圆上制作由二氧化硅层、氮化硅层和又一二氧化硅层组成的绝缘介质层，然后对该绝缘介质层进行干法刻蚀，利用干法刻蚀的各向异性特性来去除水平方向上的绝缘介质层来形成侧墙图形，最后再对该绝缘介质层进行湿法刻蚀来形成栅极侧墙。
但是在完成上述湿法刻蚀步骤后，多晶硅栅极顶端的二氧化硅层厚度仍可达20埃以上。当在进行N型源漏区掺杂时，该厚度可达20埃的二氧化硅层将会对后续在多晶硅栅极和源漏极上进行的离子注入(如注入砷离子或磷离子)产生阻挡作用，如此会导致注入至栅极、漏极和源极中的离子数量减小，导致多晶硅栅的电阻会相应增大。通过上述工艺制成的N沟道MOS管的电性能就会受到不良影响，例如会造成MOS管反应速度慢、功耗增大等。
上述因二氧化硅层的厚度过厚而导致多晶硅栅极电阻过大的问题，虽可通过调节离子注入的参数来进行改善，但调节离子注入参数的过程非常麻烦；另外，即便调整了离子注入的参数而使离子注入后多晶硅栅极的电阻在正常范围，也很难确保此种参数下使N沟道MOS的其他参数处于正常范围。
发明内容
本发明的目的在于提供一种可减小N型掺杂栅极电阻的栅极侧墙制作方法，通过所述方法可避免多晶硅栅极电阻偏大而影响N沟道MOS性能。
本发明的目的是这样实现的：一种可减小N型掺杂栅极电阻的栅极侧墙制作方法，该方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其中，在对该绝缘介质层进行湿法刻蚀形成栅极侧墙时，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，该绝缘介质层从下至上依次包括第一二氧化硅层、氮化硅层以及第二二氧化硅层。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，该第一二氧化硅层的厚度为150埃。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，该氮化硅层的厚度为300埃。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，该第二二氧化硅层的厚度范围为600至1000埃。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，该湿法刻蚀通过氢氟酸溶液来实现。
在上述的可减小N型掺杂栅极电阻的栅极侧墙制作方法中，通过提高氢氟酸溶液的浓度或延长刻蚀时间来减小多晶硅栅极和有源区顶端的绝缘介质层的厚度。
与现有的湿法刻蚀后多晶硅栅极和有源区顶端仍有20埃的二氧化硅层相比，本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法，通过湿法刻蚀使二氧化硅层的厚度降至10埃以下，如此，可提高后续在多晶硅栅极和有源区上进行离子注入时注入的离子剂量，使多晶硅栅极的电阻也相应的降低，又可大大提升N沟道MOS的性能和良品率。
附图说明
本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法由以下的实施例及附图给出。
图1为本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法的实施例的流程图。
具体实施方式
以下将对本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法作进一步的详细描述。
如图1所示，本发明的可改善多晶硅栅极侧面轮廓的栅极侧墙制作方法首先进行步骤S10，在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层。在本实施例中，所述的有源区包括源极和漏极，所述的绝缘介质层从下至上依次包括第一二氧化硅层、氮化硅层以及第二二氧化硅层，其厚度分别为150埃、300埃和800埃。然后继续步骤S11。
在步骤S11中，对所述的绝缘介质层进行干法刻蚀来形成侧墙图形。在本实施例中，通过利用干法刻蚀的各向异性的特性来刻蚀掉所述的绝缘介质层的水平部分而形成侧墙图形。然后继续步骤S12。
在步骤S12中，对所述的绝缘介质层进行湿法刻蚀来形成栅极侧墙，所述的湿法刻蚀使所述的多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。在本实施例中，湿法刻蚀通过氢氟酸溶液来实现，可通过提高氢氟酸溶液的浓度或延长刻蚀时间来确保多晶硅栅极顶端的绝缘介质层的厚度减小到10埃以下。
综上所述，本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法，通过湿法刻蚀使多晶硅栅极和有源区顶端的二氧化硅层的厚度降至10埃以下，如此，可提高后续在有源区上进行离子注入时注入的离子剂量，使多晶硅栅极的电阻也相应的降低，并可大大提升N沟道MOS的性能和良品率。
Claims (7)
1. 一种可减小N型掺杂栅极电阻的栅极侧墙制作方法，该方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后再对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其特征在于，在对该绝缘介质层进行湿法刻蚀形成栅极侧墙时，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。
2. 如权利要求1所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该绝缘介质层从下至上依次包括第一二氧化硅层、氮化硅层以及第二二氧化硅层。
3. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该第一二氧化硅层的厚度为150埃。
4. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该氮化硅层的厚度为300埃。
5. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该第二二氧化硅层的厚度范围为600至1000埃。
6. 如权利要求1所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该湿法刻蚀通过氢氟酸溶液来实现。
7. 如权利要求6所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，通过提高氢氟酸溶液的浓度或延长刻蚀时间来减小多晶硅栅极和有源区顶端的绝缘介质层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710037150XA CN101241852A (zh) | 2007-02-06 | 2007-02-06 | 一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710037150XA CN101241852A (zh) | 2007-02-06 | 2007-02-06 | 一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101241852A true CN101241852A (zh) | 2008-08-13 |
Family
ID=39933242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710037150XA Pending CN101241852A (zh) | 2007-02-06 | 2007-02-06 | 一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101241852A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420123A (zh) * | 2011-04-29 | 2012-04-18 | 上海华力微电子有限公司 | 通过湿法刻蚀调节栅极侧壁层特征尺寸的工艺 |
| CN102623320A (zh) * | 2012-03-22 | 2012-08-01 | 上海华力微电子有限公司 | 一种表征多层栅极中多晶硅电阻的方法 |
| CN102082086B (zh) * | 2009-12-01 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体制造方法 |
-
2007
- 2007-02-06 CN CNA200710037150XA patent/CN101241852A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082086B (zh) * | 2009-12-01 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体制造方法 |
| CN102420123A (zh) * | 2011-04-29 | 2012-04-18 | 上海华力微电子有限公司 | 通过湿法刻蚀调节栅极侧壁层特征尺寸的工艺 |
| CN102623320A (zh) * | 2012-03-22 | 2012-08-01 | 上海华力微电子有限公司 | 一种表征多层栅极中多晶硅电阻的方法 |
| CN102623320B (zh) * | 2012-03-22 | 2015-04-22 | 上海华力微电子有限公司 | 一种表征多层栅极中多晶硅电阻的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024381B2 (en) | Semiconductor device and fabricating method thereof | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104752180B (zh) | 半导体器件的形成方法 | |
| CN102468145A (zh) | 金属栅极的形成方法 | |
| CN104201198A (zh) | 隧穿晶体管结构及其制造方法 | |
| CN101241852A (zh) | 一种可减小n型掺杂栅极电阻的栅极侧墙制作方法 | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| CN104900526B (zh) | Vdmos的制造方法和vdmos | |
| CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN102044438A (zh) | Mos晶体管及其制造方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN104217950A (zh) | 一种平面vdmos器件及其制造方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN102655092B (zh) | 晶体管的制备方法 | |
| CN101286527A (zh) | 具有双离子注入的pmos结构及其方法 | |
| CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 | |
| CN104425359A (zh) | 半导体结构的形成方法 | |
| CN103545204A (zh) | Pmos晶体管的制作方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN103377938B (zh) | 半导体器件的形成方法 | |
| CN101789447A (zh) | Mos晶体管及其形成方法 | |
| CN100585817C (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
| CN103050395A (zh) | 半导体器件场氧化层的腐蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080813 |