CN101237228A - 时钟产生电路结构及产生方法 - Google Patents
时钟产生电路结构及产生方法 Download PDFInfo
- Publication number
- CN101237228A CN101237228A CNA2007100083470A CN200710008347A CN101237228A CN 101237228 A CN101237228 A CN 101237228A CN A2007100083470 A CNA2007100083470 A CN A2007100083470A CN 200710008347 A CN200710008347 A CN 200710008347A CN 101237228 A CN101237228 A CN 101237228A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- clock signal
- control signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000010355 oscillation Effects 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000006641 stabilisation Effects 0.000 claims description 18
- 238000011105 stabilization Methods 0.000 claims description 18
- 230000009471 action Effects 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000010453 quartz Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 31
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 31
- 239000013078 crystal Substances 0.000 description 17
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种时钟产生电路结构及产生方法，其包括有控制单元、第一振荡模块、第二振荡模块、状态控制单元及多工器。控制单元输出第一控制信号及第二控制信号，以使第一振荡模块及第二振荡模块停止或产生第一时钟信号及第二时钟信号至多工器。状态控制单元用以判断第二时钟信号是否已达稳定状态，并控制多工器选择性地输出第一时钟信号或是第二时钟信号，以使得多工器所输出的时钟均维持稳定状态。本发明可使液晶显示器在由待机模式进入操作模式时立即获得正常的工作时钟，因此从启振至时钟达稳定状态期间的速度较快，并且通过第一振荡模块与第二振荡模块来提供稳定的时钟，从而避免液晶显示器的画面产生不正常现象。
Description
技术领域
本发明涉及一种时钟产生电路结构及产生方法，尤其涉及一种应用于液晶显示器的时钟产生电路结构及产生方法。
背景技术
当液晶显示器处于待机模式(HALT mode)、休眠模式(sleep mode)、省电模式(power down mode)或暂停模式(standby mode)等时，液晶显示器即处于低电力消耗的作业模式，而基于省电需求，除了显示驱动芯片或微控制器的基本功能及监控动作仍维持作用，使其有有能力识别外部控制系统所需执行的控制功能外，其它非基本功能的电路均被暂缓动作以节省电力。
请参阅图1所示，其为传统液晶显示器的时钟产生电路及显示驱动电路的框图。传统时钟产生电路结构包含有显示驱动电路(Liquid Crystal DisplayDriver，LCD Driver)10a及晶体振荡器(Crystal Oscillator)50a。显示驱动电路10a用以驱动液晶显示器的动作，晶体振荡器50a可在时序电路中作为稳定频率输出的元件。晶体振荡器50a输出振荡频率至显示驱动电路10a，显示驱动电路10a在接收到振荡频率后可用以驱动液晶显示器。而当系统发出待机信号至晶体振荡器50a，以令晶体振荡器50a暂缓作用而不输出振荡频率时，液晶显示器即进入待机模式，而维持低电压消耗的状态。
当系统的内部设定、周边单元的硬件行为或是使用者介入，使得系统脱离待机模式而进入操作模式时，系统会发出唤醒(wake up)信号至晶体振荡器50a，以使得晶体振荡器50a重新启动。但由于晶体振荡器50a从启振至时钟达稳定状态需花费较多时间，且时钟在达到稳定状态前，晶体振荡器50a的频率呈不稳定的状态，一旦显示驱动电路10a接收到此不稳定的时钟后，其工作频率也无法稳定，这将使得液晶显示器产生错乱的信息，或者是画面无法正常呈现等。往往需待晶体振荡器50a的振荡频率稳定之后，液晶显示器才能正常动作。如此，使用者也耗费较多时间，以等待液晶显示器的正常动作，从而造成使用者的不便。
发明内容
当液晶显示器由待机模式进入操作模式时，晶体振荡器从启振至时钟达稳定状态的速度较慢，造成液晶显示器无法正常地迅速动作而且产生错乱信息，使用者须耗较多时间以等待画面恢复正常。本发明提供一种时钟产生电路结构及产生方法，以解决上述问题。
为了解决上述问题，本发明提出一种时钟产生电路结构，其包括有控制单元、第一振荡模块、第二振荡模块、状态控制单元及多工器(multiplexer)。其中，控制单元具有第一及第二信号接收端，第一信号接收端用以接收传输信号，第二信号接收端用以接收第三控制信号，控制单元并用以输出第一控制信号及第二控制信号。第一振荡模块用以接收第一控制信号，并根据第一控制信号的致能状态(enable)或禁能状态(disable)而输出或停止产生第一时钟信号。第二振荡模块则用以接收第二控制信号，并且根据第二控制信号的致能或禁能状态而输出或停止产生第二时钟信号。状态控制单元用以接收第二时钟信号，并输出第三控制信号，第三控制信号可以为非稳定信号或稳定信号，用以命令控制单元的动作。多工器用以接收第一时钟信号及第二时钟信号，并根据所接收到的第三控制信号，选择性地输出第一时钟信号或第二时钟信号。其中第一振荡模块的启振速度较第二振荡模块快，但第一时钟信号的频率误差较第二时钟信号大。
为了解决上述问题，本发明另提出一种时钟的产生方法，其包括下列步骤：输出第一控制信号及第二控制信号，这是通过控制单元的第一信号接收端接收传输信号，及控制单元的第二信号接收端接收第三控制信号而输出的。输出或停止产生第一时钟信号，这是通过第一振荡模块于接收第一控制信号的致能状态或禁能状态而输出或停止产生的，以及输出或停止产生第二时钟信号，这是通过第二振荡模块于接收第二控制信号的致能状态或禁能状态而输出或停止产生的。输出第三控制信号，这是通过状态控制单元于接收第二时钟信号而输出的，第三控制信号可以为非稳定信号或稳定信号。选择输出第一时钟信号或第二时钟信号，这是通过多工器于接收第一时钟信号及第二时钟信号，并根据所接收到的第三控制信号而选择输出的。其中第一振荡模块的启振速度较第二振荡模块快，第一时钟信号的频率误差较第二时钟信号大。
为了解决上述问题，本发明再提出一种时钟产生电路结构的控制单元的控制方法，其包括下列步骤：进入待机模式，当接收待机信号，此时输出具有禁能状态的第一控制信号及具有禁能状态的第二控制信号，并使第三控制信号为非稳定信号。进入启振操作模式，当接收唤醒信号，此时输出具有致能状态的第一控制信号及具有致能状态的第二控制信号，并使第三控制信号为非稳定信号。进入稳定操作模式，此时第三控制信号为稳定信号，并输出具有禁能状态的第一控制信号及具有致能状态的第二控制信号。
综上所述，本发明所揭示的时钟产生电路结构及产生方法，其技术效果在于：
一、液晶显示器在由待机模式进入操作模式时，可使液晶显示器立即获得正常的工作时钟，因此从启振至时钟达稳定状态期间的速度较快，使用者无需花时间来等待液晶显示器的画面呈现。
二、通过第一振荡模块与第二振荡模块来提供稳定的时钟，以避免液晶显示器的画面产生不正常的现象。
为了使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭示的内容、权利要求及附图，任何本领域技术人员可轻易地理解本发明相关的目的及优点，因此将在实施方式中详细叙述本发明的详细特征以及优点。
附图说明
图1为传统液晶显示器的时钟产生电路及显示驱动电路的框图。
图2为本发明的一种时钟产生电路结构的实施例框图。
图3为本发明的一种时钟的产生方法的实施例流程图。
图4为本发明的一种时钟产生电路结构的控制单元接收待机信号实施例动作图。
图5为本发明的一种时钟产生电路结构的控制单元接收唤醒信号时，多工器输出第一时钟信号的实施例动作图。
图6为本发明的一种时钟产生电路结构其控制单元接收唤醒信号，且第二时钟信号稳定时的实施例动作图。
图7为本发明的一种时钟产生电路结构其控制单元的实施例操作示意图。
图8为本发明的一种时钟产生电路结构的实施例时序图。
传统技术
10a 显示驱动电路
50a 晶体振荡器
本发明
10 显示驱动电路
20 控制单元
21 第一信号接收端
22 第二信号接收端
30 第一振荡模块
50 第二振荡模块
60 状态控制单元
61 计数器
70 多工器
CLK1 第一时钟信号
CLK2 第二时钟信号
Ctrl0 传输信号
CtrlA 待机信号
CtrlB 唤醒信号
Ctrl1 第一控制信号
Ctrl2 第二控制信号
Ctrl3 第三控制信号
Ctrl31 非稳定信号
Ctrl32 稳定信号
具体实施方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，现配合实施例详细说明如下。
图2为本发明的一种时钟产生电路结构的实施例框图。本实施例包括有控制单元20、第一振荡模块30、第二振荡模块50、状态控制单元60及多工器70，且应用于液晶显示器上，但并不以液晶显示器为限。图3为本发明的一种时钟产生方法的实施例流程图。其中本实施例包括下列步骤：输出第一控制信号及第二控制信号(步骤110)。输出或停止产生第一时钟信号(步骤120)。输出或停止产生第二时钟信号(步骤130)。输出第三控制信号(步骤140)。选择输出第一时钟信号或第二时钟信号(步骤150)。以下将继续说明本发明的一种时钟产生电路结构应用于液晶显示器的原理。
关于本发明的一种时钟产生电路结构应用于液晶显示器的原理，请参阅图2所示，第一振荡模块30及第二振荡模块50产生时钟信号，显示驱动电路10a在接收时钟信号后得以动作，并用以驱动液晶显示器，以使液晶显示器产生动作。接着，以下将说明本实施例的各元件。
控制单元20具有第一信号接收端21及第二信号接收端22，第一信号接收端21用以接收来自系统所产生的传输信号Ctrl0，传输信号Ctrl0包含有待机信号CtrlA及唤醒信号CtrlB(如图4、图5及图6所示)。其中，系统所产生的待机信号CtrlA，可使液晶显示器进入待机模式，而维持低电能消耗的状态。而唤醒信号CtrlB可使液晶显示器进入操作模式，以供使用者操作。
而第二信号接收端22则接收来自状态控制单元60所产生的第三控制信号Ctrl3。第三控制信号Ctrl3可以为非稳定信号Ctrl31或稳定信号Ctrl32，并用以命令控制单元20的动作。在控制单元20接收到传输信号Ctrl0或第三控制信号Ctrl3后，控制单元20可借此输出第一控制信号Ctrl1及第二控制信号Ctrl2至第一振荡模块30及第二振荡模块50。而第一控制信号Ctrl1具有禁能状态及致能状态，第二控制信号Ctrl2也具有禁能状态及致能状态，用以命令第一振荡模块30及第二振荡模块50的动作。
第一振荡模块30可以为RC振荡模块，RC振荡模块指其频率选择部分可以只用电阻和电容构成，但第一振荡模块30的种类不以此为限，第一振荡模块30也可为一种能产生周期波形的电路模块。此外，第一振荡模块30用以接收第一控制信号Ctrl1，并根据第一控制信号Ctrl1的致能或禁能状态而输出或停止产生第一时钟信号CLK1。
第二振荡模块50可以为晶体振荡模块，晶体振荡模块指其以石英晶体(Crystal)材质所构成，但第二振荡模块50的种类不以此为限。此外，第二振荡模块50用以接收第二控制信号Ctrl2，并根据第二控制信号Ctrl2的致能或禁能状态而输出或停止产生第二时钟信号CLK2。
由于第一振荡模块30自启振至时钟稳定的历时较短，但频率的误差较大，而第二振荡模块50自启振至时钟稳定的历时较第一振荡模块30长，但是频率输出较为精准。为了使得第一振荡模块30或第二振荡模块50从启振至时钟稳定期间，时钟信号能维持在较为稳定的状态，因此，可设定第一时钟信号CLK1处于第二时钟信号CLK2的参考范围内，例如为第一时钟信号CLK1的频率大于或等于第二时钟信号CLK2频率的百分之八十，且小于或等于第二时钟信号CLK2频率的百分之一百二十。但在本实施例中，第一时钟信号CLK1的频率等于第二时钟信号CLK2的频率，如此，可用以维持时钟的一致性。
状态控制单元60接收第二时钟信号CLK2，并输出第三控制信号Ctrl3。而为了计数第二时钟信号CLK2达到稳定状态的时间，状态控制单元60可包含有计数器61，用以计数时间。
由于第二时钟信号CLK2达到稳定状态的时间，可经由经验值、实验数值或仿真数值等数据中获得、状态控制单元60可根据上述数据而预先设定参考时间。当状态控制单元60接收第二时钟信号CLK2始，计数器61即开始计时，至此参考时间停止计时，并送出信号以使状态控制单元60输出第三控制信号Ctrl3。
另外，当第二时钟信号CLK2的频率未达到稳定状态之前，状态控制单元60输出非稳定信号Ctrl31，而在第二时钟信号CLK2的频率达到稳定状态后，状态控制单元60输出稳定信号Ctrl32。
多工器70接收多个信号输入，并依据控制信号的数值来决定输入端上的其中一个信号被读取。本实施例中的多工器70用以接收第一时钟信号CLK1及第二时钟信号CLK2，并根据所接收到的第三控制信号Ctrl3，选择性地输出第一时钟信号CLK1或第二时钟信号CLK2。
图4为本发明的一种时钟产生电路结构的控制单元接收待机信号实施例动作图。图5为本发明的一种时钟产生电路结构的控制单元接收唤醒信号时，多工器输出第一时钟信号的实施例动作图。图6为本发明的一种时钟产生电路结构其控制单元接收唤醒信号，且第二时钟信号稳定时的实施例动作图。图7为本发明的一种时钟产生电路结构其控制单元的实施例操作示意图。图8为本发明的一种时钟产生电路结构的实施例时序图。其中，图7所示为控制单元在待机模式、启振操作模式及稳定操作模式下的动作。进入待机模式，当接收待机信号，此时输出具有禁能状态的第一控制信号及具有禁能状态的第二控制信号，并使第三控制信号为非稳定信号。进入启振操作模式，当接收唤醒信号，此时输出具有致能状态的第一控制信号及具有致能状态的第二控制信号，并使第三控制信号为非稳定信号。进入稳定操作模式，此时第三控制信号为稳定信号，并输出具有禁能状态的第一控制信号及具有致能状态的第二控制信号。接着，将详细说明本实施例于待机模式、操作模式中的动作状态。
本实施例于待机模式下的动作状态：请参阅图2、图4、图7及图8所示，当系统久未动作或内部设定的原因而进入待机模式时，系统会送出待机信号CtrlA至第一信号接收端21，以使得整体电路进入待机模式。控制单元20在接收到待机信号CtrlA后，控制单元20将使第一控制信号Ctrl1及第二控制信号Ctrl2处于禁能状态，第一振荡模块30及第二振荡模块50在接收第一控制信号Ctrl1及第二控制信号Ctrl2后停止产生第一时钟信号CLK1及第二时钟信号CLK2，亦即无时钟产生。
由于第二振荡模块50停止产生第二时钟信号CLK2，状态控制单元60并未接收到第二时钟信号CLK2，因此，状态控制单元60将输出非稳定信号Ctrl31至控制单元20的第二信号接收端22及多工器70。由于，多工器70并未接收到第一时钟信号CLK1及第二时钟信号CLK2，多工器70并无输出信号至显示驱动电路10。
本实施例于启振操作模式下的动作状态：请参阅图5、图7及图8所示，当系统的内部设定、周边单元的硬件行为或是使用者介入，使得系统脱离待机模式而进入启振操作模式时，系统会送出唤醒信号CtrlB至第一信号接收端21。控制单元20在接收到唤醒信号CtrlB后，控制单元20将使得第一控制信号Ctrl1及第二控制信号Ctrl2处于致能状态。第一振荡模块30及第二振荡模块50于接收上述控制信号后可分别产生第一时钟信号CLK1及第二时钟信号CLK2，并传输至多工器70。
由于状态控制单元60接收到第二时钟信号CLK2，为了计数第二时钟信号CLK2达到稳定状态的时间，计数器61开始计时，并送出信号以使状态控制单元60输出非稳定信号Ctrl31，非稳定信号Ctrl31被传输至控制单元20的第二信号接收端22及多工器70。此时，多工器70在接收到第一时钟信号CLK1及第二时钟信号CLK2后，会依据非稳定信号Ctrl31而选择输出第一时钟信号CLK1至显示驱动电路10。
第二振荡模块50的第二时钟信号CLK2从启振到达稳定状态将耗费相当多时间，且第二时钟信号CLK2在此期间呈不稳定状态。而第一振荡模块30的启振速度较第二振荡模块50快，但第一时钟信号CLK1的频率误差较第二时钟信号CLK2大，因此，显示驱动电路10可先以第一时钟信号CLK1作为工作频率，待第二时钟信号CLK2稳定之后，再采用第二时钟信号CLK2作为其工作频率。
本实施例于稳定操作模式下的动作状态：请参阅图6、图7及图8所示，第二振荡模块50输出第二时钟信号CLK2的时间已到达参考时间时，计数器61即停止计时并送出信号，状态控制单元60根据此第二时钟信号CLK2达到稳定状态的结果，而输出稳定信号Ctrl32至第二信号接收端22及多工器70。
当控制单元20在接收到稳定信号Ctrl32后，会使得第一控制信号Ctrl1处于禁能状态，而第二控制信号Ctrl2则仍处于致能状态。如此，第一振荡模块30将停止产生第一时钟信号Ctrl1，而第二振荡模块50则仍输出第二时钟信号CLK2。多工器70会依据稳定信号Ctrl32而选择输出第二时钟信号CLK2至显示驱动电路10，因而使得液晶显示器于操作模式下正常运作。
倘若系统又因久未动作或内部设定的原因而进入待机模式时，其动作状态依照上述步骤，在此不再赘述。
综上所述，由于本发明中第一振荡模块自启振至时钟达稳定状态的速度较快，而第二振荡器模块自启振至时钟达稳定状态的速度较第一振荡模块慢，但频率输出较为精准，在系统由待机模式进入操作模式时，第一振荡模块可先产生时钟，以先供显示驱动电路接收，待第二振荡模块的频率稳定后，第一振荡模块即停止产生时钟，显示驱动电路继而接收第二振荡模块的时钟，使得显示驱动电路在此期间均能维持稳定的时钟。
虽然本发明以前述的实施例揭示如上，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所做的更动与修改，均属本发明的专利保护范围。关于本发明的保护范围请参考所附权利要求。
Claims (17)
1. 一种时钟产生电路结构，其包括：
控制单元，具有第一信号接收端及第二信号接收端，该第一信号接收端用以接收传输信号，该第二信号接收端用以接收第三控制信号，该控制单元并用以输出第一控制信号及第二控制信号；
第一振荡模块，用以接收该第一控制信号，并根据该第一控制信号的致能状态或禁能状态而输出或停止产生第一时钟信号；
第二振荡模块，用以接收该第二控制信号，并根据该第二控制信号的致能状态或禁能状态而输出或停止产生第二时钟信号；
状态控制单元，用以接收该第二时钟信号，并输出该第三控制信号，该第三控制信号为非稳定信号或稳定信号，用以控制该控制单元的动作；以及
多工器，用以接收该第一时钟信号及该第二时钟信号，并根据所接收到的该第三控制信号，选择性地输出该第一时钟信号或该第二时钟信号；
其中该第一振荡模块的启振速度较该第二振荡模块快，该第一时钟信号的频率误差较该第二时钟信号大。
2. 如权利要求1所述的时钟产生电路结构，其中该第一振荡模块为RC振荡模块。
3. 如权利要求1所述的时钟产生电路结构，其中该第二振荡模块为石英振荡模块。
4. 如权利要求1所述的时钟产生电路结构，其中该第一时钟信号的频率大于或等于该第二时钟信号频率的百分之八十，且小于或等于该第二时钟信号频率的百分之一百二十。
5. 如权利要求1所述的时钟产生电路结构，其中该第一时钟信号频率等于该第二时钟信号频率。
6. 如权利要求1所述的时钟产生电路结构，其中该第一信号接收端接收的该传输信号包含有待机信号及唤醒信号。
7. 如权利要求1所述的时钟产生电路结构，其中该状态控制单元包含有计数器。
8. 如权利要求6所述的时钟产生电路结构，其中该第一信号接收端当接收到该待机信号时，该控制单元将使该第一控制信号及该第二控制信号处于禁能状态，以使该第一振荡模块及该第二振荡模块分别停止产生该第一时钟信号及该第二时钟信号。
9. 如权利要求8所述的时钟产生电路结构，其中该状态控制单元输出该非稳定信号至该第二信号接收端及该多工器，以使该多工器无信号输出。
10. 如权利要求6所述的时钟产生电路结构，其中该第一信号端当接收到该唤醒信号时，该控制单元将使该第一控制信号及该第二控制信号处于致能状态，以使该第一振荡模块及该第二振荡模块分别输出该第一时钟信号及该第二时钟信号。
11. 如权利要求10所述的时钟产生电路结构，其中该状态控制单元输出该非稳定信号至该第二信号接收端及该多工器时，该多工器选择输出该第一时钟信号。
12. 如权利要求10所述的时钟产生电路结构，其中该第二时钟信号达到稳定状态时，该状态控制单元输出该稳定信号至该第二信号接收端及该多工器。
13. 如权利要求12所述的时钟产生电路结构，该控制单元使该第一控制信号处于禁能状态，以使该第一振荡模块停止产生该第一时钟信号，该多工器并根据该稳定信号而输出该第二时钟信号。
14. 一种时钟的产生方法，其包括下列步骤：
输出第一控制信号及第二控制信号，是通过控制单元的第一信号接收端接收传输信号，及该控制单元的第二信号接收端接收第三控制信号而输出的；
输出或停止产生第一时钟信号，是通过第一振荡模块于接收该第一控制信号的致能状态或禁能状态而输出或停止产生的；
输出或停止产生第二时钟信号，是通过第二振荡模块于接收该第二控制信号的致能状态或禁能状态而输出或停止产生的；
输出该第三控制信号，是通过状态控制单元于接收该第二时钟信号而输出的，该第三控制信号包含有非稳定信号及稳定信号；以及
选择输出该第一时钟信号或该第二时钟信号，是通过多工器于接收该第一时钟信号及该第二时钟信号，并根据所接收到的该第三控制信号而选择输出的；
其中该第一振荡模块的启振速度较该第二振荡模块快，该第一时钟信号的频率误差较该第二时钟信号大。
15. 如权利要求14所述的时钟产生方法，其中该第一时钟信号的频率大于或等于该第二时钟信号频率的百分之八十，且小于或等于该第二时钟信号频率的百分之一百二十。
16. 如权利要求14所述的时钟产生方法，其中该第一时钟信号频率等于该第二时钟信号频率。
17. 一种时钟产生电路结构的控制单元的控制方法，其包括下列步骤：
进入待机模式，当接收待机信号，此时输出具有禁能状态的第一控制信号及具有禁能状态的第二控制信号，并使第三控制信号为非稳定信号；
进入启振操作模式，当接收唤醒信号，此时输出具有致能状态的该第一控制信号及具有致能状态的该第二控制信号，并使该第三控制信号为非稳定信号；以及
进入稳定操作模式，此时该第三控制信号为该稳定信号，并输出具有禁能状态的该第一控制信号及具有致能状态的该第二控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100083470A CN101237228B (zh) | 2007-01-29 | 2007-01-29 | 时钟产生电路结构及产生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100083470A CN101237228B (zh) | 2007-01-29 | 2007-01-29 | 时钟产生电路结构及产生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101237228A true CN101237228A (zh) | 2008-08-06 |
| CN101237228B CN101237228B (zh) | 2011-09-21 |
Family
ID=39920623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100083470A Active CN101237228B (zh) | 2007-01-29 | 2007-01-29 | 时钟产生电路结构及产生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101237228B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105915217A (zh) * | 2016-06-03 | 2016-08-31 | 无锡中感微电子股份有限公司 | 一种无线通信唤醒电路 |
| CN109683975A (zh) * | 2019-01-04 | 2019-04-26 | 华大半导体有限公司 | 一种用于唤醒处理器的电路和方法 |
| CN114167396A (zh) * | 2020-09-10 | 2022-03-11 | Oppo广东移动通信有限公司 | 基于超宽带测距的控制方法及相关装置 |
-
2007
- 2007-01-29 CN CN2007100083470A patent/CN101237228B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105915217A (zh) * | 2016-06-03 | 2016-08-31 | 无锡中感微电子股份有限公司 | 一种无线通信唤醒电路 |
| CN105915217B (zh) * | 2016-06-03 | 2019-05-21 | 无锡中感微电子股份有限公司 | 一种无线通信唤醒电路 |
| CN109683975A (zh) * | 2019-01-04 | 2019-04-26 | 华大半导体有限公司 | 一种用于唤醒处理器的电路和方法 |
| CN109683975B (zh) * | 2019-01-04 | 2022-02-15 | 华大半导体有限公司 | 一种用于唤醒处理器的电路和方法 |
| CN114167396A (zh) * | 2020-09-10 | 2022-03-11 | Oppo广东移动通信有限公司 | 基于超宽带测距的控制方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101237228B (zh) | 2011-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100426177C (zh) | 在集成电路上的电子系统中动态控制功率的系统和方法 | |
| US5550489A (en) | Secondary clock source for low power, fast response clocking | |
| JP3884322B2 (ja) | ネットワークインターフェース | |
| CN103576833A (zh) | 存储器控制器的训练、功率门控和动态频率改变 | |
| JP2002109490A (ja) | メモリカードおよびクロック制御回路 | |
| CN100458663C (zh) | 一种低功耗内存控制方法和内存控制模块 | |
| CN111836427A (zh) | Led驱动电路、显示装置与显示系统 | |
| CN106358273A (zh) | 一种低功耗通信装置 | |
| CN108304223A (zh) | 一种用于电源休眠机制的操作系统与硬件平台交互方法 | |
| US20030079152A1 (en) | Microprocessor with multiple low power modes and emulation apparatus for said microprocessor | |
| CN101387896B (zh) | Soc中实现片上主系统唤醒和睡眠功能的方法和装置 | |
| US8010818B2 (en) | Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus | |
| CN101237228B (zh) | 时钟产生电路结构及产生方法 | |
| CN101025720A (zh) | 一种外部存储器控制器时序配置的装置及方法 | |
| CN107436856B (zh) | 具有直接控制的通信装置及相关方法 | |
| US8321609B2 (en) | Power-saving control circuit and method | |
| US6639436B2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
| TWI352296B (en) | Chip system and signal transmission method thereof | |
| CN1937075B (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
| CN212342250U (zh) | Led驱动电路、显示装置与显示系统 | |
| CN1273883C (zh) | 在计算机系统中使用外围组件互连电源管理机制的方法 | |
| US20080174354A1 (en) | Clock generating circuit and method thereof | |
| CN108628780A (zh) | 一种数据通信方法、系统及电动车 | |
| CN106020332A (zh) | 计时处理方法及系统 | |
| JP4527097B2 (ja) | ネットワークインターフェース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |