CN109683975A - 一种用于唤醒处理器的电路和方法 - Google Patents

一种用于唤醒处理器的电路和方法 Download PDF

Info

Publication number
CN109683975A
CN109683975A CN201910007121.1A CN201910007121A CN109683975A CN 109683975 A CN109683975 A CN 109683975A CN 201910007121 A CN201910007121 A CN 201910007121A CN 109683975 A CN109683975 A CN 109683975A
Authority
CN
China
Prior art keywords
processor
circuit
wake
electric current
precision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910007121.1A
Other languages
English (en)
Other versions
CN109683975B (zh
Inventor
刘慧�
谢文录
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Huada Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor Co Ltd filed Critical Huada Semiconductor Co Ltd
Priority to CN201910007121.1A priority Critical patent/CN109683975B/zh
Publication of CN109683975A publication Critical patent/CN109683975A/zh
Application granted granted Critical
Publication of CN109683975B publication Critical patent/CN109683975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本发明涉及一种用于唤醒处理器的电路，其中所述处理器能够工作待机模式下和运行模式下，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；所述电路包括：第一唤醒电路，其被配置为在中断阶段向处理器提供具有第一精度的第一系统时钟，其中所述第一唤醒电路以第一电流运行；以及第二唤醒电路，其被配置为在运行模式下向处理器提供具有第二精度的第二系统时钟，其中所述第二唤醒电路以第二电流运行，其中第二精度高于第一精度，并且第二电流的大小低于第一电流的大小。本发明还涉及一种用于唤醒处理器的方法。通过该电路或该方法，可以实现处理器的高速唤醒，同时保持低功耗和高系统时钟精度。

Description

一种用于唤醒处理器的电路和方法
技术领域
本发明总体上涉及处理器领域，具体而言，涉及一种用于唤醒处理器的电路。此外，本发明还涉及一种用于唤醒处理器的方法。
背景技术
在一般情况下，处理器在空闲时会进入休眠模式，在这样的休眠模式下，处理器以极低的功率运行以降低功耗。为了唤醒处理器，目前采用单个内部RC振荡器(RCOSC)来生成系统时钟以唤醒处理器以及其它周边电路。
唤醒处理器的理想情况是，高速地唤醒处理器，同时保持低功耗和系统时钟的高精度。然而，实际情况是，为了高速唤醒处理器，必须采用较大参考电流，这会造成高功耗，由此不能满足许多低功耗应用场景的要求。而且，系统时钟需要一定时间来达到较高精度，这又妨碍了高速启动。
目前需要一种具有低功耗、高唤醒速度和高时钟精度的唤醒机制。
发明内容
从现有技术出发，本发明的任务是提供用于唤醒处理器的一种电路置和一种方法，通过该电路或该方法，可以实现处理器的高速唤醒，同时保持低功耗和高系统时钟精度。
在本发明的第一方面，该任务通过一种用于唤醒处理器的电路来解决，其中所述处理器能够工作在下列模式中：
待机模式，在待机模式下，处理器处于待机状态；以及
运行模式，在运行模式下，处理器能够以比中断阶段下更高的负荷运行；
所述电路包括：
第一唤醒电路，其被配置为在中断阶段向处理器提供具有第一精度的第一系统时钟；以及
第二唤醒电路，其被配置为在运行模式下向处理器提供具有第二精度的第二系统时钟，其中第二精度高于第一精度。
在本发明的一个优选方案中规定，第一唤醒电路包括第一振荡器，并且所述第一电流是提供给第一振荡器的第一参考电流，其中所述第一振荡器被配置为根据所提供的第一参考电流生成具有第一精度的第一系统时钟；和/或
第二唤醒电路包括第二振荡器，并且所述第二电流是提供给第二振荡器的第二参考电流，其中所述第二振荡器被配置为根据所提供的第二参考电流生成具有第二精度的第二系统时钟。
通过该优选方案，可以实现双振荡器的简单配置，由此简化电路并提高系统时钟生成速度。
在本发明的一个扩展方案中规定，所述处理器是微控制单元MCU，并且所述振荡器是RC振荡器RCOSC，其中中断阶段的长度为1-10μs。在此应当指出，本发明可以应用于其它处理器，尤其是要求低功耗、高唤醒速度和高时钟精度的处理器、如专用处理器、通用处理器等等。此外，通过该优选方案，可以实现高速、低功耗和高精度之间的较好折中，这是因为，本发明人发现，从开始唤醒起(即从终端阶段开始时)过了几μs，处理器或系统才需要高精度低功耗的系统时钟。由此通过配置中断阶段的长度，可以较好地实现上述折中。
在本发明的一个优选方案中规定，所述第一唤醒电路以第一电流运行，所述第二唤醒电路以第二电流运行，第二电流的大小低于第一电流的大小。通过该优选方案，可以通过中断阶段的高电流来保证高速启动，并且通过运行模式下的低电流来保证正常运行中的低功耗，从而实现启动速度与高功耗之间的良好折中。
在本发明的一个扩展方案中规定，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；所述处理器为微控制单元、通用处理器、或专用处理器。
在本发明的另一扩展方案中规定，电流的精度包括电流的稳定性。电流(如参考电流)的精度例如可以表现为电流的幅度的稳定性、即平稳性、电流对温度变化和电压变化的敏感度等等。
在本发明的第二方面，前述任务通过一种用于唤醒处理器的方法来解决，其中所述处理器能够工作在下列模式中：
待机模式，在待机模式下，处理器处于待机状态；以及
运行模式，在所述模式下，处理器能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；
该方法包括下列步骤：
在中断阶段以第一电流运行第一唤醒电路并且以第二电流运行第二唤醒电路，并且第二电流的大小低于第一电流的大小；
由第一唤醒电路在中断阶段向处理器提供具有第一精度的第一系统时钟；以及
由第二唤醒电路在运行模式下向处理器提供具有第二精度的第二系统时钟，其中第二精度高于第一精度。
在本发明的一个优选方案中规定，所述第一唤醒电路以第一电流运行，所述第二唤醒电路以第二电流运行，第二电流的大小低于第一电流的大小；其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式。
在本发明的第三方面，前述任务通过一种用于处理器的电路来解决，其中所述处理器具有多种工作阶段；
所述电路包括：
第一电路，其被配置为在一工作阶段向处理器提供第一系统时钟；以及
第二电路，其被配置为在另一工作阶段下向处理器提供第二系统时钟，其中第一系统时钟与第二系统时钟具有不同的精度或功耗。
在本发明的第四方面，前述任务通过一种处理器的工作方法来解决，其中所述处理器具有多种工作阶段；
在一工作阶段向处理器提供第一系统时钟；以及
在另一工作阶段下向处理器提供第二系统时钟，其中第一系统时钟与第二系统时钟具有不同的精度或功耗。
本发明至少具有下列有益效果：(1)通过中断阶段提供低精度的大运行电流并且在运行阶段提供高精度的小运行电流，可以实现中断阶段的快速唤醒和运行阶段的低功耗和高系统时钟精度，这是因为本发明人发现，在刚开始唤醒(中断阶段，大约持续几μs)时，系统对功耗和时钟精度均不敏感，此时可以实现具有高功耗(即大电流)和低系统时钟精度的高速唤醒；而在运行阶段(紧接在中断阶段之后)，系统才需要高精度的系统时钟和低功耗的振荡器；(2)由于诸如振荡器之类的时钟发生器需要一定时间才能生成高精度的系统时钟，因此在中断阶段以后的运行模式下正好可以由第二唤醒电路提供高精度的系统时钟以满足系统运行需要。
附图说明
下面结合附图参考具体实施例来进一步阐述本发明。
图1示出了根据本发明的用于唤醒处理器的方案的原理。
图2示出了根据本发明的用于唤醒处理器的电路的框图；以及
图3示出了根据本发明的用于唤醒处理器的电路的系统时钟。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
此外，本发明尽管是以微控制单元MCU为例来阐述的，但是这仅仅是示例性的。相反，本发明也可以用于其它处理器。
图1示出了根据本发明的用于唤醒处理器的方案的原理。
本发明的方案基于发明人的如下洞察：处理器一般运行如下，在运行模式1中，处理器以较高负荷和较高时钟精度执行各项操作，此时需要功耗；当处理器在接收到待机指令后进入待机模式2时，处理器以极低功耗仅仅执行最基本的操作；当处理器被中断以执行相应操作时，处理器处于中断阶段、即被唤醒的阶段，在中断阶段以后，处理器又以较高负荷和较高时钟精度运行在运行模式，而在中断阶段，即刚唤醒时，对于功耗不敏感，对精度也不敏感，仅仅需要高速唤醒，而是在过了一段时间、如几us之后的运行模式中，系统才需要高精度的系统时钟和低的功耗，因此在本发明中，通过在中断阶段中采用大的低精度的参考电流(也称偏置电流)并且在之后的运行阶段采用小的高精度的参考电流，可以满足系统的高速唤醒、低功耗和高精度系统时钟的要求。
图2示出了根据本发明的用于唤醒处理器的电路的框图。
如图2所示，用于唤醒处理器的电路100例如用于为处理器103在休眠模式下提供系统时钟，即提供用于唤醒处理器的系统时钟。处理器103包括各种处理器、例如微控制单元MCU、通用处理器、专用处理器等等。处理器能够工作在下列模式中：
·待机模式，在待机模式下，处理器103处于待机状态。例如，待机模式可以包括各种休眠模式、如深度休眠模式和睡眠模式、以及各种超低功耗模式，其中处理器以极低的功耗执行最基本的操作或者处于睡眠状态。
·运行模式，在所述模式下，处理器103能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式。运行模式例如包括满负荷模式、普通运行模式等可正常执行各种操作的模式。中断阶段是指处理器被唤醒以执行某项任务的阶段。在本发明中，中断阶段可以持续某个时间段、例如1μs至10μs。
所述电路100包括：
第一唤醒电路101，其被配置为在中断阶段向处理器103提供具有第一精度的第一系统时钟，其中所述第一唤醒电路以第一电流104运行。第一电流104例如由第一偏置电路(未示出)来提供，并且第一唤醒电路104包括第一振荡器、例如RC振荡器RCOSC，其中所述第一振荡器被配置为根据所提供的第一电流(此时为参考电流或偏置电流)生成具有第一精度的第一系统时钟。第一偏置电路例如是低精度、大电流的偏置电路。
第二唤醒电路102，其被配置为在运行模式下向处理器103提供具有第二精度的第二系统时钟，其中所述第二唤醒电路以第二电流105运行，其中第二精度高于第一精度，并且第二电流的大小低于第一电流的大小。第二电流105例如由第二偏置电路(未示出)来提供，并且第二唤醒电路包括第二振荡器、例如RC振荡器RCOSC，其中所述第二振荡器被配置为根据所提供的第二电流(此时为参考电流或偏置电流)生成具有第二精度的第二系统时钟。由于第二电流小于第一电流，因此第二唤醒电路102(如第二振荡器)在运行模式下的功耗小于第一唤醒电路101(如第一振荡器)在中断阶段的功耗，而且由于第一电流较大，可以使振荡器更快地启动。此外，由于第二电流的精度大于第一电流的精度，因此振荡器在运行模式下的精度较高，可满足运行需要，而第一电流的精度较低，可节省成本。第二偏置电路102可以与第一偏置电路101基本同时启动，并且首先由第一偏置电路101提供精度低的电流，并且由第二偏置电路102在稳定以后提供高精度的电流。
例如，第一振荡器从第一偏置电路接收第一电流，并且第二振荡器从第二偏置电路接收第二电流，使得第一振荡器比第二振荡器具有更高的启动速度(以及更高功耗)，并且由第二振荡器生成的系统时钟的精度大于由第一振荡器生成的系统时钟的精度。振荡器的输出频率(即系统时钟的频率)可以与参考电流有关，如果电流大，则频率高，反之如果电流小，则频率低。参考电流的精度、如稳定性将决定振荡器的输出频率的稳定性。下面的表1示出了第一唤醒电路101或第一RCOSC与第二唤醒电路102或第二RCOSC的参考对比。
表1第一和第二唤醒电路(RCOSC)的参数对比表
本发明至少具有下列有益效果：(1)通过中断阶段提供低精度的大运行电流并且在运行阶段提供高精度的小运行电流，可以实现中断阶段的快速唤醒和运行阶段的低功耗和高系统时钟精度，这是因为本发明人发现，在刚开始唤醒(中断阶段，大约持续几μs)时，系统对功耗和时钟精度均不敏感，此时可以实现具有高功耗(即大电流)和低系统时钟精度的高速唤醒；而在运行阶段(紧接在中断阶段之后)，系统才需要高精度的系统时钟和低功耗的振荡器；(2)由于诸如振荡器之类的时钟发生器需要一定时间才能生成高精度的系统时钟，因此在中断阶段以后的运行模式下正好可以由第二唤醒电路提供高精度的系统时钟以满足系统运行需要。
图3示出了根据本发明的用于唤醒处理器的装置的系统时钟。
如图3所示，本发明能够将高速低精度唤醒电路与高精度唤醒电路的优点相组合，以满足系统对低功耗、高唤醒速度和高时钟精度的需要。
在图3中，系统时钟在中断模式下由振荡器I ROSC2来提供，而在运行模式下由振荡器ICOSC1来提供。由此可见，本发明可满足系统对低功耗、高唤醒速度和高时钟精度的需要。
本发明的较佳实施例如上所述，但本发明并不限于上述描述的范围，本领域的普通技术人员可以根据本发明的上述描述，例如，所述处理器具有的多种工作阶段并不限于待机模式、运行模式和中断阶段，所述处理器还可以具有的其他工作阶段，本领域的普通技术人员可以根据多种工作阶段对功耗或灵敏度的需求，选择不同的唤醒电路，不同的唤醒电路具有不同的功耗或灵敏度。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种用于唤醒处理器的电路，其中所述处理器能够工作在下列模式中：
待机模式，在待机模式下，处理器处于待机状态；以及
运行模式，在运行模式下，处理器能够以比中断阶段下更高的负荷运行；
所述电路包括：
第一唤醒电路，其被配置为在中断阶段向处理器提供具有第一精度的第一系统时钟；以及
第二唤醒电路，其被配置为在运行模式下向处理器提供具有第二精度的第二系统时钟，其中第二精度高于第一精度。
2.根据权利要求1所述的电路，其中第一唤醒电路包括第一振荡器，并且所述第一电流是提供给第一振荡器的第一参考电流，其中所述第一振荡器被配置为根据所提供的第一参考电流生成具有第一精度的第一系统时钟；和/或
第二唤醒电路包括第二振荡器，并且所述第二电流是提供给第二振荡器的第二参考电流，其中所述第二振荡器被配置为根据所提供的第二参考电流生成具有第二精度的第二系统时钟。
3.根据权利要求1所述的电路，其中所述处理器是微控制单元MCU，并且所述振荡器是RC振荡器RCOSC；其中中断阶段的长度为1-10μs。
4.根据权利要求1所述的电路，其中电流的精度包括电流的稳定性。
5.根据权利要求1所述的电路，其中所述第一唤醒电路以第一电流运行，所述第二唤醒电路以第二电流运行，第二电流的大小低于第一电流的大小。
6.根据权利要求1所述的电路，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；所述处理器为微控制单元、通用处理器、或专用处理器。
7.一种用于唤醒处理器的方法，其中所述处理器能够工作在下列模式中：
待机模式，在待机模式下，处理器处于待机状态；以及
运行模式，在所述模式下，处理器能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；
该方法包括下列步骤：
在中断阶段以第一电流运行第一唤醒电路并且以第二电流运行第二唤醒电路，并且第二电流的大小低于第一电流的大小；
由第一唤醒电路在中断阶段向处理器提供具有第一精度的第一系统时钟；以及
由第二唤醒电路在运行模式下向处理器提供具有第二精度的第二系统时钟，其中第二精度高于第一精度。
8.根据权利要求6所述的方法，其中所述第一唤醒电路以第一电流运行，所述第二唤醒电路以第二电流运行，第二电流的大小低于第一电流的大小；其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式。
9.一种用于处理器的电路，其中所述处理器具有多种工作阶段；
所述电路包括：
第一电路，其被配置为在一工作阶段向处理器提供第一系统时钟；以及
第二电路，其被配置为在另一工作阶段下向处理器提供第二系统时钟，其中第一系统时钟与第二系统时钟具有不同的精度或功耗。
10.一种处理器的工作方法，其中所述处理器具有多种工作阶段；
在一工作阶段向处理器提供第一系统时钟；以及
在另一工作阶段下向处理器提供第二系统时钟，其中第一系统时钟与第二系统时钟具有不同的精度或功耗。
CN201910007121.1A 2019-01-04 2019-01-04 一种用于唤醒处理器的电路和方法 Active CN109683975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910007121.1A CN109683975B (zh) 2019-01-04 2019-01-04 一种用于唤醒处理器的电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910007121.1A CN109683975B (zh) 2019-01-04 2019-01-04 一种用于唤醒处理器的电路和方法

Publications (2)

Publication Number Publication Date
CN109683975A true CN109683975A (zh) 2019-04-26
CN109683975B CN109683975B (zh) 2022-02-15

Family

ID=66192040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910007121.1A Active CN109683975B (zh) 2019-01-04 2019-01-04 一种用于唤醒处理器的电路和方法

Country Status (1)

Country Link
CN (1) CN109683975B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024216999A1 (zh) * 2023-04-20 2024-10-24 荣耀终端有限公司 资源调度方法和装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
CN101237228A (zh) * 2007-01-29 2008-08-06 盛群半导体股份有限公司 时钟产生电路结构及产生方法
US20080304432A1 (en) * 2007-05-18 2008-12-11 Harry Lee System and method for an energy efficient RF transceiver
CN101458538A (zh) * 2008-12-17 2009-06-17 炬力集成电路设计有限公司 一种降低电源系统待机功耗的方法及电源系统
CN102759881A (zh) * 2011-03-31 2012-10-31 美信集成产品公司 在工业温度范围内保持当日时间的设备和方法
CN103389644A (zh) * 2013-06-19 2013-11-13 杭州士兰微电子股份有限公司 一种定时系统及定时方法
CN103605539A (zh) * 2013-11-15 2014-02-26 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
US20160181846A1 (en) * 2014-12-23 2016-06-23 Apple Inc. Apparatus for a reduced current wake-up circuit for a battery management system
US20170279454A1 (en) * 2016-03-22 2017-09-28 Monolithic Power Systems, Inc. Clock circuit and control method thereof
CN107735837A (zh) * 2015-08-31 2018-02-23 赛普拉斯半导体公司 非易失性存储器设备的低待机功率与快速开启

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
CN101237228A (zh) * 2007-01-29 2008-08-06 盛群半导体股份有限公司 时钟产生电路结构及产生方法
US20080304432A1 (en) * 2007-05-18 2008-12-11 Harry Lee System and method for an energy efficient RF transceiver
CN101458538A (zh) * 2008-12-17 2009-06-17 炬力集成电路设计有限公司 一种降低电源系统待机功耗的方法及电源系统
CN102759881A (zh) * 2011-03-31 2012-10-31 美信集成产品公司 在工业温度范围内保持当日时间的设备和方法
CN103389644A (zh) * 2013-06-19 2013-11-13 杭州士兰微电子股份有限公司 一种定时系统及定时方法
CN103605539A (zh) * 2013-11-15 2014-02-26 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
US20160181846A1 (en) * 2014-12-23 2016-06-23 Apple Inc. Apparatus for a reduced current wake-up circuit for a battery management system
CN107735837A (zh) * 2015-08-31 2018-02-23 赛普拉斯半导体公司 非易失性存储器设备的低待机功率与快速开启
US20170279454A1 (en) * 2016-03-22 2017-09-28 Monolithic Power Systems, Inc. Clock circuit and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024216999A1 (zh) * 2023-04-20 2024-10-24 荣耀终端有限公司 资源调度方法和装置

Also Published As

Publication number Publication date
CN109683975B (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
US8255722B2 (en) Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
JP5024389B2 (ja) 半導体集積回路
US8286013B2 (en) Portable communication device with multi-tiered power save operation
US6467042B1 (en) Method and/or apparatus for lowering power consumption in a peripheral device
US7181188B2 (en) Method and apparatus for entering a low power mode
CN106427835B (zh) 一种新能源汽车电子vcu模块的低功耗休眠电路
US6819538B2 (en) Method and apparatus for controlling current demand in an integrated circuit
US9252774B2 (en) Integrated circuit wake-up control system
US6694442B2 (en) Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
TW201117164A (en) Low power display control method and associated display controller
US9377833B2 (en) Electronic device and power management method
KR20220051159A (ko) 디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법
US8558624B2 (en) Semiconductor integrated circuit
US9507406B2 (en) Configuring power domains of a microcontroller system
US9223381B2 (en) Method and apparatus to save power upon resume in multi-core system
TW202206973A (zh) 漏電流退化控制及量測
CN112232521A (zh) 高功率机器学习asic中使用指令速率限制的功率节流机制
CN109683975A (zh) 一种用于唤醒处理器的电路和方法
JP3578043B2 (ja) 電源電圧検出回路
US20020104032A1 (en) Method for reducing power consumption using variable frequency clocks
CN112235850A (zh) 一种物联网芯片的低功耗系统及方法
CN109753313A (zh) 一种用于唤醒处理器的装置和方法
US9785218B2 (en) Performance state selection for low activity scenarios
Takeda et al. A novel energy-efficient data acquisition method for wearable devices
US20240288850A1 (en) Adaptive tuning for multi-asic systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220708

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Address before: Room 305, block Y1, 112 liangxiu Road, Pudong New Area, Shanghai 201203

Patentee before: HUADA SEMICONDUCTOR Co.,Ltd.