CN101222974A - 一种图案化方法 - Google Patents

一种图案化方法 Download PDF

Info

Publication number
CN101222974A
CN101222974A CNA2006800256740A CN200680025674A CN101222974A CN 101222974 A CN101222974 A CN 101222974A CN A2006800256740 A CNA2006800256740 A CN A2006800256740A CN 200680025674 A CN200680025674 A CN 200680025674A CN 101222974 A CN101222974 A CN 101222974A
Authority
CN
China
Prior art keywords
pressure
patterning method
zones
phase
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800256740A
Other languages
English (en)
Inventor
I·A·麦斯威尔
J·S·威廉姆斯
J·E·布拉德比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wriota Pty Ltd
Original Assignee
Wriota Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wriota Pty Ltd filed Critical Wriota Pty Ltd
Publication of CN101222974A publication Critical patent/CN101222974A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/26—Apparatus or processes specially adapted for the manufacture of record carriers
    • G11B7/263—Preparing and using a stamper, e.g. pressing or injection molding substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111—Tips, pillars, i.e. raised structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G11B7/00454—Recording involving phase-change effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/2407—Tracks or pits; Shape, structure or physical properties thereof
    • G11B7/24073—Tracks
    • G11B7/24079—Width or depth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photovoltaic Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electron Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种图案化方法，包括对物体的一个或多个区域施加压力和解除压力，使所述物体的一个或多个区域发生相转变，所述转变的一个或多个区域具有代表预定图案的对应预定形状。可以采用所述图案化方法在物体中形成纳米级图案，而不需要使用光刻胶或者传统的光学或电子束平版印刷方法，由此避免了这些技术的限制。例如，具有非晶形或晶体硅的表面层的半导体晶片可以使用冲模或纳米级压头进行图案化，然后可用作电子器件、光学器件或机械器件中的元件。

Description

一种图案化方法
技术领域
本发明涉及一种图案化或平版印刷方法，该方法可用作将图案转移至物体或半导体晶片之类基材的标准平版印刷方法的替代方法。
背景技术
微电子学的快速发展常以Moore定律代表，该定律预示，每个集成电路中的晶体管数量将会保持每两年翻一倍。这种翻一倍的情况要求每个晶体管的物理尺寸随着每一代集成电路的发展而缩小。但是，实现这种缩小的难度越来越大，达到无法在经济上可行地继续遵循Moore定律的程度，这是因为新一代集成电路的复杂程度和开发需要的时间成指数增加。另一方面，对更小和/或更快的电子、光学和/或其他种类器件的巨大需求证明在某些情况下如此高的开发费用是必要的。但是，开发更小的器件仍然面临相当大的挑战，特别是当这些器件的特征尺寸达到纳米规格时。
具体地说，如International Technology Roadmap for Semiconductors(国际半导体技术地图)的2004更新版(http：//www.itrs.net/Common/2004Update/2004 07Lithography.pdf)中所述，用来通过确定器件和电路功能部件的侧向尺寸而使集成电路的各层图案化的平版印刷方法面临更高难度的挑战。在本领域中，用来确定这些侧向尺寸的方法一般称为图案化或平版印刷方法(后者与传统印刷方法类似)。因此，通常认为图案化或平版印刷方法是一种在物体表面上确立需要的、任意形状一个或多个二维区域的配置或布局的方法，所述物体通常是半导体晶片，半导体晶片可以是已进行部分加工，使其包括一个或多个改性和/或沉积的层。一般情况下，然后对经过图案化的物体进一步加工，以提供改性或沉积的区域的相应图案。例如，可以只在这些一个或多个区域上选择性地沉积另一种物质的层，或者进行补足沉积(即，在除了这些区域之外的所有部分上进行沉积)，或者对这些区域或它们的补足区域进行改性。这称为将需要的图案“转移”至该物体，认为经过图案化的表面复制了该图案。另外，应当将词语“图案”理解为包括以下的情况：只确定一个区域，不一定要求该图案或各区域具有任何对称性、规律性或重复性。尽管近来在分辨率强化技术和无掩模、浸没、远紫外、电子束投射和邻近电子平版印刷(proximity electron lithgraphic)方法与系统方面取得了进步，对于近期平版印刷术的许多要求都没有已知的可制造的解决方案。因此，需要进行图案化或者平版印刷法，或者在物体上制造一个或多个图案化区域的新技术。
另外，还有一些需要平版印刷或其他图案化方法的其他微电子和光电子应用，但是这些应用的主要关注点是低成本和/或大面积的图案化，而非小的特征尺寸。这些应用的例子包括平板显示器(FPD)、光生伏打器件、混合电路、微电子机械系统(MEMS)、集成通信电路、微电子模块、射频识别(RFID)标签和用于液晶显示器(LCD)的薄膜晶体管(TFT)，包括电视屏幕。由于这些应用中许多都涉及对硅或其他半导体材料进行图案化，所以基于柔性有机材料或塑料材料的应用范围在不断增加。在这些情况下，可以通过例如微接触印刷、微转移图案化和液体压纹(liquid embossing)，或者通过使用光刻法实现对材料的图案化，但是其具有的功能允许以较高分辨率进行大面积的图案化。然而，这些领域中在关于成本效率、重复性、侧向分辨率(lateral resolution)和特征清晰度、减少大面积图案化的装订(stitching)误差、制造不会因为长期使用而显著劣化的母模和“印模”、需要与加工时和硅不相容的基材一起进行加工、减少工艺步骤的数量、以及减少对基材进行需要的图案化所要求的相关高成本固定设备方面仍然存在大量挑战。
因此，需要提供这样一种图案化方法，该方法降低了以上的一种或多种难度，或者至少提供了一种有用的替代途径。
发明内容
根据本发明，提供了一种图案化方法，其包括：
对物体的一个或多个区域施加压力和解除压力，使所述物体的一个或多个区域的相发生转变，经转变的一个或多个区域具有代表预定图案的相应的预定形状。
采用本发明的优选实施方式可以在物体中产生选定区域的、压力引发的相变，这种相变在选定区域中导致一种或多种非晶相和/或晶相，这些非晶相和/或晶相相对于该物体的一个或多个周围的、未转化区域表现出不同的电、热、机械、光、化学性质、材料去除和其他性质。
在一个实施方式中，所述物体是硅，所述方法包括优选通过湿化学蚀刻硅的一种或多种不同相的方式，选择性地去除这些相。被去除的相可以是经过转化的一个或多个区域，或者是未转化的一个或多个区域。在该实施方式中，取消了通过标准光刻法向硅转移图案需要的许多步骤。
所述物体(具体可以是半导体和硅)经过转变的区域还可以表现出不同于未转变物体的电性质和其他性质，例如但不限于电导率、折射率、表面声波速率、杨氏模量等，这些改进的一种或多种性质会直接产生需要的有源或无源器件的功能性。要实现这些器件功能性，可能需要去除经转变的区域或未转变的区域，但是并非必须如此。
在本发明的一个实施方式中，提供了一种在物体的一个或多个区域中产生压力引发的相变的方法，其中，不仅在二维x-y平面中、还在正交的第三z-维度中对至少一个经转变的区域的形状进行控制，产生具有所需三维形状的经转变的区域。这可以通过控制压力的施加和/或解除，考虑压力施加器的形状来实现。经转变的区域的形状可以是相对复杂的，例如为球体、多面体等。
本发明还提供了具有实施上述方法中的任意一个步骤的部件的系统。
附图说明
仅以举例方式，参考以下附图描述本发明的优选实施方式：
图1是说明按照本发明的一个优选实施方式，通过施加和解除压力而获得的硅的各种相的状态图。
图2和3分别是具有弛豫的非晶形硅(relaxed amorphous silicon)的表面薄层的晶体硅晶片的俯视图和侧视图。
图4和5分别是按照本发明的优选实施方式的冲压工具或冲模的俯视图和侧视图，所述冲压工具或冲模包括突起的表面特征或凸出物，用于在物体的相应区域施加压力和从这些区域解除压力。
图6和7分别是说明在向硅基材施加压力之前，将冲模施加在图2和3的硅基材的一部分上的侧视图和俯视图。
图8和9分别是说明相应区域中的相转变的侧视图和俯视图，所述表面层通过冲模上的凸出物对基材施加压力而形成。
图10和11分别是说明以受控方式从经转变的区域解除压力而在这些区域中进一步产生的相变的侧视图和俯视图。
图12是说明对表面层中经转变的区域进行退火而导致的进一步相变的截面图。
图13是通过湿蚀刻去除表面层上的未转变区域之后的晶片的截面图。
图14是图案化方法的一种优选实施方式的流程图。
图15是显示晶体Si-I基材上的非晶形硅岛阵列的AFM图像，所述非晶形硅岛阵列通过缓慢解除在Si-I基材的相应区域上由球形压头施加的压力而形成。
图16是对图15中所示的一行非晶形岛进行AFM行扫描的图，表明各岛高度约为450纳米，宽度约为2.5微米。
图17是显示晶体Si-I基材上高压相Si-III/Si-XII岛阵列的AFM图像，所述岛阵列通过快速解除Si-I基材的相应区域上由球形压头施加的压力而形成。
图18是对图17中所示一行岛进行AFM行扫描的图，表明各岛的高度约为800纳米，宽度约为2.5微米。
图19是显示晶体Si-I基材上高压相Si-III/Si-XII岛阵列的AFM图像，所述岛阵列通过缓慢解除弛豫的a-Si层的相应区域上由球形压头施加的压力而形成。
图20是对图19中所示的一行岛进行AFM行扫描的图，表明各岛的高度约为300纳米，宽度约为3微米。
图21是显示开口或凹进的阵列的AFM图像，所述开口或凹进的阵列是通过缓慢解除弛豫的a-Si层的相应区域上由球形压头施加的压力而形成的。
图22是对图21中所示一行凹进进行AFM行扫描的图，表明各凹进的深度约为120纳米，宽度约为2.5微米。
图23是显示非晶形硅岛的阵列的AFM图像，所述硅岛阵列通过快速解除Si-I基材的相应区域上由贝克菲克(Berkovich)压头施加的压力而形成。
图24是对图23中所示的一系列非晶形岛进行AFM行扫描的图，表明各岛的高度约为60纳米，宽度约为1微米。
图25是显示在晶体Si-I基材上高压相Si-III/Si-XII的岛的阵列的AFM图像，所述岛的阵列通过缓慢解除Si-I基材的相应区域上由贝克菲克(Berkovich)压头施加的压力而形成。
图26是对图25中所示的一行岛进行AFM行扫描的图，表明各岛的高度约为50纳米，宽度约为1微米。
图27是非晶形硅的延伸的线形(linear)或直线(line)特征的AFM图像，所述特征通过在重叠区域的线形阵列上施加压力、并且从该线形阵列快速解除压力、然后进行蚀刻(优选对未转变的晶体硅进行蚀刻)而形成。
图28是对非晶形硅的直线进行AFM行扫描，表明所述直线的高度约未250纳米，宽度几乎为2微米。
具体实施方式
金刚石立方晶体硅(也称为Si-I，以用于制造微电子器件的晶片形式提供的“普通”硅相)在机械变形过程中经历一系列相转变。高压金刚石砧试验表明金刚石立方晶体Si-I在大约11Gpa的压力条件下发生向金属β-Sn相(也称为Si-II)的相转变，如J.Z.Hu，L.D.Merkle，C.S.Menoni和I.L.Spain，Phys.Rev.B 34，第4679页(1986)中所述，由于Si-II在低于约2Gpa的压力下是不稳定的，在压力释放过程中，Si-II会进一步发生转变。
在被称为压印的方法过程中也观察到发生了这些相转变，在所述压印过程中，通过增大施加的作用力将非常硬的压头尖端压进材料的表面中(称为压印方法的加载/施加阶段或步骤)，然后减小该作用力(称为压印方法的卸载/解除阶段或步骤)，并从已经变形或压印的表面移除压头的尖端。上述压印方法是用于评价物体的材料性质(具体是硬度)的沿用已久的技术。图1简单介绍了在对Si-I 102进行压印方法的加载和卸载过程中发生的相转变。在金刚石砧试验中，初始的Si-I相102在压力作用下(即在加载过程中)转变成Si-II相。在卸载时，Si-II相104发生另外的转变，形成晶体相Si-XII/Si-III 106或者非晶形相(a-Si)108，这取决于压力解除的速率。快速卸载导致形成a-Si 108，而缓慢卸载导致形成Si-XII/Si-III 106。
a-Si是不寻常相，因为该相表现出明显不同的性质，这取决于其形成的方式。具体地说，a-Si可以以下面的两种状态中的一种存在：“非弛豫”状态(例如，刚沉积或者直接通过在室温进行离子注入而形成之后)，和“弛豫”状态(例如，通过在450℃使非弛豫的a-Si退火而形成)，这两种状态具有不同的性质。具体地说，发现注入(非弛豫)时的a-Si明显比Si-I更软，而经过退火(弛豫)的a-Si具有非常类似于晶体状态Si-I的机械性质。发生这些区别的原因是未知的。
例如，可以通过用600keV Si离子、以至少约3×1015离子/平方厘米的能流(fluence)、在液氮温度下进行晶体Si-I 102的离子注入来制备非弛豫a-Si的连续层。注入之后，可以在氩气氛中，于450℃的温度，对以这种方式制得的样品进行30分钟的退火，使非弛豫的a-Si转变成“弛豫”的a-Si。用2MeV氦离子通过卢瑟缚(Rutherford)背散射(RBS)测得在这些条件下制得的所述弛豫和非弛豫的非晶形层的厚度约为650纳米，证明退火过程不足以使a-Si层发生重结晶，所以这些层仍然是非晶形的。因此所述弛豫和非弛豫状态都为硅的非晶形状态。
如国际专利申请PCT/AU2004/001735中所述，对非弛豫a-Si的层进行压印不会使非弛豫的a-Si转变成任何其他相，可能是因为较软的非弛豫的a-Si从压头尖端下方流出，结果没有达到引发相转变所需要的压力。
与非弛豫的a-Si相比，对弛豫的a-Si层进行压印会在加载和卸载过程中都导致发生相转变。在加载时，弛豫的a-Si转变成金属Si-II相104。在卸载时，Si-II相104进一步发生转变，这取决于压力释放的速率。缓慢卸载导致Si-I转变成Si-XII/Si-III 106(并且在这些相中可能有较少量的a-Si)，而快速卸载导致Si-II转变成a-Si。还不清楚卸载时形成的a-Si是处于弛豫状态还是非弛豫状态，但是这一点似乎并不影响其在随后的再次压印时转化成Si-II的能力，可能是因为压印引发的非晶形小区域被限制在压头下方、并且被施加压力时不会流动的材料包围。所以，即使所述非晶形材料处于非弛豫状态，其也不会从压头下方流出，因此其受到转变成Si-II相104所需要的高压的作用。
而且，将弛豫的非晶形Si层中已经相转变的Si-XII/III材料的区域加热至超过200℃但最高至450℃的温度处理30分钟会导致所述Si-XII/III相发生进一步转变，成为Si-I相。值得注意的是，含有Si-XII/III的已转变的区域中的任意非晶形Si也会转变成Si-I。但是，将包围所述印压区域的弛豫的a-Si(即，没有发生任何相转变的弛豫的a-Si)加热至最高450℃的温度处理30分钟时，不会发生这种热引发的相转变为Si-I。
如图14中所示，开发了基于这些观察结果的平版印刷或图案化方法。所述方法从步骤1402设计或制造所需要的图案开始。该步骤可以使用标准物理布局或掩模设计软件(例如L-edit，如在http：//www.tanner.com/EDA/products/ledit/default.htm所述)产生代表所需图案的图案数据来进行。在步骤1404，由图案数据制造冲压工具或冲模，从而以基本平坦表面上突起的表面特征或凸出物的形式再现所需的图案(以凸纹形式)。或者，如果图案由一种或多种重复特征组成，则模具可以再现需要图案的一部分，对这一部分进行重复，可以再现整个图案。例如，图4和5分别是单个冲模400的俯视图和截面侧视图，冲模400具有一系列10纳米宽度的直线402，直线之间的间距为100纳米。这种冲模优选由明显比基材更硬的材料制造，或者在这种冲模上涂覆明显比基材更硬的材料。在基材为元素硅的所述实施方式中，冲模可以由例如氮化硼、碳化硅、金刚石或金刚石样的材料制造，或者在冲模上涂覆上述材料，以提高凸出物的硬度，从而提高冲模的耐久性。使用标准平版印刷方法，以凸纹形式将图案或图案的一部分转移至冲模材料，在该标准平版印刷方法中，通过湿化学方法或者优选通过干蚀刻方法去除凸纹图案周围的冲模材料至需要的深度。所述平版印刷方法可以包括由图案数据制造平版印刷光学掩模，这对本领域技术人员而言是显而易见的。或者，可以使用图案数据来确定电子束平版印刷工具中的电子路径。
图2和3分别是步骤1406制备的硅晶片200的俯视图和截面侧视图，在晶体硅基材304上形成弛豫的非晶形硅表面层302。例如，可以使用上述离子注入和退火步骤在晶体Si-I基材上形成650纳米的弛豫a-Si表面层。如果需要不同的层厚度，则可以相应地调节电子束能量和离子能流，这对本领域技术人员是显而易见的。
参见图14，在步骤1408，使用经过图案化处理、再现所需图案的至少一部分的冲模400对表面层302的相应区域施加压力。如图6中所示，通过使冲模400接触表面层302，然后施加压力，优选但是并不一定以基本垂直于表面层302的方向施加压力，但是在任何情况下都要使冲模400不会相对于表面层302发生显著的横向运动。冲模400的凸出物402接触表面层302的相应区域，并且向这些区域施加压力。如图8和9中所示，至少要对直接位于冲模400的凸出物402下方的区域802施加足够的压力(至少约11Gpa)，使这些区域转变为金属硅-II相。施加至表面层302的最大压力、施加压力的方向、以及压头的形状(在一定程度上)决定了转变的区域的深度和横向扩展。
虽然图10中将转变的区域示意地表示为矩形，但是实际上经转变的区域是在表面层302(可能也是表面层302下方的基材304)中受到等于或大于使这些区域发生相转变所需要的压力而产生的应力场内的那些区域。通常在高度局域化、点状凸出物(例如压头尖端)的情况下，预期这些区域是准球形或部分球形的。另外，在许多情况下，尖端形状可以通过压印的表面的塑性变形，以镜象形式至少部分地转移至该表面，这种变形本身可如下所述可以适用于包括MEMS结构和太阳能电池表面织构化的一些应用。
在图14中的步骤1410，以受控方式释放由冲模400施加的压力，使得从通过凸出物402而转变的区域释放压力的速率能够为需要的深度提供需要的最终相。在表面层302为弛豫的非晶形硅的所述实施方式中，比较缓慢(对于4.2微米半径的球形压头尖端的情况，为小于约3毫牛/秒)地释放压力，使得局部区域1002中的最终相如图10和11中所示主要为Si-III/Si-XII。或者，如果转变的区域原来是晶体，如果需要的最终相是非晶形硅(但是可以另外包含较小比例的Si-III/Si-XII)，则可以比较快速地释放压力。
上述通过冲模施加压力然后解除压力的操作在本文中称为“冲压”方法。在本说明书中，“冲压”表示使冲压工具、冲模、压头尖端或任何其他种类的工具、触针器具或其他物理实体与物体的一个或多个相应区域接触，然后至少对接触位置直接下方的区域施加压力的方法。如上所述，虽然不要求以垂直于物体表面的方向施加压力，但是在施加压力的过程中，要使得冲压工具或冲模或压头尖端之间没有明显程度的横向运动。因此，可以将冲压方法与牵引或刻划方法进行比较，在后两种方法中，工具或其他器具在表面上运动同时向该表面施加明显的压力。在刻划的情况下，结果一般是使表面的一些部分碎裂并且去除这些部分，导致沿着表面形成凹槽、划痕或其他形式的机械损伤。但是，在冲压的情况下，可以沿着不垂直于表面的方向向该表面施加压力，从而形成具有特定形状或取向的发生了相转变的区域，一个区别是，除了使表面发生的低程度的弹性或塑性变形之外，施加压力的工具或器具不会相对于基材发生运动。但是一个例外情况是通过具有用于接触表面的滚动部件的工具来施加压力。从宏观世界类推，可以认为这种工具在结构上类似于圆珠笔或圆筒蒸汽辗路机。虽然这种形式的工具能够在表面上运动(通过移动工具或表面)同时向该表面施加压力，但是从工具接触的表面角度考虑，工具的每个接触部分都以基本垂直于该表面的方向施加压力，不发生刻划或牵引，因此仍然可以认为使用这种工具施加压力和解除压力的操作是冲压方法。
在步骤1412，如果已经将选定的图案化的区域1002从非晶形硅基本转变为Si-III/Si-XII相，则可以在超过约200℃但最高为约450℃(优选约为250℃)的温度下对整个晶片200进行30分钟的热退火，将硅-III/硅-XII区域转变为晶体硅-I区域1202，如图12中所示。由于该任选步骤能够改进已转变区域和未转变区域之间的有效对比度(例如通过增大蚀刻速率的差异)，和/或因为Si-I相在热力学上更稳定，所以该步骤一般是优选的。
以上在将所需要的图案转移至晶体硅基材304上的弛豫的非晶形表面层302的方面描述了图案化方法。但是，可以采用所述图案化方法对许多种类的基材和物体或材料进行图案化，这对本领域技术人员是显而易见的。在Si中，初始材料可以是弛豫的a-Si或者一种或多种晶体Si相，为单晶或多晶形式，包括Si-I、Si-III、Si-IV和/或Si-XII。在另一个实施方式中，表面层是晶体，图案转移至表面层作为通过如上所述快速释放施加在区域上的压力而形成的一个或多个基本为非晶形硅的区域。例如，要施加图案的晶片可以是具有晶体硅的外延表面层的晶体硅晶片，所述外延表面层形成在晶体硅基材上，所述基材可以具有不同于表面层的掺杂水平。具体地说，表面层的掺杂水平明显高于基材的掺杂水平。或者，要将图案转移至其上的晶片可以是绝缘体上的硅(SOI)的晶片，所述晶片具有位于晶体表面层和下层基材之间的绝缘性二氧化硅层。或者，晶片是蓝宝石上外延硅晶片，或者对沉积在陶瓷、聚合物、玻璃或其他种类基材上的硅薄膜应用所述方法。或者，晶片可以是没有任何表面层的标准Si-I晶片，通过形成一个或多个区域而使晶片图案化的图案化方法基本包括一个或多个其他硅相。
在另一个实施方式中，使用尖头或球形压头将图案转移至基材，压头尺寸等于或小于图案的最小特征尺寸。在该实施方式中，压头在基材上运动，优选在计算机控制下进行，并且在多个位置处反复降低压头对基材进行压印，从而共同复制需要的图案。在各位置处，降低压头与基材接触，然后压头对基材施加压力，在压头和基材之间没有任何明显程度的相对运动。一般情况下，压头接触基材的位置使得产生的转变的区域中的至少一些区域发生重叠，形成一个或多个延伸的转变的区域，从而再现需要图案的相应的延伸的特征。在另一个实施方式中，降低尖头或球形压头的尖端，对基材施加压力，然后沿着基材表面进行拖拉，产生沿压头横贯的路径的发生转变的材料的所需图案。但是，在特征主要为狭窄直线或点的情况下，优选第一种基于冲模的实施方式。
在另一个进一步的实施方式中，将基于冲模和压头的方法组合，制造以凸纹形式代表需要的图案的一部分的冲模，并且用该冲模在基材上复制所需要的图案的一部分(需要时使用步进和重复方法，将图案的冲模部分反复地转移至基材)，使用压头转移需要的图案的剩余部分，通过没有明显横向运动的冲压进行转移，或者沿表面进行拖拉进行转移，如上文所述。
在各实施方式中，上述的步骤形成的图案化表面包括在另一种硅相302的层中的局域化的一种硅相1002或1202的区域。根据压力施加器的形状和尺寸，以及施加至施加器上的作用力，局域性的区域1002和1202可以是纳米级的尺寸，其物理性质不同于周围表面层302的物理性质。这些改进的性质可以包括电、光、机械和/或其他材料的性质，可以为电、光、机械和/或其他种类的器件的一种或多种有源或无源元件或者部件提供基础。而且，对转变的和未转变的相进行下述的化学蚀刻之类的减除方法时，它们的去除速率可以明显不同。对于许多应用，优选转变的区域垂直地在表面层中延伸，但是对于许多其他应用并不一定要求如此。
根据应用，通过对要选择地去除的局域化区域1002或1202或层302的周围区域(即，如图13中所示，表面层302中没有施加压力的部分)进行去除过程，在步骤1414继续进行图案化方法。如文献中所述(例如参见Beadle等，硅加工的快速参考手册(Quick Reference Manual for Silicon Processing)，Wiley，New York(1985)；半导体硅(Semiconductor Silicon)，Ed Haff等，1973；和硅(Silicon)，Inspec，Institute of Electrical Engineers，London，1988)，已经开发了许多种蚀刻剂和蚀刻方法，来选择性或择优地去除不同相的硅层，例如非晶形或晶体硅相的硅层，不同掺杂种类和掺杂剂浓度的硅层，不同结晶取向的硅层，以及含有不同种类缺陷或杂质的层。例如，根据晶体硅中的掺杂类型(p型或n型)和掺杂浓度，可以使用湿蚀刻方法(使用硝酸、氢氟酸和乙酸的合适混合物，同样取决于掺杂类型)，以及对蚀刻表面施加的电势，与晶体相相比，去除非晶形硅的选择性达到几乎100％。在非晶形硅之前优先去除晶体硅的选择性没有那么高，但是这两相之间的速率差异可以达到几倍。另外，还发现氢等离子体在与n型硅相比去除非晶形硅的选择性非常高。使用这些方法，可以优先去除非晶形或晶体硅区域。因此，减除方法步骤可以留下相应于发生转变的区域1002或1202的突起的表面特征的图案、或者在(经去除的)局域化的发生转变的区域1002或1202周围的剩余的层的表面特征图案。如果使用SOI基材，则形成的硅区域的图案可以部分或完全地自立于二氧化硅层，需要时可以部分或完全地独立于硅结构，使得可以从剩余的结构或层302移开该结构或者完全分离该结构。
除了提供用于将图案直接转移至硅上、取消了目前使用的许多高成本平版印刷步骤的成本有效方法之外，可以通过利用剩余的区域1002和1202的电、光和/或其他的性质，将这些区域作为电、光、机械和/或其他种类器件的无源或有源的元件或部件，或者将这些区域直接制造成电、光、机械和/或其他种类器件的无源或有源的元件或部件。
而且，剩余的表面特征1002和1202还可以作为图案化的掩模使用，从而选择性地引入杂质或者对晶体硅基材304的暴露区域进行处理。例如，在经过图案化的表面特征1202之间的基材304的暴露区域可以用于金属化/升离(lift-off)，进一步蚀刻，和/或将杂质选择性地引入基材304。因此，所述图案化方法使得能够对硅进行图案化而不需要使用光刻胶。这是特别有利的，因为硅与CMOS处理相容，它的使用不会引入新材料，可以对其进行图案化、蚀刻，并且作为干蚀刻的阻挡层使用，不需要从晶片上剥离，这取决于应用。因此，该方法很可能不需要进行金属化，其处理步骤比常规基于光刻胶的平版印刷方法更少。而且，所述图案化方法允许图案包括要形成的小特征，而不需要考虑/限制光的波长，在使用光刻胶时需要考虑光的波长。
与标准平版印刷技术相比较，所述图案化方法提供了许多优点。具体地说，制得图案的尺寸和形状只受限于用于单个压印步骤的冲模构造，或者如果使用运动的压头和/或冲模来制造重叠的转变的区域则只受限于压合/对齐误差。与常规光刻胶相比较，使用硅作为掩蔽材料是特别有利的，因为不需要从晶片上剥离硅掩蔽层，而是可以将其保留在最终器件或电路中，并且甚至可以构成提供电、光、机械和/或其他功能的有源或无源层。另外，涉及的简单物理接触使过程简化，明显比许多现有的纳米级平版印刷方法更便宜。而且，所述方法并不限于标准半导体晶片，而是可以应用于对各种材料和基材的区域进行图案化，所述基材包括大规模基材例如LCD显示平板和太阳能电池平板。经过转变的物体可以是附着在基材上的层的形式，所述基材可以是例如半导体、陶瓷、玻璃或聚合物。
虽然上文已经就硅基材方面描述了图案化方法，但是所述方法并不限于硅，而是可以应用于能够通过施加压力和解除压力而发生相转变的任何材料，这对本领域技术人员是显而易见的。这些材料包括其他半导体(包括Ge、GaAs和InSb)和陶瓷(包括SiC、α-石英和氧化硅玻璃)。
最后，如上所述，可以对施加的最大压力进行控制，从而控制转变的区域的空间范围。而且，由于应力场的三维分布，可以采用更复杂的方式控制压力的释放，从而改变各经过转化的区域中两个或更多个次级区域中的压力释放的有效速率。例如，最初可以相对迅速地释放由压力施加器(不论是压头尖端、冲模还是其他形式的施加器)施加的作用力的一部分，在应力场的外部范围中快速地从转变的区域上释放压力，使压力值低于临界压力阈值(例如，在元素硅的情况下为小于11Gpa，在4.2微米半径的球形压头的情况下使用大于约3毫牛/秒的释放速率)，从而使得这些次级区域转变成非晶相，而更接近压力源的区域保持高于阈值，在硅的情况下，保持为Si-II相。然后比较缓慢地释放残余的施加的压力(即，对于上述情况为小于约3毫牛/秒)，将剩余的Si-II区域转变成Si-III/Si-XII。结果形成嵌入式的非晶形区域。相反，可以使用所述方法提供位于非晶形硅下方的嵌入式晶体区域。显然，可以使用部分和/或完全压力施加和/或压力解除、以及施加和/或解除速率的几乎无限多的可能组合来进一步控制最终相和/或最终相的空间分布，这取决于这些相的相变行为，更具体地说，取决于用于实现相应的相转变的相关阈值压力。例如，可以在完全解除之前先释放部分压力并且部分地再次施加压力，甚至可以在所述方法的一个或多个阶段中在压力条件下加热物体，从而进一步控制相转变。
以下是所述图案化方法的选择的应用(主要用于硅基材)的例子。
微电子电路
可以按照以下步骤将所述图案化方法用于制造微电子集成电路：选择合适的基材，施加压力，并从基材的选定区域上解除压力，使这些区域的相发生改变，然后选择性地进行蚀刻，去除改变的区域或者在改变的区域周围未发生变化的区域。
通过调节施加的压力、蚀刻参数、或者同时调节这两种条件，可以按照需要选择剩余特征的厚度。例如，作为蚀刻掩模使用时，通过考虑未转变的基材和转变的特征的相对蚀刻速率，可以选择掩模特征的高度。作为晶体管中的栅极使用时，可以选择小到25纳米的特征高度。可以使用所述图案化方法制造长度超过1毫米的线路。行距(一根线路的宽度与相邻线路之间的间距的和)可以小到50纳米，线路宽度为25纳米，线路间距为25纳米。
进一步的例子包括按照以下步骤对栅极进行图案化：在多晶硅层上沉积非晶形硅层，使用所述图案化方法在非晶形硅中形成晶体硅的平行线路，或者反之亦然，然后按照需要去除剩余的非晶形硅或晶体硅。
平板显示器
目前，有源矩阵平板显示器使用具有多晶硅通道的薄膜晶体管(TFT)来控制液晶显示器(LCD)以及聚合物有机LED(PLED)。硅作为非晶形硅薄膜沉积，随后，非晶形硅在对应于TFT通道的选定区域中转变为多晶硅。平板显示器工业已经考虑直接沉积晶体硅，但是在制造具有可接受品质的大面积多晶硅薄膜方面有许多困难。在目前的技术中，通过在TFT通道中进行UV激光退火，将刚沉积的非晶形硅转变成多晶硅，但是已经证明这种方法成本高、产率低。但是可以应用上述图案化方法将非晶形硅层的选定区域转变为(多)晶体硅，由此制造TFT或其他器件。而且，通过控制掺杂、起始材料性质、压力的施加和释放速率、退火和其他性质，可以按照需要控制转变的多晶区域的电子性质。另外，如果需要，可以向非晶形硅的整个层施加超过11GPa的压力，然后缓慢地解除该压力，将整个非晶形硅层基本转变为多晶硅。可以使用单个冲模对整个层施加压力，这时的形式为单个区域具有至少等于该层横向的尺寸，或者对层的相应区域重复地应用较小的冲模、压头和/或其他形式的压力施加器，直到基本上使整个层发生了转变。
柔性微电子电路
目前，使用喷墨和其他高成本沉积技术在高成本的专用聚合物基材上制造柔性IC。但是，可以在较低的温度下在塑性基材上沉积硅膜，然后可以采用本文所述的图案化方法使膜的选定区域的电性质发生变化，在沉积的硅膜上确定导电性(晶体硅)、绝缘性(非晶形硅)和半导体(晶体硅)的区域。
太阳能电池
对于太阳能电池应用，可以采用所述图案化方法在单个硅薄膜上制造晶体和/或非晶形区域。由此制得的单个硅薄膜上可以包括通过导电性晶体硅互联并通过非晶形硅绝缘的许多小面积太阳能电池。提供许多小面积太阳能电池使得可以增加电压并降低电流，在成本和性能方面提供了显著优于标准技术的好处，所述标准技术目前基于成本更高并且更复杂的光刻法和激光刻划方法。
另外，可以采用所述图案化方法形成用于蚀刻在太阳能电池多晶硅表面的深槽的蚀刻掩模，然后在所述深槽中填充金属，从而制造嵌入式接触的金属导电线路。相对于丝网印刷的金属线路，更优选如此形成的线路，因为它们提供了更好的电接触，并且在太阳能电池表面上形成的对太阳辐射的遮蔽更小。可以通过以下方法形成蚀刻掩模：形成蚀刻速率低于未转变物体的蚀刻速率的相，这种情况，转变的区域构成掩模，或者当转变的物体具有更快的蚀刻速率时，由未转变的区域提供蚀刻掩模。在任何一种情况下，需要时，对蚀刻程度较低的区域(未转变或转变的，都可以)任选进行进一步转化，形成另一种相或者另外的多种相。
太阳能电池具有织构化的表面，用于降低太阳光反射，从而提高效率。目前，这种织构化是通过对多晶硅晶片进行各向异性蚀刻获得的，所述各向异性蚀刻是一种昂贵的方法。但是，可以将本文所述的图案化方法用于使太阳能电池织构化的过程中，使硅基材的表面图案化，从而确定蚀刻掩模。随后对经过图案化的表面进行蚀刻，形成形貌表面特征的相应阵列，这种阵列降低了蚀刻表面的反射率从而构成织构化。另外，可以使用压力施加器本身的形状(可以是压头尖端)使硅表面发生相应的永久性变形，由此还能降低不需要的反射，并且提供额外或备选形式的织构化。
实施例
制备了三种硅样品：
(i)掺杂浓度约为1015B/立方厘米的标准p型单晶硅(100)晶片
(ii)类似于(i)的样品，但是具有通过上述离子注入形成的650纳米非弛豫的非晶形表面层
(iii)类似于(ii)的样品，但是在450℃进行退火30分钟，使非晶形表面层弛豫。
由75克KOH颗粒、150毫升去离子水和30毫升异丙醇(IPA)制备KOH各向异性蚀刻溶液。使用该溶液在80℃的温度下如下文所述蚀刻各样品，向KOH溶液中添加20体积％的IPA，保证平滑的表面光洁度。使用UMIS压头(球形尖的半径为4.3微米，加载最高为80毫牛)在(i)和(iii)类样品中形成压痕的二维阵列。然后如上所述，压印的样品在KOH溶液中在80℃进行2分钟的蚀刻。
蚀刻之后，使用原子力显微镜(AFM)观察制得的表面形貌并进行测量。图15-22包括制得表面形貌的三维AFM图像，以及蚀刻表面的一维形貌轮廓。
通过如上所述施加超过约11Gpa阈值的压力，然后快速卸载(在这些条件下为超过约3毫牛/秒)，对(i)类样品即Si-I(100)进行压印，形成非晶形硅的局域性区域。对UMIS压头进行程序控制，在Si-I表面上相互间隔的位置的二维阵列上实施该印压步骤。然后如上所述对经过印压的样品进行蚀刻。
图15是制得的、从晶体Si-I基材上凸出的、非晶形硅岛二维阵列的AFM图像。如体积蚀刻测量所预期的，通过快速卸载形成的非晶形硅区域因为它们较低的相对蚀刻速率而以岛的二维阵列形式从晶体硅基材上突起。如图16中所示，对这些非晶形硅岛或丘进行的相应AFM行扫描表明，它们的高度为450纳米，宽度约为2.5微米。对于新的(i)类样品实施相同步骤，但是进行缓慢卸载，形成由混合的高压相Si-III/Si-XII构成的区域的阵列。如图17和18中所示，蚀刻之后形成的表面形貌同样是抬升的岛的阵列，具有与上述非晶形岛相同的宽度，但是在Si-I基材上突起800纳米，接近非晶形岛高度的两倍，说明混合的高压相的蚀刻速率明显低于图15中所示的非晶形硅岛的蚀刻速率。
如上所述，对弛豫的a-Si进行压印并且进行缓慢卸载使得弛豫的a-Si转变成高压相Si-III/Si-XII。如图19和20中所示，对以这种方式经过印压的(iii)类样品进行蚀刻也导致形成Si-III/Si-XII的抬升岛的二维阵列，各岛的高度约为300纳米，宽度约为2.5微米。
图21和22示出按照相同方式制备的蚀刻样品的结果，即以缓慢卸载对弛豫的a-S i进行压印，但是还包括退火步骤，将经过压印的样品加热至450℃处理30分钟，在蚀刻前使高压相转变成多晶Si-I。由于Si-I的高的相对蚀刻速率，结果是形成凹进的阵列而不是岛阵列。各凹进的宽度约为2.5微米，深度约为120纳米。
还在如上所述的(i)类单晶Si(100)样品中形成压痕的二维阵列，但是使用具有贝克菲克(Berkovich)尖端(3面棱锥)的海斯通(Hysitron)压头在最高5000微牛的负载下形成较小的压痕。如上文所述，然后在80℃，对压印的样品在KOH溶液中进行30秒的蚀刻。
图23是以快速卸载印压从而形成非晶形硅区域的二维阵列、然后如上所述进行蚀刻的样品的AFM图像。正如预期，形成的非晶形区域的较低的蚀刻速率产生了在周围的晶体Si-I基材(100)上突起的非晶形硅的岛。如图24的AFM行扫描中所示，各岛或丘的高度约为60纳米，宽度约为1微米。
如图25中所示，使用缓慢卸载时，形成高压相Si-III/Si-XII，它们相对于Si-I(100)的较低组合蚀刻速率同样导致形成抬升岛的二维阵列。如图26的行扫描中所示，各岛的高度约为50纳米，宽度约为1微米。
下表汇总了上述结果。
  尖端   基材   试验方法   印压的区域相   蚀刻结果(岛或凹进)   特征高度(纳米)   特征宽度(微米)
  球形   Si-I   快速卸载   a-Si   岛   450   2.5
  缓慢卸载   Si-III/Si-XII   岛   800   2.5
  弛豫的a-Si   缓慢卸载   Si-III/Si-XII   岛   300   3.0
  缓慢卸载+450℃退火   Si-I(多晶)   凹进   120   2.5
  贝克菲克(Berkovich)   Si-I   快速卸载   a-Si   岛   60   1
  缓慢卸载   Si-III/Si-XII   岛   50   1
上述压痕是使用标准压头尖端形成。为了形成纳米级的转变的区域，使用最大加载约为100微牛的超尖直角压头尖端，在Si-I中形成转变的区域，这些区域的深度约为10纳米，横向尺寸约为25纳米。在该加载范围内，各转变的区域的形状和尺寸受到压头尖端的锐度的限制。在这种情况下，所述尖端为北极星(Northstar)90度直角尖端，其半径小于50纳米，得自海斯通有限公司(Hysitron Inc)。
上述结果证明形成了基本对应于各压头尖端尺寸的微米级和纳米级的独立区域。为了形成延伸的特征，对压头进行程序控制，使用最高10000微牛的负载，形成一行重叠的压痕，从而在Si-I样品中确定了线形延伸的经过转变的区域。如图27中所示，对该样品进行30秒的KOH蚀刻，导致形成从周围的晶体(100)Si-I基材上突起的非晶形硅的延伸的抬升的线形区域。如图28中所示，垂直于非晶形硅直线的纵轴的行扫描表明，该直线的高度约为250纳米，宽度约为2微米。如图27中所示，非晶形硅直线的长度超过20微米。可以对压头进行程序控制，形成几乎任何形状的延伸的压印的区域，从而由该形状形成抬升的三维特征，这是显而易见的。如果在表面层(例如SOI晶片的硅表面薄层)中形成这些压痕，则通过蚀刻下方氧化物层就可以从下方的基材中释放出形成的表面特征，从而以需要的图案的形状(或者互补的形状)产生一种或多种三维实体。
不背离本文参照附图所述的本发明范围的许多变化对于本领域技术人员是显而易见的。

Claims (56)

1.一种图案化方法，所述方法包括：
对物体的一个或多个区域施加压力和解除压力，使所述物体的一个或多个区域发生相转变，所述转变的一个或多个区域具有表示预定的图案的对应的预定的形状。
2.如权利要求1所述的图案化方法，所述方法包括：
接受表示所述一种或多种预定的形状的图案数据，所述施加压力和解除压力的步骤根据所述图案数据进行。
3.如权利要求1或2所述的图案化方法，其特征在于，所述一种或多种预定的形状中的至少一种是延伸的形状。
4.如权利要求1-3中任一项所述的图案化方法，其特征在于，以基本垂直于所述物体表面的方向向该表面施加所述压力。
5.如权利要求1-4中任一项所述的图案化方法，其特征在于，按照以下方式施加压力和解除压力：对所述物体进行冲压，使得在所述施加和解除压力的步骤过程中，在所述压力施加器和所述物体之间没有明显的相对运动。
6.如权利要求1-5中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而控制所述物体的一个或多个区域的转变。
7.如权利要求1-6中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而确定所述物体的转变后的一个或多个区域的一种最终相。
8.如权利要求1-6中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而确定所述物体的转变后的一个或多个区域的多种最终相。
9.如权利要求1-8中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而确定所述物体的转变后的一个或多个区域的形状。
10.如权利要求1-9中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而确定所述物体的转变后的一个或多个区域的横向范围。
11.如权利要求1-10中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对施加和解除所述压力的操作中的至少一种进行控制，从而确定所述物体的转变后的一个或多个区域的厚度。
12.如权利要求1-11中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对解除所述压力的速率进行控制，从而控制所述物体的一个或多个区域的转变。
13.如权利要求1-12中任一项所述的图案化方法，其特征在于，所述相包括第一相，所述施加压力和解除压力的步骤包括对施加和解除压力的操作进行控制，使所述第一相转变成第二相和第三相，并确定所述第二相和所述第三相的各自的空间分布。
14.如权利要求13所述的图案化方法，其特征在于，所述对施加和解除压力的操作的控制包括选择最大的施加压力，并且控制一种或多种解除所述压力的速率。
15.如权利要求12所述的图案化方法，其特征在于，所述控制包括以第一解除速率解除部分所述压力，使一个或多个第一区域的第一相转变成第二相，并且以第二解除速率进一步解除至少另一部分的所述压力，使一个或多个第二区域转变为第三相。
16.如权利要求1-15中任一项所述的图案化方法，其特征在于，通过压力施加器向所述物体施加所述压力，所述压力施加器包括一个或多个用于向所述物体施加所述压力的凸出物。
17.如权利要求16所述的图案化方法，其特征在于，所述一个或多个凸出物包括一个或多个延伸的凸出物。
18.如权利要求16或17所述的图案化方法，其特征在于，所述一个或多个凸出物包括一个或多个基本为点状的凸出物。
19.如权利要求16-18中任一项所述的图案化方法，其特征在于，所述压力施加器包括一个或多个冲模、触针和压头尖端。
20.如权利要求16-19中任一项所述的图案化方法，其特征在于，所述压力施加器包括至少一个冲模，所述冲模具有一个或多个用于向所述物体施加所述压力的凸出物，所述方法进一步包括根据表示所述一种或多种预定的形状的图案数据形成所述一个或多个凸出物。
21.如权利要求1-20中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括对所述物体的一个或多个区域中的各个区域进行连续冲压，使所述区域发生相转变。
22.如权利要求21所述的图案化方法，其特征在于，所述各连续冲压步骤通过压力施加器进行，所述方法包括在连续冲压步骤之间平移所述压力至所述物体的相应位置。
23.如权利要求1-22中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括将压力施加器连续平移至多个位置，以向所述物体的一个或多个相应区域连续施加压力和解除压力，使所述物体的一个或多个区域发生相转变。
24.如权利要求23所述的图案化方法，其特征在于，所述施加压力和解除压力的连续步骤使所述物体的重叠区域发生转变，所述重叠区域形成延伸的转变的区域。
25.如权利要求1-24中任一项所述的图案化方法，其特征在于，所述一个或多个经过转变的区域确定了电子器件、机械器件和/或光学器件、太阳能电池或显示器件的至少一个部件。
26.如权利要求25所述的图案化方法，其特征在于，所述至少一种元件包括所述物体的一个或多个区域。
27.如权利要求25所述的图案化方法，其特征在于，所述至少一个部件由所述物体上没有施加压力的一个或多个区域组成。
28.如权利要求25所述的图案化方法，其特征在于，相的转变使所述物体的至少一种性质发生变化，所述发生变化的至少一种性质决定了器件中至少一个部件的功能。
29.如权利要求25所述的图案化方法，其特征在于，所述变化的至少一种性质包括电导率、电子迁移率、抗蚀刻性、热性质、杨氏模量、折射率和表面声波速率中的至少一种。
30.如权利要求1-29中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤使所述一个或多个区域在随后的减除过程中的去除速率发生变化。
31.如权利要求30所述的图案化方法，所述方法包括对所述物体应用减除方法，使得一个或多个区域被选择性地去除或保留。
32.如权利要求30或31所述的图案化方法，其特征在于，所述减除方法包括湿蚀刻方法或干蚀刻方法、溅射方法或烧蚀方法。
33.如权利要求1-32中任一项所述的图案化方法，其特征在于，所述物体包括所述物体的弛豫的非晶形相，所述物体的一个或多个区域被转变成晶体相。
34.如权利要求1-32中任一项所述的图案化方法，其特征在于，所述物体包括所述物体的至少一种晶体相，所述物体的一个或多个区域被转变成非晶形相。
35.如权利要求1-34中任一项所述的图案化方法，其特征在于，所述方法包括加热所述物体，将所述转变的区域进一步转变成另一种相。
36.如权利要求35所述的图案化方法，其特征在于，所述转变的区域包括Si-III/Si-XII，所述方法包括加热所述物体，使所述转变的区域进一步转变成Si-I相。
37.如权利要求1-36中任一项所述的图案化方法，其特征在于，所述物体包括半导体。
38.如权利要求37所述的图案化方法，其特征在于，所述半导体是硅。
39.如权利要求30-32中任一项所述的图案化方法，其特征在于，所述减除方法包括各向异性蚀刻方法，选择性地去除或保留所述一个或多个转变的区域，确定用于所述各向异性蚀刻方法的蚀刻掩模。
40.如权利要求39所述的图案化方法，其特征在于，所述方法包括通过所述各向异性蚀刻方法对所述物体进行掩蔽的蚀刻，以减少日光从太阳能电池的相应表面的反射。
41.如权利要求1-40中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤使得所述物体的表面发生基本上永久性的变形，以减小日光从所述表面的反射。
42.如权利要求1-41中任一项所述的图案化方法，其特征在于，所述一个或多个经过转变的区域确定了电子器件上的一个或多个导电性和/或绝缘性的区域。
43.如权利要求1-42中任一项所述的图案化方法，其特征在于，所述施加压力和解除压力的步骤包括向半导体薄膜的一个或多个区域施加压力和解除压力，使得所述薄膜的一个或多个区域发生相转变。
44.如权利要求43所述的图案化方法，其特征在于，所述薄膜附着在柔性基材上。
45.如权利要求1-44中任一项所述的图案化方法，其特征在于，所述一个或多个转变的区域确定了一个或多个太阳能电池的导电性的区域。
46.如权利要求1-45中任一项所述的图案化方法，其特征在于，所述一个或多个转变的区域确定了各晶体管的一个或多个通道。
47.如权利要求46所述的图案化方法，其特征在于，所述一个或多个晶体管包括显示器件的一个或多个薄膜晶体管。
48.如权利要求1-47中任一项所述的图案化方法，其特征在于，所述物体的一个表面基本上全部都从至少一种第一相基本上转变为至少一种第二相。
49.如权利要求1-48中任一项所述的图案化方法，其特征在于，所述物体为附着在基材上的层的形式，所述转变的一个或多个区域基本上延伸通过所述层。
50.如权利要求49所述的图案化方法，其特征在于，所述物体的所述层基本上全部都从至少一种第一相基本上转变成至少一种第二相。
51.如权利要求1-50中任一项所述的图案化方法，其特征在于，所述物体的一个或多个区域从至少一种晶体相基本上转变成非晶形相。
52.如权利要求1-50中任一项所述的图案化方法，其特征在于，所述物体的一个或多个区域从非晶形相基本上转变成至少一种晶体相。
53.如权利要求1-50中任一项所述的图案化方法，其特征在于，所述一个或多个区域从至少一种第一晶体相基本上转变成至少一种第二晶体相。
54.一种图案化系统，该系统具有实施权利要求1-53中任一项的步骤的部件。
55.一种经过图案化的物体，该物体通过实施权利要求1-53中任一项的步骤而形成。
56.一种器件或太阳能电池，它具有通过实施权利要求1-53中任一项的步骤而形成的部件。
CNA2006800256740A 2005-06-08 2006-06-07 一种图案化方法 Pending CN101222974A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68873805P 2005-06-08 2005-06-08
US60/688,738 2005-06-08

Publications (1)

Publication Number Publication Date
CN101222974A true CN101222974A (zh) 2008-07-16

Family

ID=37498030

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800256740A Pending CN101222974A (zh) 2005-06-08 2006-06-07 一种图案化方法

Country Status (12)

Country Link
US (1) US20090126589A1 (zh)
EP (1) EP1896165A1 (zh)
JP (1) JP2008543093A (zh)
KR (1) KR20080032074A (zh)
CN (1) CN101222974A (zh)
AU (1) AU2006255487A1 (zh)
BR (1) BRPI0611622A2 (zh)
CA (1) CA2611184A1 (zh)
NZ (1) NZ564138A (zh)
RU (1) RU2007147628A (zh)
TW (1) TW200710986A (zh)
WO (1) WO2006130914A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877369A (zh) * 2010-05-20 2010-11-03 东莞市万丰纳米材料有限公司 一种柔性太阳能电池板之绒面结构层及其制备方法和装置
CN110983404A (zh) * 2019-12-30 2020-04-10 江苏乐彩印刷材料有限公司 一种环保节能ctp平版印刷材料

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512652A (ja) * 2006-12-13 2010-04-22 リオタ・ピーティーワイ・リミテッド 半導体ドーピング方法
US8197705B2 (en) * 2007-09-06 2012-06-12 Canon Kabushiki Kaisha Method of processing silicon substrate and method of manufacturing liquid discharge head
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
CA2698790C (en) * 2008-08-18 2013-01-22 Macro Engineering & Technology Inc. Heat treatment of thin polymer films
US8701211B2 (en) * 2009-08-26 2014-04-15 Advanced Diamond Technologies, Inc. Method to reduce wedge effects in molded trigonal tips
KR101740692B1 (ko) * 2009-09-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법
WO2011118420A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Secondary battery and method for forming electrode of secondary battery
CN106248510A (zh) * 2016-07-21 2016-12-21 苏州阿特斯阳光电力科技有限公司 一种粘棒胶的检测方法及用途
US10497564B1 (en) * 2017-07-17 2019-12-03 Northrop Grumman Systems Corporation Nano-imprinting using high-pressure crystal phase transformations
US10572697B2 (en) 2018-04-06 2020-02-25 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
RU2743516C1 (ru) * 2020-07-27 2021-02-19 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр "Красноярский научный центр Сибирского отделения Российской академии наук" (ФИЦ КНЦ СО РАН, КНЦ СО РАН) Способ получения ферромагнитных наночастиц-дисков с помощью зондовой литографии и жидкого химического травления

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU348148A1 (ru) * 1971-07-23 1973-04-18 С. М. РЫБКИНирдена Ленина физико-технический институт им. А. Ф. Иоффе
JPS60180886A (ja) * 1984-02-29 1985-09-14 Fujitsu Ltd パタ−ン転写方法
US5997634A (en) * 1996-11-14 1999-12-07 Micron Technology, Inc. Method of forming a crystalline phase material
BRPI0417480A (pt) * 2003-12-09 2007-05-08 Wriota Pty Ltd dispositivo de memória, processo de armazenamento de informação, processo, e material estruturado

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877369A (zh) * 2010-05-20 2010-11-03 东莞市万丰纳米材料有限公司 一种柔性太阳能电池板之绒面结构层及其制备方法和装置
CN110983404A (zh) * 2019-12-30 2020-04-10 江苏乐彩印刷材料有限公司 一种环保节能ctp平版印刷材料

Also Published As

Publication number Publication date
RU2007147628A (ru) 2009-06-27
CA2611184A1 (en) 2006-12-14
BRPI0611622A2 (pt) 2010-09-21
US20090126589A1 (en) 2009-05-21
KR20080032074A (ko) 2008-04-14
WO2006130914A1 (en) 2006-12-14
EP1896165A1 (en) 2008-03-12
TW200710986A (en) 2007-03-16
NZ564138A (en) 2009-10-30
JP2008543093A (ja) 2008-11-27
AU2006255487A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
CN101222974A (zh) 一种图案化方法
JP6049800B2 (ja) 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US8603381B2 (en) Nanotemplate arbitrary-imprint lithography
EP1576662B1 (en) Stress-free composite substrate and method of manufacturing such a composite substrate
US7439501B2 (en) Direct write nanolithography using heated tip
US7791190B2 (en) Substrate with crystal silicon array
TW200525736A (en) Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
US7662299B2 (en) Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same
US20180301569A1 (en) Integrated graphene detectors with waveguides
CN103779443B (zh) 超导纳米线单光子探测器的制备方法
US6155537A (en) Deep submicron MOS transistors with a self-aligned gate electrode
Benyaich et al. Size effects in the epitaxial realignment of polycrystalline silicon films onto Si substrates
Luo Review of an intermediate-layer lithography approach
TW200531215A (en) Vertical gate cmos with lithography-independent gate length

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080716