CN101220463B - 半导体结构和化学汽相沉积方法 - Google Patents

半导体结构和化学汽相沉积方法 Download PDF

Info

Publication number
CN101220463B
CN101220463B CN200810002272XA CN200810002272A CN101220463B CN 101220463 B CN101220463 B CN 101220463B CN 200810002272X A CN200810002272X A CN 200810002272XA CN 200810002272 A CN200810002272 A CN 200810002272A CN 101220463 B CN101220463 B CN 101220463B
Authority
CN
China
Prior art keywords
precursor
atom
antimony
gesb
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810002272XA
Other languages
English (en)
Other versions
CN101220463A (zh
Inventor
芬顿·R·麦克非利
约汉·J.·尤尔卡斯
阿里加德勒·G.·西勒特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101220463A publication Critical patent/CN101220463A/zh
Application granted granted Critical
Publication of CN101220463B publication Critical patent/CN101220463B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了一种沉积包括锗(Ge)和锑(Sb)的材料的化学汽相沉积(CVD)方法，在一些实施例中，其具有填充高纵横比开口的能力。本发明的CVD方法允许针对宽范围的值进行GeSb化学计量的控制，并且在低于400℃的衬底温度下执行本发明的方法，这使得本发明的方法与现有的工艺和材料兼容。此外，本发明的方法是非选择性的CVD工艺，这意味着GeSb材料同等优质地被沉积在绝缘材料和非绝缘材料上。

Description

半导体结构和化学汽相沉积方法
技术领域
本发明涉及半导体器件和半导体器件制造。更具体地，本发明涉及一种在衬底的表面上沉积包括锗(Ge)和锑(Sb)的材料的化学汽相沉积(CVD)方法。在一些实施例中，可以用本发明的方法来填充存在于衬底内的高纵横比开口。本发明还涉及一种包括至少一个具有高纵横比的开口的半导体结构，该至少一个开口利用本申请的方法而填充有包括Ge和Sb的材料。
背景技术
通过适当的温度漂移可在以不同电阻率为特征的两种结构相之间可逆转换的材料具有用作相变存储材料的潜力。这种材料之一是包括锗(Ge)和锑(Sb)的材料。以下，将包括Ge和锑Sb的材料称作“GeSb材料”。
为了制造实用的存储器件，有必要将GeSb材料沉积在具有实质性的形貌复杂性(substantial topography complexity)的衬底上。实现相变存储器件的可能结构是类似于互连布线结构中的线条和通孔结构(line-and-via)的线条和通孔结构。在这种结构中，在狭窄的通孔开口中的相变材料将构成存储器件的有效(active)元件。
尽管这种设计具有吸引力，但是为了其制造，需要用有效材料填充高纵横比(例如，高宽比)通孔。由于期望的通孔的纵横比通常超过3∶1，所以对于诸如溅射的基于物理的沉积方法来讲存在实质性的挑战。因此，寻求填充高纵横比开口的可供选择的沉积工艺。
对于这种材料的沉积来讲，一种有前景的候选方法是化学汽相沉积。在CVD中，对于大量的候选金属来讲，存在具有适当蒸汽压的许多有机金属前体(诸如羰基和烃基等)。传统的CVD方法所面对的问题是在能用GeSb材料填充衬底的高纵横比开口的同时，在足够低的温度(低于大约400℃)下进行沉积。
到目前为止，没有已知的在低于400℃的温度下在衬底上沉积GeSb材料的化学汽相沉积(CVD)方法。更具体地，没有已知的在低于400℃的温度下能够填充高纵横比开口的、沉积GeSb材料的CVD方法。因此，存在开发一种化学汽相沉积方法的需要，其中该沉积方法具有在衬底上形成均厚(blanket)GeSb材料以及用GeSb材料有效地填充高纵横比开口的能力。
发明内容
本发明提供了一种沉积GeSb材料的化学汽相沉积(CVD)方法，在一些实施例中，该方法具有填充高纵横比开口的能力。在此使用术语“高纵横比”来表示具有超过3∶1高宽比的开口。术语“开口”表示线条开口、通孔开口、组合的线条/通孔结构和沟槽等，这些可利用光刻和蚀刻来制作。在其它实施例中，本发明提供了一种在衬底的表面上沉积均厚GeSb材料的CVD方法。
本发明的CVD方法允许针对宽范围值进行GeSb化学计量的控制，并且在低于400℃的衬底温度下来实现本发明的方法，这使得本发明的方法与现有的互连工艺和材料兼容。根据本发明，GeSb材料能由基本分子式GexSby组成，其中x是从大约2原子％至大约98原子％，而y是从大约98原子％到大约2原子％。
此外，本发明的方法是非选择性CVD工艺，这意味着GeSb材料同等优质地被沉积在绝缘材料和非绝缘材料上。对于包括GeSb材料的线条和通孔(线条/通孔)结构的制造，这是有益的，其原因是在沉积GeSb材料之前通孔侧壁不需要任何特殊的活化处理。
总之，本发明的方法包括：
将具有暴露表面的衬底放置在化学汽相沉积反应器腔中；
将包括所述衬底的所述反应器腔抽到小于1×10-3托的基压，并且优选地小于1×10-6托；
将所述衬底加热到低于400℃的温度；
向所述反应器腔提供含锑的前体和含锗的前体；和
从所述前体将包括锗(Ge)和锑(Sb)的材料沉积在所述衬底的所述暴露表面上。
在本发明的一些实施例中，衬底是具有至少一个开口的结构，该开口具有大于3∶1的纵横比，并且本发明的方法具有利用GeSb材料填充该至少一个开口的能力。在其它实施例中，衬底具有基本平坦的表面，并且本发明的方法具有在其上沉积均厚GeSb材料的能力。
在本发明的高度优选的实施例中，本发明的方法包括：
将其中具有至少线条/通孔结构的互连结构放置在化学汽相沉积反应器腔中，所述至少一个线条/通孔结构具有大于3∶1的纵横比；
将包括所述互连结构的所述反应器腔抽到小于1×10-6托的基压；
将所述互连结构加热到低于400℃的温度；
向所述反应器腔提供含锑的前体和含锗的前体；和
从所述前体将包括锗(Ge)和锑(Sb)的材料沉积在所述互连结构的所述至少一个线条/通孔结构中。
除了用于沉积GeSb材料的CVD方法，本发明还涉及一种半导体结构，其包括利用本发明的方法形成的GeSb材料。总之，本发明的半导体结构包括：
包括至少一个位于其中的开口的材料，所述至少一个开口具有大于3∶1的纵横比；和
位于所述至少一个开口中的包括Ge和Sb的化学汽相沉积材料。
根据本发明，该至少一个开口可包括通孔、线条或者包括线条在通孔上或通孔在线条上的它们的任意组合。优选地，该至少一个开口是线条在通孔上的结构。
附图说明
图1是(通过截面视图)图解说明在GeSb材料的化学汽相沉积之前可以用于本发明的初始结构的图示。
图2是可以用于沉积GeSb材料的本发明的一个实施例的化学汽相沉积装置的示意图。
图3是在利用本发明的方法使用GeSb填充图1所示的结构中的至少一个开口后的图示(通过截面视图)。
具体实施方式
通过参考下面的讨论和本申请的附图来更为详细地描述提供用于沉积GeSb材料的CVD方法和利用该方法形成的结构的本发明。应该注意，为了图解说明，提供了本申请的附图，因此，附图没有必要按比例画出。
首先参考图1，图1图解说明可以用于本发明的示例性结构10。具体地，图解说明的结构10是包括在电介质材料14中形成的至少一个开口12的互连结构。根据本发明，至少一个开口12具有大于3∶1的纵横比。优选地大于10∶1。图1所示的至少一个开口12包括位于线条12B下的通孔12A，例如，线条/通孔结构。尽管图1示出了结构10中的单个开口12，但是本发明不限于此。而是多个这样的开口可存在于结构10中。
应该注意，尽管示出了包括至少一个开口12的互连结构，并且其被用作衬底，但是本发明不限于此。而是可以将本发明的方法用于跨衬底的基本平坦的整个表面形成GeSb材料的均厚层，该衬底包括至少一种暴露绝缘或非绝缘材料。
还应该注意，在图1中通过示例的方式示出了线条/通孔结构。因此，本发明不限于这种结构。而是在此也考虑具有不同类型的、纵横比大于3∶1的开口的其它结构，例如，只有线条、只有通孔、沟槽等。
如上所述，初始结构10包括具有形成于其中的至少一个开口12的电介质材料14。尽管在此描述了这样的实施例，但是本发明不限于此。而是以下将更为详细描述的GeSb材料可以被形成在至少一个开口中，该开口位于诸如半导体材料或导电材料的非绝缘材料内。术语“半导体材料”和“导电材料”的定义具有与下文定义的相同含义。
在初始结构10包括电介质材料14的情况下，电介质材料14包括在互连技术中被用作层间电介质的任何绝缘材料。通常，电介质材料14具有大约4.0或更小的介电常数(在真空中所测量的)，并且大约3.7或更小的介电常数甚至更为典型。在本发明中可以作为电介质材料14使用的这种绝缘材料的示例包括(但不限于此)SiO2、硅倍半氧烷、(包括Si、C、O和H原子的)掺杂C的氧化物(例如，有机硅酸盐)；热固性聚芳醚(polyarylene ether)；或者其多层。在本申请中使用术语“聚芳”来表示通过诸如氧、硫、砜、亚砜和羰基等的键、稠环或惰性链接基链接在一起的芳基基团(moiety)或惰性取代芳基基团。
尽管没有示出，但是通常将具有至少一个开口12的电介质材料14放置在衬底上。未被示出的衬底可包括半导体材料、绝缘材料、导电材料或它们的任何组合。当衬底包括半导体材料时，可以使用诸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP和其它III/V或II/VI化合物半导体之类的任何半导体。除了这些所列出类型的半导体材料，本发明还考虑半导体衬底是诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)之类的分层的半导体的情况。
当衬底是绝缘材料时，该绝缘材料可以是有机绝缘体、无机绝缘体或它们的包括多层的组合。当衬底是导电材料是，衬底可包括例如多晶硅、单质金属(elemental metal)、单质金属的合金、金属硅化物、金属氮化物或它们的包括多层的组合。当衬底包括半导体材料时，可以在其上制造诸如互补金属氧化物半导体(CMOS)器件之类的一个或多个半导体器件。当衬底包括绝缘材料和导电材料的组合时，衬底可表示多层互连结构的第一互连层。
图1所示的至少一个开口12利用光刻和蚀刻来形成。光刻工艺包括在通常位于电介质材料14上的硬掩模材料(例如，氧化物和/或氮化物)上形成光致抗蚀剂，将该光致抗蚀剂曝光于辐射的期望图案并显影经过曝光的抗蚀剂。蚀刻工艺包括湿法化学蚀刻和/或干法化学蚀刻。在这些类型的蚀刻工艺中，诸如活性离子蚀刻、离子束蚀刻或等离子体蚀刻之类的干法化学蚀刻是优选的。在如图1所示的线条/通孔结构的情况下，可利用传统的先通孔后线条的工艺。可替换地，在本发明中也考虑用先线条后通孔的工艺。
现在参考图2，该图2图解说明了本发明中可用来将GeSb材料沉积在图1所示的至少一个开口12中的典型的化学汽相沉积(CVD)反应器50。应该注意，尽管参考图2所示的化学汽相沉积反应器50，但是本发明并不限于只使用这种反应器。而是可利用本领域技术人员所知的其它类型的化学汽相沉积反应器来实现本发明。下文中将详述可以用在本发明中的其它类型的反应器。
参考CVD反应器50，CVD反应器50包括反应器腔52，其中初始结构10被放置在其中。反应器腔52通常是真空封闭室，其包括衬底支台54、连接到进气管58的喷头56和诸如涡轮分子泵之类的真空泵60，其可以通过阀62打开或关闭。
根据本发明，将如图1所示的初始结构10放置在位于CVD反应器腔52中的衬底支台54的表面上。通常将初始结构10与喷头56分开大约10mm到大约80mm的距离。尽管特别地提到这一距离，但是本发明不限于所述距离。
对于放置在反应器腔52中的初始结构10，将反应器腔52中的压力抽到小于1×10-3托的基压，而小于1×10-6托的基压是优选的。通过打开真空泵60的阀62来实现到该基压的抽空。
在本发明的一些实施例中，衬底支台54通常包括加热元件，其在随后的含有Ge和含有Sb的前体的沉积期间能够加热初始结构10。根据本发明，加热元件能够将初始结构10加热到低于400℃的温度，而从大约200℃到大约350℃的温度是更为典型的。
然后，通过喷头56将含有Ge和含有Sb的前体引向被加热的结构10。根据所示的具体实施例，通过进气管58将所述前体作为气体混合物引向喷头56。通过借助质量控制器64从源63接纳通常在惰性气体中的含有Ge的前体的流，并通过从源66经由质量流量控制器68且经由起泡器(bubbler)70流入包括含有Sb的前体的惰性气体，来形成前体气体混合物。术语“惰性气体”在本申请中用于表示不参与GeSb材料的形成的气体。这样的惰性气体的示例包括Ar、Ne、N2、H2和He，并且Ar是高度优选的。
根据本发明，含有Ge的前体包括具有Ge的任何化合物或络合物。含有Ge的前体的示例包括诸如单锗烷、乙锗烷、丙锗烷和更高锗烷之类的锗烷、含有1个至大约16个碳原子的烷基锗烷(germane alkyl)、锗氢化物(germane hydride)和其它有机锗烷(organo-germane)。优选地，含有Ge的前体是乙锗烷。
可以用于本发明的含有Sb的前体包括具有Sb的化合物或络合物。这样的前体的说明性示例包括含有1个至大约16个碳原子的烷基锑(antimony alkyl)、锑胺(antimony amine)、氢化锑(antimony hydride)和含有其它有机锑(organo-antimony)的化合物。在本发明的一个优选实施例中，含有Sb的前体是三(二甲氨基)锑。
用于本发明的两种前体气体的流量可根据所得GeSb材料的期望的化学计量而改变。根据本发明，惰性气体中的含有Ge的前体的流量是大约100至大约1500sccm，同时使用包括含有Sb的前体的惰性气体的大约10至大约300sccm的流量。在本发明的优选实施例中，惰性气体中的含有Ge的前体的流量是大约800至大约1500sccm，同时使用包括含有Sb的前体的惰性气体的大约15至大约50sccm的流量。在高度优选的实施例中，使用大约1400sccm的Ar中的20％乙锗烷，同时使用20sccm的含有20ml(或者20％)的三(二甲氨基)锑的Ar。将理解将上述流适用于所使用的特定反应器。如果使用例如具有不同的体积和泵速的另外的反应器，那么优选的流量可能实质上偏离以上所给定的那些流量。
应该注意，在沉积工艺的过程期间，将反应器腔52中的压力维持在大约1至大约10托的沉积压力。通常，在沉积工艺期间，将反应器中的沉积压力维持在大约6至大约8托的值。
还应该注意，取代如上所述的和如图2所示的在单个输入管中混合两种前体气体，对于针对每种前体气体使用单独的管并且可以在喷头自身中或在喷头和初始结构10之间的空间中对其进行混合的情况，本发明的方法可以同等有效地工作。后者被称作“后混合方案”。
通常例如同时将前体提供给初始结构10作为气体混合物。尽管同时接触通常是优选的，但是当首先使用含有Ge的前体提供Ge层然后提供含有Sb的前体时，也可以利用本发明。
根据本发明，可以实现包括Ge和Sb的材料的大约10至大约1000nm/min的沉积速率，并且大约20至大约40nm/min的沉积速率更为优选。
基于以上详细的描述，本发明形成了一种包括Ge和Sb的材料，其填充至少一个开口12而得到图3所示的结构。在图3中，附图标记20表示包括Ge和Sb的材料。根据本发明，GeSb材料20的分子式为GexSby，其中x是大约2原子％至大约98原子％的Ge，而y是大约98原子％至大约2原子％的Sb。更优选地，在本发明中提供的GeSb材料20是Ge的原子百分比x为从大约10原子％至大约20原子％而Sb的原子百分比y是从大约90原子％至大约80原子％的GeSb材料。
看上去材料14的选择既不会明显地影响沉积速率也不会影响所沉积的GeSb材料的化学计量和形态。如上所述，可以将GeSb材料沉积在诸如SiO2的绝缘体上，同样容易沉积在裸硅或氮化钛上。所以，沉积是非选择性的均厚工艺。然而，该工艺不只是含有Ge的前体和含有Sb的前体的相互热解。如果含有Sb的前体从过程气体混合物中被忽略，并且用SiO2作为电介质材料14，那么纯锗膜被沉积。然而，如果通过从过程气体混合物中忽略含有Ge的前体来试图在SiO2上长出纯锑膜，那么结果不是纯锑膜，而是根本不会长出膜来。因为需要很少的锗来长出富锑膜，但是根本没有锗会使该工艺在SiO2上失败，所以推论出锗用来为了随后的锑前体的分解而活化SiO2表面，并且该现象解释了对衬底材料的选择的不敏感性。
沉积工艺对含有Ge的前体的依赖性强调了乙锗烷作为优选的前体是令人满意的。为了实现通孔填充，CVD工艺必须具有极高的保形性。对于高的保形性，沉积反应必须发生于前体在生长表面上的反应速率限制整个反应速率的温度条件(见上面提到的范围)下；这与由前体分子传输到生长表面的速率限制相反。在该条件下，在向下行进到高纵横比通孔期间没有前体分子的实质性损耗，并且避免了“夹断(pinch off)”。为了在该条件下工作，应该选择最低的实用温度，从而针对在工艺中使用的每个前体物质(species)提供足够低的且限制表面反应速率的速率。在这方面，乙锗烷是有用的，因为乙锗烷比较常使用的锗烷更易起反应。为了尝试用锗烷取代乙锗烷的这种工艺，有必要增加衬底的温度。这往往使得工艺超出表面反应限制条件并且往往使得通孔填充更加困难。尽管利用适当的反应条件其仍是可能的。因此，在该工艺的优选实施例中，锗前体包括乙锗烷。
尽管参考其优选实施例已经具体地示出了并描述了本发明，但是本领域的技术人员将理解，在不脱离本发明的精神和范围的情况下可做出形式和细节上的前述和其它变化。所以，期望不将本发明限于所描述和图示的精确形式和细节，而是落入所附权利要求的范围中。

Claims (16)

1.一种GeSb材料的化学汽相沉积的方法，包括：
将具有暴露表面的衬底放入化学汽相沉积反应器腔中；
将包括所述衬底的所述反应器腔抽到小于1×10-3托的基压；
将所述衬底加热到低于400℃的温度；
向所述反应器腔提供含有锑的前体和含有锗的前体；以及
从所述前体将GeSb材料沉积在所述衬底的所述暴露表面上，
其中，所述衬底是其中具有至少一个开口的互连结构，该开口具有大于3∶1的纵横比，并且所述GeSb材料被沉积在所述至少一个开口内，
其中，所述GeSb材料的分子式为GexSby，其中x是2原子％至98原子％，而y是98原子％至2原子％。
2.如权利要求1所述的方法，其中，所述前体被同时提供给所述反应器腔。
3.如权利要求1所述的方法，其中，所述含有锗的前体首先被提供给所述反应器腔以形成Ge层，接着所述含有锑的前体被提供给所述反应器腔。
4.如权利要求1所述的方法，其中，所述含有锗的前体是锗烷或含有从1个至16个碳原子的烷基锗烷。
5.如权利要求1所述的方法，其中，所述含有锗的前体是乙锗烷。
6.如权利要求1所述的方法，其中，所述含有锑的前体是含有从1个至16个碳原子的烷基锑、锑胺或氢化锑。
7.如权利要求1所述的方法，其中，所述含有锑的前体是三(二甲氨基)锑。
8.如权利要求1所述的方法，其中，在从250℃至350℃的温度下执行所述加热。
9.如权利要求1所述的方法，其中，在所述沉积期间维持1至10托的压力。
10.一种具有通孔填充能力的GeSb材料的化学汽相沉积的方法，包括：
将其中具有至少一个线条和/或通孔结构的互连结构放置在化学汽相沉积反应器腔中，所述至少一个线条和/或通孔结构具有大于3∶1的纵横比；
将包括所述互连结构的所述反应器腔抽到小于1×10-3托的基压；
将所述互连结构加热到低于400℃的温度；
向所述反应器腔提供含有锑的前体和含有锗的前体；以及
从所述前体将GeSb材料沉积在所述互连结构的所述至少一个线条和/或通孔结构中，
其中，所述GeSb材料的分子式为GexSby，其中x是2原子％至98原子％，而y是98原子％至2原子％。
11.如权利要求10所述的方法，其中，所述前体被同时提供给所述反应器腔。
12.如权利要求10所述的方法，其中，所述含有锗的前体首先被提供给所述反应器腔以形成Ge层，接着所述含有锑的前体被提供给所述反应器腔。
13.如权利要求10所述的方法，其中，所述含有锗的前体是乙锗烷，而所述含有锑的前体是三(二甲氨基)锑。
14.一种半导体结构，其包括具有至少一个位于其中的开口的材料，所述至少一个开口具有大于3∶1的纵横比，其中所述至少一个开口被填充有化学汽相沉积的GeSb材料，
其中，所述化学汽相沉积的GeSb材料的分子式为GexSby，其中x是2原子％至98原子％，而y是98原子％至2原子％。
15.如权利要求14所述的结构，其中，所述具有至少一个位于其中的开口的材料是电介质材料。
16.如权利要求14所述的结构，其中，所述具有至少一个位于其中的开口的材料是从包括半导体材料和导电材料的组中选择的非绝缘材料。
CN200810002272XA 2007-01-09 2008-01-08 半导体结构和化学汽相沉积方法 Expired - Fee Related CN101220463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/621,365 2007-01-09
US11/621,365 US7749802B2 (en) 2007-01-09 2007-01-09 Process for chemical vapor deposition of materials with via filling capability and structure formed thereby

Publications (2)

Publication Number Publication Date
CN101220463A CN101220463A (zh) 2008-07-16
CN101220463B true CN101220463B (zh) 2011-07-20

Family

ID=39593548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810002272XA Expired - Fee Related CN101220463B (zh) 2007-01-09 2008-01-08 半导体结构和化学汽相沉积方法

Country Status (2)

Country Link
US (2) US7749802B2 (zh)
CN (1) CN101220463B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198129B2 (en) * 2009-04-15 2012-06-12 Micron Technology, Inc. Methods of depositing antimony-comprising phase change material onto a substrate and methods of forming phase change memory circuitry
US8124445B2 (en) 2010-07-26 2012-02-28 Micron Technology, Inc. Confined resistance variable memory cell structures and methods
EP2474643B1 (en) * 2011-01-11 2016-01-06 Imec Method for direct deposition of a germanium layer
US8244299B1 (en) * 2011-03-16 2012-08-14 John Bishop Grip attachment for a mobile phone
US20130280891A1 (en) * 2012-04-20 2013-10-24 Yihwan Kim Method and apparatus for germanium tin alloy formation by thermal cvd
US11691911B2 (en) 2017-04-13 2023-07-04 Samsung Display Co., Ltd. Reinforced window member and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533198B1 (ko) * 2000-08-18 2005-12-05 동경 엘렉트론 주식회사 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법
US7005160B2 (en) * 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US20060172067A1 (en) * 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
KR100651657B1 (ko) * 2005-06-29 2006-12-01 한국과학기술연구원 고집적 비휘발성 메모리용 상변화 재료
WO2007067604A2 (en) * 2005-12-06 2007-06-14 Structured Materials Inc. Method of making undoped, alloyed and doped chalcogenide films by mocvd processes
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US7772120B2 (en) * 2007-01-09 2010-08-10 International Business Machines Corporation Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony

Also Published As

Publication number Publication date
CN101220463A (zh) 2008-07-16
US7749802B2 (en) 2010-07-06
US20100009164A1 (en) 2010-01-14
US20080164579A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
TWI794275B (zh) 通過迴圈沉積過程在基材的介電表面上沉積鉬金屬膜的方法和相關的半導體元件結構
KR102622565B1 (ko) 비스(알킬-아렌) 몰리브데넘 전구체를 사용한 몰리브데넘의 증착
CN100590804C (zh) 原子层沉积方法以及形成的半导体器件
US7592254B2 (en) Methods for coating and filling high aspect ratio recessed features
CN101220463B (zh) 半导体结构和化学汽相沉积方法
CN102265383B (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
US8525244B2 (en) Germanium compound, semiconductor device fabricated using the same, and methods of forming the same
CN101622376B (zh) 使用超临界溶剂在半导体基片上形成金属膜的组合物和方法
US8258495B2 (en) Chemical vapor deposition method for the incorporation of nitrogen into materials including germanium and antimony
CN109983155A (zh) 用于选择性沉积的选择性改良的原位预清洁
CN101330016A (zh) 原子层沉积方法以及形成的半导体器件
KR20240008929A (ko) 안정한 비스(알킬-아렌) 전이 금속 착물 및 이를 사용한 필름 증착 방법
JP2008098645A (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
TW200929384A (en) Vapor deposition of tungsten materials
JP2023545471A (ja) 阻害剤分子を使用する高アスペクト比構造のための堆積方法
TWI845743B (zh) 用於藉由循環沉積製程將氮化鉬膜沉積於基板表面上之方法及包括氮化鉬膜之相關半導體裝置結構
Zschech et al. Materials for information technology: devices, interconnects and packaging
CN101910467B (zh) 对包含锗和锑的材料的金属催化选择性沉积
US7820474B2 (en) Metal catalyzed selective deposition of materials including germanium and antimony
KR102537665B1 (ko) 실리콘-함유 막의 형성 방법 및 이에 의해 형성된 실리콘-함유 막
TWI817900B (zh) 具有複合接觸結構的半導體元件
US20240178287A1 (en) Semiconductor device with energy-removable layer and method for fabricating the same
US20230279545A1 (en) Process for preparing silicon-rich silicon nitride films
KR20220116268A (ko) 고 품질 Si-함유 필름을 형성하기 위한 초저온 ALD
TW202437476A (zh) 具有封蓋層的半導體元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171120

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171120

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20210108

CF01 Termination of patent right due to non-payment of annual fee