CN101212226A - 模数调制器与动态进位方法及对应的锁相环频率合成器 - Google Patents
模数调制器与动态进位方法及对应的锁相环频率合成器 Download PDFInfo
- Publication number
- CN101212226A CN101212226A CNA2007103005721A CN200710300572A CN101212226A CN 101212226 A CN101212226 A CN 101212226A CN A2007103005721 A CNA2007103005721 A CN A2007103005721A CN 200710300572 A CN200710300572 A CN 200710300572A CN 101212226 A CN101212226 A CN 101212226A
- Authority
- CN
- China
- Prior art keywords
- signal
- control signal
- phase
- bit
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Abstract
本发明涉及模数调制器与动态进位方法及对应的锁相环频率合成器。其中,该模数调制器包括:动态进位装置,接收传送数据,并当传送数据的振幅超过临界值时,将传送数据分成溢位部分及余数部分;三角积分调制器,接收此余数部分,以产生第一模数控制信号;辅助调制器,接收此溢位部分,以产生第二模数控制信号;以及第一加法器,接收第一模数控制信号及第二模数控制信号,以输出模数调制信号,用以调制多模数除频器。本发明提供的用于锁相环频率合成器的模数调制器及其动态进位方法能够有效预防三角积分调制器饱和,确保稳定状态。
Description
技术领域
本发明涉及一种直接调频技术,特别是关于锁相环频率合成器,利用动态进位以预防三角积分调制器的饱和。
背景技术
图1是显示现有技术的锁相环频率合成器100的示意图。其具有三角积分调制器(sigma-delta modulator,简称SDM)用以调制模数(modulus)。锁相环频率合成器100包括相位频率检测器101、电荷泵102、环路滤波器103、压控振荡器VCO、多模数除频器(Nmod)105、三角积分调制器(SDM)106、及信道选择器107。在直接调频系统中,传送数据TD或基频调制数据是耦接到三角积分调制器106。信号m(t)为此传送数据TD(或基频调制数据)及信号N_fractional中直流值的总和。此信号N_fractional对应于信道信息,具有不同直流值以对应不同信道。由三角积分调制器106产生的控制信号Sc与信号N_integer相加后并传送至多模数除频器105,以对压控振荡器输出信号做频率调制。
图2A至图2D分别显示三角积分调制器(SDM)的输入直流值与全球移动通信系统(GSM)、全数字式传输系统(DCS)、及个人通信服务(PCS)模式中信道关系示意图。标准化之后,对于参考频率为26MHz及信道宽度为200KHz的GSM模式而言,SDM输入直流值介于0至128/130(0.9846)之间。为了满足GSM、DCS或PCS模式的每一信道的规格,SDM输入直流值需接近于0及1。请参考图1,信号m(t)为传送数据TD及信号N_fractional的和。传送数据TD的振幅通常通过补偿滤波器(图1中未显示)放大。因此,在标准化之后,信号m(t)的振幅,更容易超过1(临界值)或低于0。而三角积分调制器并无法表示高于临界值1或低于临界值0的SDM输入直流值。换句话说,此SDM输入直流值使三角积分调制器饱和,而导致错误功能产生。图3是显示SDM饱和的示意图,用以说明上述SDM的饱和问题。
发明内容
为了解决现有技术中引发三角积分调制器饱和的问题,本发明提供了一种锁相环频率合成器、用于锁相环频率合成器的模数调制器及其动态进位方法,用以预防锁相环频率合成器中三角积分调制器的饱和。
在本发明提供动态进位方法的实施例中,用以预防三角积分调制器饱和,三角积分调制器用于调制锁相环频率合成器,该方法包括:提供动态进位装置以接收传送数据,当传送数据的振幅超过临界值时,将此传送数据分成溢位部分及余数部分;将此余数部分传送至三角积分调制器,以产生第一模数控制信号;提供辅助调制器来接收此溢位部分,以产生第二模数控制信号;以及提供加法器来相加第一及第二模数控制信号,以产生模数调制信号至锁相环频率合成器。其中,此临界值表示三角积分调制器在未达饱和的情况下能够处理的上限或下限。
本发明提供的实施例模数调制器包括:动态进位装置,接收传送数据,并当传送数据的振幅超过临界值时,将传送数据分成溢位部分及余数部分;三角积分调制器,接收余数部分,以产生第一模数控制信号;辅助调制器,接收溢位部分,以产生第二模数控制信号;以及第一加法器,接收第一模数控制信号及第二模数控制信号,以输出模数调制信号,用以调制多模数除频器。
本发明提供的实施例锁相环频率合成器,包括:正向部分,接收参考频率信号及第一频率信号,以产生输出载波信号;多模数除频器,除频输出载波信号,用以产生第一频率信号;动态进位装置,接收传送数据,并在传送数据的振幅超过临界值时,将传送数据分成溢位部分及余数部分;三角积分调制器,接收余数部分,以产生第一模数控制信号;辅助调制器,接收溢位部分,以产生第二模数控制信号;以及第一加法器,接收第一模数控制信号、第二模数控制信号及第三模数控制信号,以输出模数调制信号,用以调制多模数除频器。其中,三角积分调制器根据信号转移函数及噪声转移函数操作,而辅助调制器根据信号转移函数操作。
本发明提供的用于锁相环频率合成器的模数调制器及其动态进位方法能够有效预防三角积分调制器的饱和,确保状态稳定。
附图说明
图1是显示现有技术锁相环频率合成器的示意图。
图2A至图2D分别显示三角积分调制器的输入直流值与全球移动通信系统、全数字式传输系统、及个人通信服务模式中信道关系示意图。
图3是显示三角积分调制器饱和的示意图。
图4是依据本发明提供实施例动态进位方法流程图。
图5是依据本发明实施例利用动态进位方法的锁相环频率合成器的示意图。
图6是显示三角积分调制器的线性模型示意图。
图7A是本发明提供一种动态进位的硬件实施方式的示意图。
图7B是本发明提供另一种动态进位的硬件实施方式的示意图。
图8是依据本发明实施例利用动态进位方法的另一锁相环频率合成器的示意图。
图9是依据本发明实施例利用动态进位方法的又一锁相环频率合成器的示意图。
图10A及10B是显示未利用本发明提供的动态进位方法的情形下,振幅超过1(临界值)的传送数据、以及由第一锁相环频率合成器输出的第一输出载波信号的第一调频信号的示意图。
图11A至11D分别显示利用本发明提供的动态进位方法的情形下,振幅超过1(临界值)的传送数据、由动态进位装置输出的溢位部分和余数部分、以及由第二锁相环频率合成器输出的第二输出载波信号的调频信号的示意图。
具体实施方式
以下将详细描述本发明的优选实施例。仅用以说明本发明概念,并非用以限定本发明。
图4是依据本发明提供实施例动态进位方法流程图,用以预防三角积分调制器达到饱和,其中,三角积分调制器用于调制锁相环频率合成器。此动态进位方法的步骤如下。在步骤S1中,提供动态进位装置接收欲传送数据,当此传送数据的振幅超过临界值时,将此传送数据分成溢位部分(carryingpart,简称CP)及余数部分(residue part,简称RP)。需注意,临界值表示三角积分调制器在未达饱和的情况下能够处理的上限或下限。在步骤S2中,将此余数部分传送至三角积分调制器,以产生第一模数控制信号。因为此余数部分未超过临界值,因此三角积分调制器可正常操作。在步骤S3中,利用辅助调制器接收溢位部分,以产生第二模数控制信号。在步骤S4中,利用加法器相加第一及第二模数控制信号,以产生锁相环频率合成器的模数调制信号。
图5是依据本发明实施例利用动态进位方法的锁相环频率合成器500的示意图。锁相环频率合成器500包括:正向部分(forward portion)501、多模数除频器(multi-modulus devider)502、动态进位装置503、三角积分调制器504、辅助调制器505、及第一加法器506。
正向部分501接收参考频率信号Fref及第一频率信号F1,以产生输出载波信号Fc。正向部分501包括:相位频率检测器501a,接收参考频率信号Fref及第一频率信号F1,以产生相位差信号;电荷泵501b,耦接此相位差信号,并将其转换至电流差信号;环路滤波器501c,耦接此电流差信号并加以滤波,以产生控制信号;压控振荡器VCO,产生对应于该控制信号的输出载波信号Fc。
多模数除频器502,利用模数Nmod,除频此输出载波信号Fc以产生第一频率信号F1。在本发明实施例中,三角积分调制器504、辅助调制器505、动态进位装置503、及第一加法器506,共同作为模数调制器,以调制该模数Nmod,其中多模数除频器502用模数Nmod来除频此输出载波信号的频率。
当传送数据的振幅超过临界值时,动态进位装置503接收并将传送数据TrD分成溢位部分(carrying part)CP及余数部分(residue part)RP。临界值,是用来表示三角积分调制器504处理的上限或下限。当传送数据的振幅超过此临界值时,动态进位装置503产生溢位部分CP,并将传送数据TrD减去此溢位部分CP,以得到余数部分RP。当传送数据TrD的振幅未超过此临界值时,动态进位装置503传递传送数据TrD并作为余数部分RP,而将溢位部分CP设为0。
三角积分调制器504,接收余数部分RP,以产生第一模数控制信号Smc1。辅助调制器505,接收溢位部分CP,以产生第二模数控制信号Smc2。第一加法器506,接收第一模数控制信号Smc1、第二模数控制信号Smc2及第三模数控制信号N_int,以输出模数调制信号Smm,用以调制多模数除频器502。
三角积分调制器504,针对所接收的余数部分RP,执行过取样(oversampling)及噪声重整(noise shaping)的操作。图6是显示三角积分调制器504的线性模型示意图。根据此线性模型,输入信号X(z)、输出信号Y(z)、及量化噪声信号E(z)的关系(频域范围内)表示如下:
由上述可知,三角积分调制器根据信号转移函数 以及噪声转移函数 而操作。在此实施例中,辅助调制器505根据此信号转移函数STF操作,以确保余数部分RP及溢位部分CP由同一信号转移函数STF处理。一般而言,H(z)可由m次离散时间积分器实现,从而产生为z-m的信号转移函数STF。所以辅助调制器505可由延迟线模块实现,以上所述并非用以限定本发明。
图7A是本发明提供一种动态进位的硬件实施方式的示意图。传送数据为M比特的数值,具有R个表示余数部分的最低有效比特(LSB),及C个表示溢位部分的最高有效比特(MSB),临界值对应于2R-1,而M等于R+C,且M、R及C均为整数。在图7A中,C、R及M各为4、23及27。因此,溢位部分具有4比特,而余数部分具有23比特。此三角积分调制器的上限为223-1。动态进位装置503将4比特溢位部分CP直接传送至辅助调制器505,并将23比特余数部分RP直接传送至三角积分调制器504。于是,可利用简单的接线及比特安排以降低实现动态进位装置的杂度。另外,辅助调制器505可由简单的缓存器及加法器组成。
为应付不同的传送数据,可进一步提供符号比特及使用二补码算法(two’scomplement algorithm)。图7B是本发明提供另一种动态进位的硬件实施方式的示意图。此传送数据,还包括符号比特(sign bit)。当此符号比特为0时,动态进位装置503将此4比特溢位部分CP直接传送至辅助调制器505,以及将此23比特余数部分RP直接传送至三角积分调制器504。当此符号比特为1时,此传送数据为负,动态进位装置进一步对此传送数据执行二补码操作,分别将此4比特溢位部分及此23比特余数部分,直接传送至辅助调制器505及三角积分调制器504。
如图8所示,图8是依据本发明实施例利用动态进位方法的另一锁相环频率合成器的示意图。锁相环频率合成器500还包括第二加法器700,耦接基频数据及第四模数控制信号N_frac,以产生传送数据TrD。第四模数控制信号N_frac,对应于用以除频此输出载波信号的调制模数Nmod的分数部分,而第三模数控制信号N_int,相当于调制模数Nmod的整数部分。在图8中,传送滤波器702,接收此基频数据,并将滤波数据传送至第二加法器700。
如图9所示,是依据本发明实施例利用动态进位方法的又一锁相环频率合成器的示意图。锁相环频率合成器500还包括信道选择器800。信道选择器800,接收基频数据,并根据施加于基频数据的信道信息CI,以产生第三及第四模数控制信号N_int及N_frac。在图9中,锁相环频率合成器500还包括补偿器802,用以用第一偏移量N_offset调整第四模数控制信号N_frac,以及用第二偏移量-N_offset调整第三模数控制信号N_int。其中,第一偏移量N_offset与第二偏移量-N_offset是等量且极性相反。偏移量N_offset对应于使用的信道。将第一偏移量N_offset加入以将传送数据TrD移动至对应三角积分调制器504的正值。
此外,如图9所示,传送滤波器802包括串接的高斯滤波器及补偿滤波器。在图5、图8、图9中,多模数除频器502,与动态进位装置503、三角积分调制器504及辅助调制器505同步。
图10A及10B,显示未利用本发明提供的动态进位方法的情形下,振幅超过1(临界值)的传送数据(SDM输入数据)、以及由第一锁相环频率合成器(如图1所示)输出的第一输出载波信号的第一调频信号的示意图。在图10B中,曲线A1及A2表示理想输出调频信号及SDM饱和(无动态进位)输出调频信号。图11A至11D,分别显示利用本发明提供的动态进位方法的情形下,振幅超过1(临界值)的传送数据TrD、由动态进位装置输出的溢位部分CP和余数部分RP、以及由第二锁相环频率合成器(如图8所示)输出的第二输出载波信号的调频信号的示意图。在图11D中,曲线B1及B2表示理想输出调频信号及SDM饱和输出调频信号。比较曲线A2及B2,显然利用动态进位方法的第二锁相环频率合成器,在输出调频信号方面进行了改进。
以上所述仅为本发明的较佳实施例,凡根据本发明所做的均等变化与修饰,都属于本发明的保护范围。
Claims (26)
1.一种锁相环频率合成器,其特征在于,该锁相环频率合成器包括:
正向部分,接收参考频率信号及第一频率信号,以产生输出载波信号;
多模数除频器,除频该输出载波信号,用以产生该第一频率信号;
动态进位装置,接收传送数据,并在该传送数据的振幅超过临界值时,将该传送数据分成溢位部分及余数部分;
三角积分调制器,接收该余数部分,以产生第一模数控制信号;
辅助调制器,接收该溢位部分,以产生第二模数控制信号;以及
第一加法器,接收该第一模数控制信号、该第二模数控制信号及第三模数控制信号,以输出模数调制信号,用以调制该多模数除频器。
2.如权利要求1所述的锁相环频率合成器,其特征在于,该三角积分调制器根据信号转移函数及噪声转移函数操作,而该辅助调制器根据该信号转移函数操作。
3.如权利要求1所述的锁相环频率合成器,其特征在于,该辅助调制器为延迟线模块。
4.如权利要求1所述的锁相环频率合成器,其特征在于,该临界值表示该三角积分调制器在未达饱和的情况下能够处理的上限或下限。
5.如权利要求4所述的锁相环频率合成器,其特征在于,该传送数据为M比特的数值,具有用以表示该余数部分的R个最低有效比特,及用以表示该溢位部分的C个最高有效比特,该临界值对应于2R-1,而M等于R+C,且M、R及C均为整数。
6.如权利要求5所述的锁相环频率合成器,其特征在于,该传送数据还包括符号比特,若该符号比特表示该传送数据为负,则该动态进位装置对该传送数据执行二补码操作,用以将该M比特的传送数据分为该溢位部分及该余数部分。
7.如权利要求1所述的锁相环频率合成器,其特征在于,还包括第二加法器,耦接基频数据及第四模数控制信号,以产生该传送数据,其中,该第四模数控制信号相当于用以除频该输出载波信号的调制模数的分数部分,而该第三模数控制信号相当于该调制模数的整数部分。
8.如权利要求7所述的锁相环频率合成器,其特征在于,还包括传送滤波器,接收并滤波该基频数据,并将该滤波后数据传送至该第二加法器。
9.如权利要求8所述的锁相环频率合成器,其特征在于,该传送滤波器包括串接的高斯滤波器及补偿滤波器。
10.如权利要求9所述的锁相环频率合成器,其特征在于,还包括信道选择器,接收该基频数据,并根据施加在该基频数据的信道信息,产生该第三及第四模数控制信号。
11.如权利要求10所述的锁相环频率合成器,其特征在于,还包括补偿器,用以用第一偏移量调整该第四模数控制信号,以及用第二偏移量调整该第三模数控制信号,其中,该第一及第二偏移量大小相同且极性相反。
12.如权利要求10所述的锁相环频率合成器,其特征在于,该正向部分包括:
相位频率检测器,接收该参考频率信号及该第一频率信号,以产生相位差信号;
电荷泵,耦接该相位频率检测器,并将该相位差信号转换至电流差信号;
环路滤波器,耦接该电荷泵,滤波该电流差信号以产生控制信号;以及
压控振荡器,响应该控制信号以产生该输出载波信号。
13.如权利要求1所述的锁相环频率合成器,其特征在于,该余数部分小于该临界值。
14.一种模数调制器,适用于具有多模数除频器的锁相环频率合成器中,其特征在于,该模数调制器包括:
动态进位装置,接收传送数据,并当该传送数据的振幅超过临界值时,将该传送数据分成溢位部分及余数部分;
三角积分调制器,接收该余数部分,以产生第一模数控制信号;
辅助调制器,接收该溢位部分,以产生第二模数控制信号;以及
第一加法器,接收该第一模数控制信号及该第二模数控制信号,以输出模数调制信号,用以调制该多模数除频器。
15.如权利要求14所述的模数调制器,其特征在于,该三角积分调制器根据信号转移函数及噪声转移函数操作,而该辅助调制器根据该信号转移函数操作。
16.如权利要求14所述的模数调制器,其特征在于,该辅助调制器为延迟线模块。
17.如权利要求14所述的模数调制器,其特征在于,该临界值表示该三角积分调制器在未达饱和的情况下能够处理的上限或下限。
18.如权利要求17所述的模数调制器,其特征在于,该传送数据为M比特的数值,具有用以表示该余数部分的R个最低有效比特,及用以表示该溢位部分的C个最高有效比特,该临界值相当于2R-1,而M等于R+C,且M、R及C均为整数。
19.如权利要求18所述的模数调制器,其特征在于,该动态进位装置将该R比特的余数部分直接传送至该三角积分调制器,以及将该C比特的溢位部分直接传送至该辅助调制器。
20.如权利要求19所述的模数调制器,其特征在于,该传送数据还包括符号比特,若该符号比特表示该传送数据为负,则该动态进位装置对该传送数据执行二补码操作,用以将该传送数据分为该溢位部分及该余数部分。
21.一种动态进位方法,用以预防三角积分调制器的饱和,其中该三角积分调制器用于调制锁相环频率合成器,该方法包括:
利用动态进位装置接收传送数据,若该传送数据的振幅超过临界值时,则将该传送数据分成溢位部分及余数部分,其中该临界值表示该三角积分调制器在未达饱和的情况下能够处理的上限或下限;
将该余数部分传送至该三角积分调制器,以产生第一模数控制信号;
利用辅助调制器接收该溢位部分,以产生第二模数控制信号;以及
利用加法器相加该第一及第二模数控制信号,以产生该锁相环频率合成器的模数调制信号。
22.如权利要求21所述的动态进位方法,其特征在于,该三角积分调制器根据信号转移函数及噪声转移函数操作,而该辅助调制器根据该信号转移函数操作。
23.如权利要求21所述的动态进位方法,其特征在于,该辅助调制器是利用延迟线模块实现。
24.如权利要求21所述的动态进位方法,其特征在于,该传送数据为M比特的数值,具有用以表示该余数部分的R个最低有效比特,及用以表示该溢位部分的C个最高有效比特,该临界值相当于2R-1,而M等于R+C,且M、R及C均为整数。
25.如权利要求24所述的动态进位方法,其特征在于,该动态进位装置将该具有R比特的余数部分直接传送至该三角积分调制器,以及将该具有C比特的溢位部分直接传送至该辅助调制器。
26.如权利要求25所述的动态进位方法,其特征在于,该传送数据还包括符号比特,该方法还包括:
若该符号比特表示该传送数据为负,对该传送数据执行二补码操作,且该动态进位装置将该传送数据分为该溢位部分及该余数部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/616,933 US7634041B2 (en) | 2006-12-28 | 2006-12-28 | Phase locked loop frequency synthesizer |
US11/616,933 | 2006-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101212226A true CN101212226A (zh) | 2008-07-02 |
CN101212226B CN101212226B (zh) | 2010-07-28 |
Family
ID=39582990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007103005721A Expired - Fee Related CN101212226B (zh) | 2006-12-28 | 2007-12-24 | 模数调制器与动态进位方法及对应的锁相环频率合成器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7634041B2 (zh) |
CN (1) | CN101212226B (zh) |
TW (1) | TWI339953B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006065B (zh) * | 2009-09-02 | 2012-09-05 | 中国科学院微电子研究所 | 一种用于减少σδ调制器量化噪声的分数锁相环结构 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635997B1 (en) * | 2005-06-29 | 2009-12-22 | Xilinx, Inc. | Circuit for and method of changing a frequency in a circuit |
US7711328B1 (en) | 2005-06-29 | 2010-05-04 | Xilinx, Inc. | Method of and circuit for sampling a frequency difference in an integrated circuit |
US8768994B2 (en) | 2010-10-22 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Filter auto-calibration using multi-clock generator |
DE102011053121B4 (de) * | 2011-08-30 | 2016-02-04 | Imst Gmbh | Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung |
DE102011120769B4 (de) | 2011-12-10 | 2018-09-20 | Imst Gmbh | Synchron modulierte voll-digitale Delta-Sigma-Modulatorschaltung |
US8816724B2 (en) * | 2011-12-16 | 2014-08-26 | University College Cork—National University of Ireland, Cork | Nested digital delta-sigma modulator |
CN108736888B (zh) * | 2017-04-18 | 2021-10-08 | 博通集成电路(上海)股份有限公司 | 用于补偿分数n频率综合器中的量化噪声的电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008703A (en) | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
US6011815A (en) | 1997-09-16 | 2000-01-04 | Telefonaktiebolaget Lm Ericsson | Compensated ΔΣ controlled phase locked loop modulator |
DE60006346T2 (de) * | 1999-12-13 | 2004-09-09 | Matsushita Electric Industrial Co., Ltd., Kadoma | Frequenzsynthetisierer mit gebrochenem Teilerverhältnis und Delta-Sigma Modulator zur Kontrolle des fraktionalen Teils |
US6686803B1 (en) * | 2000-07-10 | 2004-02-03 | Silicon Laboratories, Inc. | Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor |
DE10205680B4 (de) | 2002-02-12 | 2010-06-02 | Infineon Technologies Ag | Ein-Punkt-Modulator mit PLL-Schaltung |
JP4041323B2 (ja) * | 2002-03-12 | 2008-01-30 | 松下電器産業株式会社 | 周波数変調装置、周波数変調方法、および、無線回路装置 |
-
2006
- 2006-12-28 US US11/616,933 patent/US7634041B2/en active Active
-
2007
- 2007-12-24 CN CN2007103005721A patent/CN101212226B/zh not_active Expired - Fee Related
- 2007-12-25 TW TW096149865A patent/TWI339953B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006065B (zh) * | 2009-09-02 | 2012-09-05 | 中国科学院微电子研究所 | 一种用于减少σδ调制器量化噪声的分数锁相环结构 |
Also Published As
Publication number | Publication date |
---|---|
TW200828816A (en) | 2008-07-01 |
TWI339953B (en) | 2011-04-01 |
US20080157823A1 (en) | 2008-07-03 |
US7634041B2 (en) | 2009-12-15 |
CN101212226B (zh) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101212226B (zh) | 模数调制器与动态进位方法及对应的锁相环频率合成器 | |
US7050525B2 (en) | Frequency synthesizer apparatus equipped with fraction part control circuit, communication apparatus, frequency modulator apparatus, and frequency modulating method | |
US10090845B1 (en) | Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator | |
US7015738B1 (en) | Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control | |
AU746122B2 (en) | Sigma delta modulator-controlled phase-locked-loop circuit and associated method | |
US5903194A (en) | Digital phase modulation of frequency synthesizer using modulated fractional division | |
US7541880B2 (en) | Circuit and method for glitch correction | |
EP1536565A4 (en) | SIGNAL PROCESSING DEVICE AND METHOD, SUSPENDED LOOP-LOADED FREQUENCY SYNTHESIZER AND FRACTIONAL DIVISION, DELTA-SIGMA MODULATION TYPE, RADIO COMMUNICATION DEVICE, AND DELTA-SIGMA MODULATION TYPE DACTION CONVERTER | |
US7817768B2 (en) | PLL frequency generator | |
US7279990B2 (en) | Sigma-delta modulator for PLL circuits | |
US6822593B2 (en) | Digital to digital Sigma-Delta modulator and digital frequency synthesizer incorporating the same | |
JP4155406B2 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザ、及び、無線通信装置 | |
US6756927B2 (en) | Sigma-delta programming device for a PLL frequency synthesizer, configuration using the sigma-delta programming device, PLL frequency device, and method for programming a programmable device | |
JP2001237709A (ja) | 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法 | |
US20050153662A1 (en) | Sigmadelta modulator for PLL circuit | |
CN100539435C (zh) | 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法 | |
EP0940922A1 (en) | Frequency synthesiser | |
US7046173B2 (en) | Method and device for converting a quantized digital value | |
CN116094527B (zh) | 消除游走杂散的积分差分调制器 | |
CN114584137A (zh) | 一种相噪抵消高带宽单点调制小数锁相环架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100728 Termination date: 20161224 |