CN101211932B - 影像感测组件的晶圆级封装构造的制造方法 - Google Patents

影像感测组件的晶圆级封装构造的制造方法 Download PDF

Info

Publication number
CN101211932B
CN101211932B CN 200610063629 CN200610063629A CN101211932B CN 101211932 B CN101211932 B CN 101211932B CN 200610063629 CN200610063629 CN 200610063629 CN 200610063629 A CN200610063629 A CN 200610063629A CN 101211932 B CN101211932 B CN 101211932B
Authority
CN
China
Prior art keywords
image sensing
sensing chip
wafer
packaging structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610063629
Other languages
English (en)
Other versions
CN101211932A (zh
Inventor
萧伟民
杨国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610063629 priority Critical patent/CN101211932B/zh
Publication of CN101211932A publication Critical patent/CN101211932A/zh
Application granted granted Critical
Publication of CN101211932B publication Critical patent/CN101211932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一影像感测组件的晶圆级封装构造的制造方法，其制造的封装构造主要包括一影像感测芯片以及若干个金属柱。该影像感测芯片的若干个贯通孔对准并导通至该影像感测芯片的若干个焊垫，所述金属柱形成于所述贯通孔中，所述金属柱的第一端部导接至所述焊垫，所述金属柱的第二端部突出于所述影像感测芯片的背面，且所述金属柱的长度大于所述影像感测芯片的厚度。影像感测芯片通过贯通孔中的金属柱接合至一印刷电路板，以取代现有打线或重分配线路制程，并且在该影像感测芯片与该印刷电路板之间不需点涂底部填充胶来保护金属柱。

Description

影像感测组件的晶圆级封装构造的制造方法
技术领域
本发明涉及一影像感测组件的封装构造的制造方法，特别涉及一影像感测组件的晶圆级封装构造的制造方法。
背景技术
为了使电子产品符合多功能性以及外观造型轻巧的消费趋势，半导体封装逐渐趋向WLCSP(晶圆级芯片尺寸封装)的技术发展，晶圆级芯片尺寸封装技术除了封装完成后成品体积较小之外，也大幅增加了产能。然而现有影像感测组件的晶圆级封装构造是以焊球回焊接合至至一基板，并且必要时需在该基板与封装构造之间点涂底部填充胶，以保护焊球不受应力而断裂。
请参阅第1图，现有的一影像感测组件的晶圆级封装构造100，其包括影像感测芯片110、第一胶层120以及第二胶层130，该影像感测芯片110具有主动面111、背面112及若干个侧面113，所述主动面111形成有感测区114及若干个焊垫115。一保护层140形成于所述主动面111且显露出焊垫115，一第一线路层150形成于该保护层140上并电性连接至焊垫115，该第一胶层120覆盖该第一线路层150与保护层140，该第一胶层120的材质为透明材质，其是以压模或印刷等方法形成的，所述第二胶层130形成于该影像感测芯片110的背面112，在该第二胶层130上形成有若干个连接垫160，第二线路层170由该影像感测芯片110的侧面113延伸至第二胶层130，且该第二线路层170电性连接第一线路层150与连接垫160，通过该第一线路层150与该第二线路层170电性连接焊垫115与连接垫160，并且在第二线路层170上形成有一防焊层180，以保护该第二线路层170，所述连接垫143(该143标号，图中未示)上设置有若干个焊球190。然而，当该现有影像感测组件的晶圆级封装构造100的焊球190回焊接合至一基板(未图示)后，在该基板与该些连接垫143间需点涂底部填充胶，以保护焊球190。
发明内容
本发明的主要目的是提供一影像感测组件的晶圆级封装构造的制造方法，其中影像感测芯片的若干个贯通孔对准并导通至该影像感测芯片的若干个焊垫，以利于若干个形成于该些贯通孔中的金属柱导接至所述焊垫，该影像感测芯片以该些金属柱接合至一印刷电路板，以取代现有影像感测组件之黏晶及打线制程，不需在影像感测芯片的表面以烦杂制程形成重分配线路，并且也不需在该影像感测芯片与该印刷电路板之间点涂底部填充胶来保护该些金属柱。本发明同时提供一制造该种影像感测组件的晶圆级封装构造的方法。
依据本发明，一影像感测组件的晶圆级封装构造主要包括一个影像感测芯片以及若干个金属柱。该影像感测芯片具有一个主动面、一个背面以及若干个贯通孔，该主动面包括光感测区以及若干个焊垫，所述贯通孔的孔壁形成有一电绝缘层，所述贯通孔对准并导通至该些焊垫，金属柱形成于贯通孔中，该些金属柱的长度大于影像感测芯片的厚度，金属柱的第一端部导接至该些焊垫，金属柱的第二端部突出于所述背面。
附图说明
第1图：现有技术中一影像感测组件的晶圆级封装构造的截面示意图。
第2图：依据本发明的一具体实施例的一影像感测组件的晶圆级封装构造的截面示意图。
第3图：依据本发明的一具体实施例的影像感测组件的晶圆级封装构造接合于一印刷电路板的截面示意图。
第4A至4H图：依据本发明的一具体实施例的影像感测组件的晶圆级封装构造于制造过程中的截面示意图。
具体实施方式
请参阅第2图，本发明的具体实施例揭示一影像感测组件的晶圆级封装构造200，主要包含一影像感测芯片210以及若干个金属柱220。影像感测芯片210具有一个主动面211、一个背面212以及若干个贯通孔213，所述主动面211包括一个光感测区214及若干个焊垫215，一保护层240形成于该主动面211上。此外，主动面211上设置有一透明材质层230，其以一环氧树脂250固设于该主动面211上，以保护光感测区214。所述贯通孔213设置于光感测区214外侧，并且该些贯通孔213的孔壁可形成一电绝缘层260，例如二氧化硅(SiO2)，以防止该影像感测芯片210发生短路。该些贯通孔213对准并导通至所述焊垫215，较好的情况是所述焊垫215的面积大于该些贯通孔213的开口尺寸，以利于该些金属柱220导接所述焊垫215。金属柱220可以利用电镀等方式形成于贯通孔213中，该些金属柱220可为单一金属材质，例如电镀铜。金属柱220的一个第一端部221导接至该些焊垫215，该些金属柱的一个第二端部222突出于该影像感测芯片210的背面212，该些金属柱220的第二端部222突出于该背面212的高度介于5～10微米，并且该些金属柱220的长度大于该影像感测芯片210的厚度。
如第3图所示，利用表面黏着技术(SMT)将该些金属柱220接合至一印刷电路板310的若干个连接垫311，以电性连接该影像感测芯片210与该印刷电路板310，其取代现有技术中影像感测组件的黏晶及打线制程，亦不需在影像感测芯片的表面进行烦杂的重分配线路制程，并且可以省略现有技术中点涂底部填充胶的步骤。
该影像感测组件的晶圆级封装构造200的制造方法请参阅第4A至4H图.首先，请参阅第4A图，提供至少一个影像感测芯片210，该影像感测芯片210形成于一半导体晶圆，该半导体晶圆包含有影像感测芯片210以及若干个切割道216，该影像感测芯片210具有一主动面211及一背面212，该主动面211上形成有一保护层240，其用以保护该主动面211的一光感测区214，在该主动面211包含有若干个焊垫215.接着，请参阅第4B图，在该主动面211上形成一环氧树脂250，以固设一透明材质层230于该主动面211上，该透明材质层230用以保护该光感测区214.之后，请参阅第4C图，以蚀刻或雷射钻孔方式形成若干个贯通孔213于该影像感测芯片210内，该些贯通孔213对准并导通至该些焊垫215，在本实施例中，该些焊垫215之面积系大于该些贯通孔213的开口尺寸.接着，请参阅第4D图，可在该些贯通孔213的孔壁形成一电绝缘层260，例如SiO2，以防止该影像感测芯片210发生短路，该电绝缘层260可延伸至该影像感测芯片210的背面212(未图示).接着，请参阅第4E图，可利用旋涂或是干膜贴附方式形成一光阻层270于该影像感测芯片210的背面212，该光阻层270的厚度为5～10微米并且以曝光显影方式使该光阻层270形成有若干个孔洞271，该些孔洞271对准并连接该些贯通孔213.接着，请参阅第4F图，以填充或电镀等方式形成若干个金属柱220于该些贯通孔213与该些孔洞271.接着，请参阅第4G图，移除该光阻层270，其中该些金属柱220的第一端部221导接至该些焊垫215，该些金属柱220的第二端部222突出于该背面212，该第二端部222突出的高度可由该光阻层270的厚度决定，在本实施例中，该第二端部222突出于该背面212的高度系介于5～10微米.之后，请参阅第4H图，利用一切割工具410沿着该晶圆的切割道216进行切割，以形成如第2图所示的影像感测组件的晶圆级封装构造200.

Claims (3)

1.一影像感测组件的晶圆级封装构造的制造方法，其特征在于，所述方法包括：
提供至少一影像感测芯片，所述影像感测芯片具有一主动面、一背面以及若干个贯通孔，所述主动面包含有一光感测区并形成有若干个焊垫，所述贯通孔的孔壁形成有一电绝缘层，所述贯通孔对准并导通至所述焊垫；
形成一光阻层于所述影像感测芯片的背面，曝光显影所述光阻层，以形成若干个孔洞，所述孔洞对准并连接至所述贯通孔；以及
利用电镀方式形成若干个金属柱于所述贯通孔与所述孔洞中，接着移除所述光阻层，其中所述金属柱的一第一端部导接至所述焊垫，所述金属柱的一第二端部突出于所述影像感测芯片的背面。
2.如权利要求1所述的影像感测组件的晶圆级封装构造的制造方法，其特征在于，所述的影像感测组件的晶圆级封装构造的制造方法另包含有：设置于所述主动面上的一透明材质层。
3.如权利要求1所述的影像感测组件的晶圆级封装构造的制造方法，其特征在于，所述光阻层厚度介于5～10微米。
CN 200610063629 2006-12-27 2006-12-27 影像感测组件的晶圆级封装构造的制造方法 Active CN101211932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610063629 CN101211932B (zh) 2006-12-27 2006-12-27 影像感测组件的晶圆级封装构造的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610063629 CN101211932B (zh) 2006-12-27 2006-12-27 影像感测组件的晶圆级封装构造的制造方法

Publications (2)

Publication Number Publication Date
CN101211932A CN101211932A (zh) 2008-07-02
CN101211932B true CN101211932B (zh) 2010-05-12

Family

ID=39611760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610063629 Active CN101211932B (zh) 2006-12-27 2006-12-27 影像感测组件的晶圆级封装构造的制造方法

Country Status (1)

Country Link
CN (1) CN101211932B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595778B (zh) * 2012-03-13 2015-12-16 华为技术有限公司 一种多层印制电路板及其制造方法
CN103904203A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 发光二极管
CN109524426B (zh) * 2018-10-17 2021-05-18 上海微阱电子科技有限公司 一种防止划片短路的cmos图像传感器结构和形成方法
CN112054036B (zh) * 2020-09-25 2024-02-09 上海先方半导体有限公司 图像传感芯片集成结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423310A (zh) * 2001-12-04 2003-06-11 联华电子股份有限公司 形成具有高深宽比的沟槽的蚀刻方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423310A (zh) * 2001-12-04 2003-06-11 联华电子股份有限公司 形成具有高深宽比的沟槽的蚀刻方法

Also Published As

Publication number Publication date
CN101211932A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US8445322B2 (en) Method of fabricating semiconductor package
CN103137632B (zh) 用于cmos图像传感器的内插板封装及其制造方法
TWI430438B (zh) 多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法
US6852607B2 (en) Wafer level package having a side package
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US9024447B2 (en) Stackable electronic package and method of making same
JP4800606B2 (ja) 素子内蔵基板の製造方法
US8222080B2 (en) Fabrication method of package structure
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
US7858520B2 (en) Semiconductor package with improved size, reliability, warpage prevention, and heat dissipation and method for manufacturing the same
US7973399B2 (en) Embedded chip package
TWI523168B (zh) 半導體封裝之改良
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
CN101211932B (zh) 影像感测组件的晶圆级封装构造的制造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR101831831B1 (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
CN100539059C (zh) 电子元件封装件及其制造方法
JP6150030B1 (ja) 多層基板、部品実装基板及び部品実装基板の製造方法
US7612441B1 (en) Image-sensing chip package module adapted to dual-side soldering
KR100608348B1 (ko) 적층 칩 패키지의 제조 방법
KR20050104164A (ko) 적층형 반도체 칩 패키지
KR100997792B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant