一种ESD保护电路
技术领域
本发明涉及半导体集成芯片的保护电路的设计领域,尤其涉及利用电荷泵控制MOS管来触发寄生的双极型放电管的ESD保护电路。
背景技术
在集成电路IC芯片的制造工艺和最终的系统应用中,都会出现静电放电(Electrostatic discharge ESD)的事件。这种静态瞬间放电的相关能量极有可能破坏当前IC芯片中的脆弱器件。普通的IC芯片的保护电路请参阅图1,图1为芯片1的输出管脚的ESD保护电路。芯片1与电源间静电放电钳制电路3连接,通过NMOS1作一级保护,通过NMOS2作二级保护。主要是利用NMOS管上寄生的双极型晶体管进行管进行放电。传统的芯片的输出焊盘电路的保护电路,请参阅图2,一般是利用输出焊盘上的CMOS输出驱动电路上寄生的双极型晶体管进行放电。然而这些ESD的保护电路的存在承受的静电放电事件的能力有限。当静电放电事件的放电电压较高时,容易导致寄生的放电管烧坏的问题。
通常为增大传统ESD保护电路的过电流能力,通常会增大PMOS管/NMOS管的尺寸来达到增大寄生晶体管的过电流能力。然而在目前的CMOS制作技术中,在制作大尺寸的MOS管时,该MOS管的栅极采用指栅结构,指栅中的分栅下均存在着这样的双极型放电管单元。由于不同分栅下寄生的双极型放电管由于触发导通的基极电压的不同会使有的放电管先导通,有的放电管后导通。导致大部分的静电放电电流仅通过一两个放电管。这样会导致有的放电管可能已经被烧毁,而有的放电管还未导通,也就是存在静电放电的过电流不均匀的现象。传统ESD保护电路的放电管由于依靠衬底的漏电流而导通,导致需要较高的静电放电电压才有可能触发放电管导通。这种ESD保护电路触发电压高的问题容易导致保护电路还没有触发,IC芯片内部器件可能已被烧毁。
发明内容
本发明的目的在于提供一种ESD保护电路,可解决传统ESD保护电路中静电放电时过电流不均匀的问题以及传统ESD保护电路触发电压高的问题。
为解决上述问题,本发明的ESD保护电路,针对目前IC芯片的输入焊盘的保护电路,输入焊盘的保护电路包括第二级保护管,电源总线和放电总线。该保护电路还包括一耗尽型的MOS管,一厚氧化层管和电荷泵。电荷泵电源由电源总线提供,与耗尽型的MOS管的栅极连接,用于当芯片上电时,关闭耗尽型MOS管。耗尽型MOS管的漏极与厚氧化层管的漏极连接并与输入焊盘连接,耗尽型MOS管的源极同时与耗尽型MOS管的衬底和厚氧化层管的衬底短接后通过电阻与放电总线连接;厚氧化层管的栅极与厚氧化层管的源极和衬底短接后与放电总线连接。厚氧化层管的漏极通过电阻与第二级NMOS保护管的漏极连接,厚氧化层管的源极和第二级NMOS保护管的源极均与放电总线连接。其中,耗尽型MOS管为耗尽型NMOS管,厚氧化层管为N型厚氧化层管,电荷泵为负电荷泵。进一步地,N型厚氧化层管采用长沟道NMOS管替代。
本发明的ESD保护电路针对目前IC芯片的输出焊盘的保护电路,输出焊盘的保护电路包括由一NMOS和PMOS组成的CMOS输出驱动电路,放电总线,电源总线。该保护电路还包括一耗尽型MOS管,一厚氧化层管和电荷泵。电荷泵电源由电源总线提供,与耗尽型MOS管的栅极连接,用于当芯片上电时,关闭耗尽型MOS管。耗尽型MOS管的漏极与厚氧化层管的漏极连接并与输出焊盘连接,厚氧化层管的漏极和源极分别与CMOS输出驱动电路中的NMOS管的漏极和源极连接后连接到放电总线。其中,耗尽型MOS管为耗尽型NMOS管,厚氧化层管为N型厚氧化层管,电荷泵为负电荷泵。进一步地,N型厚氧化层管采用长沟道的NMOS管替代。更进一步地,长沟道的NMOS管可直接用CMOS输出驱动电路中的NMOS管替代,将CMOS输出驱动中的NMOS管制作为长沟道的NMOS管,那么该长沟道NMOS管的漏极与耗尽型NMOS管的漏极连接后与输出焊盘连接,耗尽型NMOS管的源极同时与CMOS中NMOS管的衬底和耗尽型NMOS管的衬底短接后通过电阻与放电总线连接,CMOS输出驱动中的NMOS管的源端与放电总线连接,CMOS中NMOS管的栅极与所述IC芯片连接。
当保护电路用于输出焊盘的保护电路时,N型厚氧化层管/长沟道的MOS管的漏极和源极分别与CMOS输出驱动电路中的NMOS管的漏极和源极连接后连接到放电总线,或N型厚氧化层管/长沟道的MOS管用CMOS输出驱动电路中的NMOS管替代,将CMOS输出驱动中的NMOS管的漏极与耗尽型NMOS管的漏极连接后与输出焊盘连接,耗尽型NMOS管的源极同时与CMOS中NMOS管的衬底和耗尽型NMOS管的衬底短接后通过电阻与放电总线连接,CMOS输出驱动中的NMOS管的源端与放电总线连接,CMOS中NMOS管的栅极与IC芯片连接。
与传统的ESD保护电路相比,本发明的ESD保护电路通过耗尽型MOS管将静电放电时过电流注入厚氧化层管下寄生的双极型晶体管的基极,使得寄生在厚氧化层管中的双极型晶体管易于导通,从而降低整个保护电路的触发电压。在制作大尺寸指栅结构的ESD保护电路时,输入/输出焊盘上静电放电电压可耦合到厚氧化层管的栅极,使得电子更容易由厚氧化层管的源极移动到漏极,同时由于耗尽型MOS管对寄生晶体管基极的电流注入使得大尺寸指栅结构下厚氧化层管中寄生的双极型晶体管能同时大幅抬升基极电位而导通,从而解决传统大尺寸指栅结构的MOS管的ESD保护电路存在的过电流不均匀的问题。
附图说明
以下结合附图和具体实施例对本发明的ESD保护电路作进一步详细具体的描述。
图1是传统IC芯片输入焊盘保护电路示意图。
图2是传统IC芯片输出焊盘保护电路示意图。
图3是本发明的ESD保护电路应用到IC芯片输入焊盘保护电路示意图。
图4是图3中N型厚氧化层管采用N型长沟道MOS管替代示意图。
图5是本发明的ESD保护电路应用到IC芯片输出焊盘保护电路示意图。
图6是图5中N型厚氧化层管替代为N型长沟道MOS管的结构示意图。
图7是图6中长沟道MOS管直接采用CMOS管中NMOS管替代示意图。
图8是图3的ESD保护电路的截面示意图。
具体实施方式
本发明ESD保护电路,请参阅图3。针对IC芯片输入焊盘2的保护电路,本发明ESD保护电路包括耗尽型MOS管MOS1、厚氧化层管FOD以及电荷泵5。电荷泵5的电源由电源总线VDD提供,其输出与耗尽型MOS管MOS1的栅极连接,当IC芯片1上电时,电荷泵5输出电压控制MOS1关闭,不启动本发明的保护电路。MOS1为耗尽型NMOS管,厚氧化层管FOD为N型厚氧化层管,电荷泵5为负电荷泵。MOS1的漏极与厚氧化层管FOD的漏极连接并与输入焊盘2连接,MOS1的源极同时与MOS1的衬底和厚氧化层管FOD的衬底短接后通过电阻R与放电总线VSS连接;厚氧化层管FOD的栅极与FOD的源极和衬底短接后与放电总线VSS连接。厚氧化层管FOD漏极与第二级保护管NMOS2的漏极通过电阻R1连接,厚氧化层管FOD的源极和第二MOS1的源极均与放电总线VSS连接。
请参阅图4,图3中厚氧化层管可采用长沟道的NMOS管LNMOS替代,同样MOS1的漏极与长沟道的NMOS管LNMOS的漏极连接并与输入焊盘2连接,耗尽型NMOS管MOS1的源极同时与MOS1的衬底和长沟道NMOS管LNMOS的衬底短接后通过电阻R与放电总线VSS连接;长沟道NMOS管LNMOS的栅极与LNMOS的源极和衬底短接后与放电总线VSS连接。长沟道NMOS管LNMOS的漏极与第二级保护管NMOS2的漏极通过电阻R1连接,LNMOS的源极和第二级保护管NMOS2的源极均与放电总线VSS连接。
请参阅图5,当本发明的ESD保护电路应用于IC芯片1的输出焊盘4时。输出焊盘通常都连接有由一NMOS和PMOS组成的CMOS电路。该保护电路包括耗尽型MOS管MOS1,厚氧化层管FOD和电荷泵5。电荷泵5仍然与耗尽型MOS管MOS1的栅极连接,用于当芯片上电时,关闭耗尽型MOS管。其中,MOS1为耗尽型NMOS管,厚氧化层管FOD为N型厚氧化层管,电荷泵5为负电荷泵。MOS1的漏极与厚氧化层管FOD的漏极连接并与输出焊盘4连接,耗尽型NMOS管MOS1的源极同时与MOS1的衬底和厚氧化层管FOD的衬底短接后通过电阻R与放电总线VSS连接;厚氧化层管FOD的栅极与FOD的源极和衬底短接后与放电总线VSS连接。厚氧化层管的漏极和源极分别与CMOS中的NMOS管的漏极和源极相连。同样此厚氧化层管FOD可采用长沟道的NMOS管LNMOS替代,请参阅图6。长沟道的NMOS管与其他元件的连接关系与图5中FOD与其他元件的连接关系一致,因此在这不再赘述。
请参阅图7,为减少制作的保护电路的面积,该ESD保护电路应用到输出焊盘4的保护电路时,将CMOS中NMOS管直接制作为长沟道的NMOS管,从而可不必另外做长沟道的NMOS管。将CMOS输出驱动中的NMOS管的漏极与耗尽型NMOS管MOS1的漏极连接后与输出焊盘4连接,MOS1的源极同时与NMOS管的衬底和MOS1的衬底短接后通过电阻R与放电总线VSS连接,NMOS管的源端与其自身的衬底短接后与放电总线VSS连接,NMOS管的栅极与IC芯片1连接。
选取何种接法的ESD保护电路可视对ESD保护电路的静电保护电压的要求而定。请参阅图8中对应于图3的ESD保护电路的截面图,虚线框18内所示的为N型耗尽型MOS管MOS1,N+引线端11为MOS1的漏极,引线端13为MOS1的栅极,N+引线端12为MOS1的源极。虚线框19内所示的为N型厚氧化层MOS管FOD,N+引线端21为FOD的漏极,引线端23为FOD的栅极,N+引线端22为FOD的栅极。整个保护电路是在提供的P型衬底15上。17所示填充图案为N阱区,16所示为P阱区,P+引线端10和20为P阱16和P型衬底15的引出端,P+型引线端10与MOS1的源极12连接。MOS1的栅极13与负电荷泵5连接,漏极11与输入焊盘2连接,同时与FOD的漏极21连接。N型厚氧化层管寄生有双极型NPN管T1也就是图1至图7中的双极型晶体管T1。MOS1的源极12与自身的衬底端接后,通过衬底电阻R与放电总线VSS连接。该电阻R即是图3至图7中的电阻R。该ESD保护电路主要是触发厚氧化层/寄生的双极型NPN型晶体管T1来放电。该保护电路的制作均是采用CMOS制作工艺,当IC芯片1处于工作状态时,即IC芯片处于上电时,电源由放电总线提供电流的负电荷泵就会输出负的控制电压,促使N型耗尽型NMOS管截止,使得整个保护电路不工作。当IC芯片未上电时,整个N型耗尽型NMOS管MOS1导通,静电放电电压使得MOS1晶体管有较大电流流过,并注入FOD寄生晶体管T1的基极,这样可使得寄生晶体管T1能迅速导通,有效降低整个保护电路的触发电压。当制作大尺寸指栅结构ESD保护电路时,N型后氧化层管FOD的栅极23可耦合到输入焊盘2上静电放电电压,促使电子更容易由N型厚氧化层管FOD的源极22移动到漏极21,即有寄生晶体管T1的发射极到达集电极,同时由MOS1耗尽管的源极12注入到T1的基极电流使得大尺寸指栅结构下N型厚氧化层管FOD中寄生的双极型晶体管T1能同时大幅抬升基极电位而导通,解决传统ESD保护电路放电时过电流不均匀的问题。如若N型厚氧化层管采用N型长沟道MOS管替代也可以达到相同的目的。本ESD保护电路应用到IC芯片的输出焊盘的原理与应用到输入焊盘的保护电路的原理一致,因此不再叙述。