CN101202019A - 影像数据显示方法及其电路配置结构 - Google Patents

Abstract

一种适用于液晶显示器的影像数据显示方法及其电路配置结构，在基板上增加由多个金属氧化物半导体所组合而成的电路，再通过脉波宽度调变的讯号达成对液晶亮暗时间的控制，并经由人眼整合后，达成灰度级的呈现。

Description

影像数据显示方法及其电路配置结构

技术领域

本发明有关一种影像数据显示方法及其电路配置结构，特别是一种应用在液晶显示器上的显示方法及其电路配置结构。

背景技术

硅基液晶(Liquid Crystal On Silicon，LCOS)面板是反射式投影机与背投影电视的关键技术，与一般薄膜晶体管液晶显示器面板(TFT-LCD)不同点在于TFT上下两片基板皆为玻璃材质，但LCoS仅有上层采用玻璃基板而下层基板是以半导体材料硅为主，其最大的优点在于，可大幅降低生产成本且具有较高清晰度的品质。

现有一种应用在LCoS上的单级像素电路，利用五组控制讯号将数据输出至显示电极(pixel electrode)，然而，五组控制讯号须搭配复杂的讯号产生电路，不仅会增加后端驱动电路设计上的复杂程度，更会增加电路布局所需的面积。因此，如何善用LCoS特殊的半导体硅工艺技术来设计显示面板即成为一重要课题。

有鉴于此，本发明是针对上述的困扰，提出一种适用脉波宽度调变驱动机制的硅基液晶显示方法及其电路配置结构。

发明内容

为了解决上述问题，本发明目的之一是提供一种适用于一平面显示器的影像数据显示方法及其电路配置结构，利用脉波宽度调变讯号驱动此影像数据显示电路，降低平面显示器所需的驱动电路的设计难度，还大幅的减小电路布局面积，提升产品竞争力。

本发明的另一目的是提供一种可适用于硅基液晶显示器的影像数据显示方法及其电路配置结构，由于硅基液晶显示器的下层基板材质为硅，上层基板为玻璃，可大幅降低生产成本且具有高清晰度的品质。

为了达到上述目的，本发明提出一种适用于平面显示器的影像数据显示方法及其电路配置结构，是于基板上增加由多个金属氧化物半导体所组合而成的电路，搭配通过脉波宽度调变的讯号，达成对液晶亮暗时间的脉波调变控制，经由人眼视觉暂留的效果后达成灰度级的呈现。

以下通过配合附图对本发明的具体实施例的详细说明，当可更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1为根据本发明的显示电路配置结构方块图。

图2为根据本发明的显示电路图。

图3A、3B、3C为依据图2所衍生的若干实施例的显示电路图。

图4A为依据图2及图3A的输入讯号时序图。

图4B为依据图3B及图3C的输入讯号时序图。

图5为根据本发明的又一实施例的电路配置结构方块图。

图6A及图6B分别为依据图5所衍生的一实施例的显示电路图及其输入讯号时序图。

图7A及图7B分别为依据图5所衍生的又一实施例的显示电路图及其输入讯号时序图。

图8A及图8B分别为依据图5所衍生的再一实施例的显示电路图及其输入讯号时序图。

图9为根据本发明的利用硅基液晶为基板，搭配脉波宽度调变电路的显示流程图。

具体实施方式

以下是以一较佳实施例来说明本发明的适用于硅基液晶显示器的影像数据显示方法及其电路配置结构。

请参阅图1，其为根据本发明的显示电路配置结构方块图。于此实施例中，脉波宽度调变驱动(Pulse Width Modulation，PWM)机制的硅基液晶(LiquidCrystal on Silicon，LCoS)面板显示电路1包含一储存单元(Storage Element，SE)40，用以储存输入影像数据；一动态电路驱动单元(Dynamic CMOS Element，DCE)30，其电性连接储存单元40，用以驱动显示电路输出；一输出缓冲单元(Output Stage Buffer，OB)20，电性连接动态电路驱动单元30，用以将影像数据输出至显示电极10；一组输入影像数据(D+、D-)，其中，D+与D-为互补的影像位数据；及多个控制讯号：脉波宽度调变控制讯号(PWM_SW)、正极性输入讯号(Vp)与负极性输入讯号(Vn)、写入讯号(CLK)以及电路预充电讯号CLK(或CLK2)。

请参阅图2，其为根据本发明的显示电路图。于此实施例中，动态电路驱动单元30包含多个具有动态负载的虚拟N通道金属氧化半导体(N-ChannelMetal-Oxide Semiconductor，NMOS)(Pseudo-NMOS with dynamic load)，其中，一预先充电开关M4(于此实施例中，预先充电开关M4为一第一P通道金属氧化物半导体PMOS)的栅极端连接至电路预充电讯号CLK2，源极端连接至供应电压源VDD，且预先充电开关M4的漏极端系与一数据输出开关M5(于此实施例中，数据输出开关M5为一第二N通道金属氧化物半导体)的漏极端以及一数据写入开关M3(于此实施例中，数据写入开关M3为一第一N通道金属氧化物半导体)的漏极端电性连接，其中，预先充电开关M4、数据输出开关M5及数据写入开关M3所相连接部分形成一第一节点A；此外，数据写入开关M3的栅极端与储存单元40电性连接，数据写入开关M3的源极接地；数据输出开关M5的栅极端连接至脉波宽度调变控制讯号PWM_SW，而数据输出开关M5的源极为第一驱动讯号输出端B连接至输出缓冲单元20；储存单元40包含一静态随机存取存储器(SRAM)402及一第三N通道金属氧化物半导体M1及一第四N通道金属氧化物半导体M2，其中，M1及M2的漏极端分别连接正负输入影像数据(D+、D-)，M1及M2的栅极端皆连接写入讯号CLK，而M1及M2的源极分别与一静态随机存取存储器402的两端电性连接；输出缓冲单元20包含一第二P通道金属氧化物半导体M6及一第五N通道金属氧化物半导体M7，M6的源极端与正极性输入讯号Vp连接，M6的漏极端与M7的漏极端电性连接，且连接至显示电极10，而M6栅极端与M7的栅极端电性连接并与动态电路驱动单元30的第一驱动讯号输出端B电性连接，而M7的源极端与负极性输入讯号Vn连接。当输入预先充电开关M4的CLK2讯号为低电位(low)时，预先充电开关M4被导通，因此第一节点A的寄生电容(图中未示)被预先充电至高电位(high)；接着当CLK讯号输入为高电位时，NMOS M1导通，D+与D-被写入到储存单元40中的静态随机存取存储器402内；同时，若D+为高电位时，数据写入开关M3被导通，则第一节点A放电至低电位，此时当PWM_SW为高电位则数据输出开关M5被导通，将第一节点A低电位传至第一驱动讯号输出端B；若D+为低电位时则数据写入开关M3不导通，第一节点A维持在预充电时的高电位，此时当PWM_SW为高电位则数据输出开关M5导通，将第一节点A高电位传至第一驱动讯号输出端B，此时第一驱动讯号输出端B的电位为高电位；另外，第一驱动讯号输出端B再经由输出缓冲单元20选择正/负极性输入讯号Vp或Vn对液晶进行偏压的动作，并将影像数据输出至显示电极10；因此，当PWM_SW为高电位时，将影像数据结果送到输出缓冲单元20呈现。其中，可通过PWM_SW讯号控制数据区间长短搭配输入数据位的变化，达成对液晶亮暗时间的脉波调变控制，经由人眼将显示电极10所呈现的液晶亮暗变化整合成为一完整的影像，达成灰度级的呈现。

请参阅图3A，其为依据图2所衍生的一实施例的显示电路图。如图中所示，静态随机存取存储器402’包含M14、M15、M16以及M17，用以提供输入影像数据的储存，将D+及D-的数据闩锁(latch)并维持其高或低的电平强度，在显示电极10动作时，静态随机存取存储器402’即同时进行储存下一个位的D+及D-的数据。于此实施例中，与上述图2所示的实施例的差异为，增加一组加强单元201，包含一第三P通道金属氧化物半导体M19以及一第六N通道金属氧化物半导体M20，其中，M19的源极端与供应电压源VDD连接，M19及M20的栅极端皆与第一驱动讯号输出端B电性连接，M19的漏极端与M20的漏极端电性连接，以及M20的源极接地，其中，M19与M20电性连接部分形成一第二驱动讯号输出端C连接至输出缓冲单元20。加强单元201是用以增加传送第一驱动讯号输出端B电位的推力(即，电流供给的能力)，使驱动讯号传送到显示电极10时仍能保持原有的电流强度。

另外，请参阅图4A，其为依据图2及图3A的输入讯号时序图。于上述两实施例中，讯号CLK2与CLK两者不能同步动作，由于当讯号CLK2以及讯号CLK两者为同步时，若此时D+为高电位，则第一节点A的电压将被释放至接地端；因此，CLK2、CLK以及PWM_SW在时序关系上为延迟一个单位时间；因此，上述两实施例的动作顺序为：预先充电(利用CLK2讯号控制)，接着将输入影像数据存入静态随机存取存储器SRAM(利用CLK讯号控制)，然后打开数据输出开关(利用PWM_SW讯号控制)。这使得在设计此驱动电路时，只需依据其中一个讯号另加上延迟(或提早)一个单位时间，即可产生三组控制讯号，可大幅减少驱动电路的设计复杂度。

请参阅图3B，其为依据图2所衍生的又一实施例的显示电路图。于此实施例中，与上述图3A所示实施例的差异为，于动态电路驱动单元301的数据输入开关M10的源极端串联一NMOS M21，且将M21的栅极连接至电路预充电讯号CLK，且M21的源极接地，以及，预先充电开关M8的栅极连接至电路预充电讯号CLK。当CLK为低电位时，对第一节点A充电至高电位，M21是用以避免当CLK讯号为高电位时数据输入开关M10被导通而将第一节点A的高电压电位放电至零电压电位；因此，只有当CLK为高电位时，此放电路径才会形成。

请参阅图3C，其为依据图2所衍生的再一实施例的显示电路图。与上述图3A所示实施例的差异在于，由于一般MOS的源极(source)与漏极(drain)之间具有一临线电压(Vth)存在，因此，于此实施例中，动态电路驱动单元302增加一反馈单元，其包含一第四P通道金属氧化物半导体M22，其中，M22的源极连接至VDD，漏极与第一驱动讯号输出端B电性连接，及栅极与输出缓冲单元20的前级(第二驱动讯号输出端C)电性连接。当动态电路驱动单元302的数据写入开关M10导通时，第一驱动讯号输出端B的电压为VDD-Vth，举例说明，假设VDD为3.3伏特，则第一驱动讯号输出端B的电压约为2.0伏特，虽然2.0伏特的电压电位仍被定义成高电位，仍足够驱动M20，然而，当第一驱动讯号输出端B的电压因线路阻抗增加、线路压降变大，而导致第一驱动讯号输出端B电压电位衰退至不够高或逻辑判断错误时，加强单元M19、M20会因判断错误而误动作，因此当D+为低电位时，第一节点A为高电位，若PWM_SW同时为高电位，则数据输出开关M9导通，第一驱动讯号输出端B的电压为VDD-Vth(high)，此时M20导通，第二驱动讯号输出端C为低电位，以导通M22，将第一驱动讯号输出端B的电压上拉至完整3.3伏特(以VDD为3.3伏为例)，其提供一回馈功能将第一驱动讯号输出端B的电压电位补偿至完整的高电位，以利加强单元正确传送驱动讯号至显示电极10。

另外，请参阅图4B，其为依据图3B及图3C的输入讯号时序图。上述两实施例的预先充电讯号CLK与数据讯号CLK为互补，且两实施例的动作顺序为：预先充电(利用CLK讯号控制)与将输入影像数据存入静态随机存取存储器SRAM(利用CLK讯号控制)可同步进行，然后再打开数据输出开关(利用PWM_SW讯号控制)。

另外，PWM_SW讯号是由一脉波宽度调变电路(图中未示)，根据显示电极需要的讯号，产生一区间长短可调变的数字讯号，若显示电极需要的讯号为一八位的讯号，则PWM_SW讯号中每一位的周期宽度分别为一个单位时间、两个单位时间、四个单位时间、八个单位时间、十六个单位时间…以及一百二十八个单位时间。

另外，图2、3A、3B以及3C的实施例皆为双端输入(同时输入一组互为互补的数据D+、D-)单端输出，但动态电路驱动单元只取单边D+的数据，如果显示电极需要与D+互补的数据进行反向时，则需要再次双端输入反向的讯号；举例说明：当第一笔D+与D-分别为高电位1与低电位0时，若下一笔显示电极所需要的是反转波形时，则需要再次双端输入一笔D+与D-分别为低电位0与高电位1的数据。

请参阅图5，其为根据本发明的又一实施例的电路配置结构方块图。于此实施例中，脉波宽度调变驱动机制的硅基液晶(Liquid Crystal on Silicon，LCoS)显示电路1’包含一储存单元40，用以储存影像数据；一串叠电压开关逻辑单元(Cascade Voltage Switch Logic，CVSL)32，其电性连接储存单元40，用以驱动显示电路输出；一输出缓冲单元20，电性连接串叠电压开关逻辑单元32，用以将正负极性输入讯号输出至显示电极10；一组输入影像数据(D+及D-)，其中，D+与D-为互相互补的影像数据；及多个控制讯号：脉波宽度调变控制讯号PWM_SW、正极性输入讯号Vp、负极性输入讯号Vn以及写入讯号CLK。

请参阅图6A，其为依据图5所衍生的一实施例的显示电路图。如图6A中所示，储存单元40包含一静态随机存取存储器(SRAM)404及一第三N通道金属氧化物半导体M13’及一第四N通道金属氧化物半导体M18’，其中，M13’及M18’的漏极端分别连接正/负输入影像数据D+/D-，M13’及M18’的栅极端皆连接写入讯号CLK，而M13’及M18’的源极分别与静态随机存取存储器404的两端电性连接；另外，静态随机存取存储器404包含P通道金属氧化物半导体M14’、N通道金属氧化物半导体M15’、P通道金属氧化物半导体M16’以及N通道金属氧化物半导体M17’。串叠电压开关逻辑单元321包含一第五P通道金属氧化物半导体M31、一第七N通道金属氧化物半导体M32、一第六P通道金属氧化物半导体M33及一第八N通道金属氧化物半导体M34，其中，M31及M33的源极皆连接至VDD，M31的栅极与M34的漏极电性连接，M31的漏极与M32的漏极电性连接；M33的栅极与M32的漏极电性连接，M33的漏极与M34的漏极电性连接；另外，M32与M34的源极皆接地，且M32及M34的栅极分别连接至静态随机存取存储器404的两端。互补型金属氧化物半导体传输栅单元(Complementary Metal Oxide Semiconductor Transmission Gate，CMOS TG)60包含二传输栅(Transmission Gate，TG)：第一传输栅TG1及第二传输栅TG2，第一传输栅TG1的输入端接收串叠电压开关逻辑单元321的互补输出，第一传输栅TG1的输出端(即TG1的漏极)与输出缓冲单元20电性连接，第一传输栅TG1的PMOS端的栅极连接脉波宽度调变讯号PWM_SWA，NMOS端的栅极连接脉波宽度调变讯号PWM_SWA；第二传输栅TG2的输入端接收串叠电压开关逻辑单元321的互补输出Y，第二传输栅TG2的输出端(即TG2的漏极)与输出缓冲单元20电性连接，第二传输栅TG2的PMOS端的栅极连接脉波宽度调变讯号PWM_SWB，NMOS端的栅极连接脉波宽度调变讯号PWM_SWB。及输出缓冲单元20包含一PMOS M11’及一NMOS M12’，M11’的源极端与正极性输入讯号Vp连接，M11’的漏极端与M12’的源极端电性连接，M11’的栅极端与M12’的栅极端电性连接，M12的漏极端系与负极性输入讯号Vn连接。静态随机存取存储器404供输入影像数据储存，将D+及D-的数据闩锁(latch)并维持其高电位或低电位强度，在显示电极10动作时，静态随机存取存储器404即同时进行储存下一个位的D+及D-的数据。当CLK讯号为高电位时，互补的D+及D-被写入静态随机存取存储器404中，经由串叠电压开关逻辑单元321产生一互补的逻辑讯号(Y或Y)，接着通过两组脉波宽度调变讯号PWM_SWA/PWM_SWA、PWM_SWB/PWM_SWB选择输出(Y或Y)，最后，通过输出缓冲单元20选择Vp或Vn对液晶进行偏压动作，将影像数据输出至显示电极10。

请同时参阅图6B，所示为依据图6A的输入讯号时序图。PWM_SWA讯号与PWM_SWA讯号为绝对互补，举例说明：当VDD为3.3伏特时，若PWM_SWA为一八位的01010101数字讯号(其电压平均值相当于1.55伏特)，则PWM_SWA为一绝对接地的0伏特电位；相同的，当VDD为3.3伏特时，若PWM_SWB为一八位的11111111数字讯号(其电压平均值相当于3.3伏特)，则PWM_SWB为一绝对接地的0伏特电位；可以理解的，于此实施例中，同一时间内，PWM_SWA与PWM_SWA只能择一使用，PWM_SWB与PWM_SWB只能择一使用，且PWM_SWA与PWM_SWB的讯号具有时间上的延迟关系。

请参阅图7A，为依据图5所衍生的又一实施例的显示电路图。与上述图6A所示实施例的差异在于，此实施例中，串叠电压开关逻辑单元322是增加一N通道金属氧化物半导体M30，其中M30的漏极与M32及M34的源极电性连接，M30的源极接地，且栅极与脉波宽度调变讯号PWM_SW连接；搭配PWM_SW讯号以达到控制串叠电压开关逻辑单元322输出：当CLK讯号为高电位时，互补的D+及D-被写入静态随机存取存储器404中，经由串叠电压开关逻辑单元322搭配PWM_SW讯号产生一具有与PWM_SW讯号相同周期的Y或Y；此实施例与上述图6A所述的实施例的另一差异在于，互补型金属氧化物半导体传输闸单元60’中的TG1的PMOS端的栅极以及TG2的NMOS端的栅极皆与由串叠电压开关逻辑单元322所产生的Y讯号电性连接，TG1的输入端(即TG1的源极)与正极性输入讯号Vp连接，TG1的NMOS栅极端与TG2的PMOS栅极端电性连接且与VSL 322所产生的Y讯号电性连接，TG2的输入端(即TG2的源极)与负极性输入讯号Vn连接，且TG1与TG2的漏极端电性连接至显示电极10。互补型金属氧化物半导体传输栅单元60’利用Y或Y控制互补型金属氧化物半导体传输闸单元60’的TG1及TG2选择Vp或Vn对液晶进行偏压的动作，将影像数据输出至显示电极10。

请同时参阅图7B，所示为依据图7A的输入讯号时序图。如图中所示，CLK讯号以及PWM_SW讯号在时序关系上为延迟一个单位时间，当影像数据写入静态随机存取存储器404之后(由CLK讯号控制)，M30做动以产生一具有周期性的Y或Y(由PWM_SW控制)，接着利用此周期性的Y或Y控制影响数据输出。

请参阅图8A，为依据图5所衍生的再一实施例的显示电路图。与上述图6A所示实施例的差异在于，此实施例中，是增加一整合性传输晶体管单元(LeanIntegration with Pass Transistor，LEAP)62，整合性传输晶体管单元62包含二传输晶体管(pass transistors)M28及M29，其中，M28与M29的栅极分别与PWM_SWA讯号及PWM_SWB讯号连接，M28与M29的漏极系分别与串叠电压开关逻辑单元321所输出的Y讯号及Y讯号连接，M28的源极与M29的源极电性连接并与输出缓冲单元202电性连接；此外，另一差异在于输出缓冲单元202增加一包含PMOS M27的反馈单元，其中，M27的源极连接至VDD，漏极与整合性传输晶体管单元62电性连接，栅极与输出缓冲单元202的输出端电性连接。于此实施例中，是利用M28及M29作为数据输出开关，PWM_SWA讯号及PWM_SWB讯号控制M28及M29作动，将串叠电压开关逻辑单元321所产生的Y讯号或Y讯号输出至输出缓冲单元202，搭配PWM_SWA讯号及PWM_SWB讯号选择Vp或Vn对液晶进行偏压的动作，将影像数据输出至显示电极10。

请同时参阅图8B，所示为依据图8A的输入讯号时序图。如图中所示，当互补的影像数据写入静态随机存取存储器404之后(由CLK讯号控制)，由PWM_SWA讯号及PWM_SWB讯号控制欲传送至显示电极10的影像数据为正极性或负极性，故PWM_SWA与PWM_SWB的讯号具有时间上的延迟关系。

另外，讯号PWM_SW、PWM_SWA/PWM_SWA、PWM_SWB/PWM_SWB是由一脉波宽度调变电路(图中未示)，根据显示电极需要的讯号，产生一区间长短可调变的数字讯号，若显示电极需要的讯号为一八位的讯号，则PWM_SW讯号中每一位的周期宽度分别为一个单位时间、两个单位时间、四个单位时间、八个单位时间、十六个单位时间、…以及一百二十八个单位时间。

另外，图5、6A、7A以及8A所示的实施例皆为双端输入(同时输入一组互为互补的数据D+、D-)单端输出，若串叠电压开关逻辑单元CVSL欲取得互补的数据，只需改变开关(即脉波宽度调变讯号PWM_SWA以及PWM_SWB)即可。

请参阅图9，其为根据本发明的利用硅基液晶为基板，搭配脉波宽度调变电路的显示流程图。如图中所示，输入一组互为互补的输入影像数据(步骤S42)，并利用一写入讯号控制一储存单元的动作，将输入影像数据存入一静态随机存取存储器内(步骤S44)；同时，驱动动态电路操作：预先对一预先充电开关(如图2中所示的第一P通道金属氧化物半导体M4)充电，使预先充电开关维持与供应电压源相同的电压电平(步骤S46)；接着，利用一与写入讯号反相或延迟一个单位时间的一电路预充电讯号以及一脉波宽度调变讯号将该组输入影像数据读出(步骤S48)然后，通过控制该脉波宽度调变讯号的周期区间长短，来控制一数据输出开关(如图2中所示的第二N通道金属氧化物半导体M5)的数据输出动作(步骤S50)当数据输出开关导通时，将预先充电开关的电压电位(亦即驱动讯号)传送至一输出缓冲单元(步骤S52)及输出数据至一显示电极(步骤S54)。

综合上述，本发明提出一种适用于硅基液晶显示器的影像数据显示方法及其电路配置结构，是于基板上增加由多个金属氧化物半导体所组合而成的电路，搭配通过脉波宽度调变的讯号，达成对液晶亮暗时间的脉波调变控制，经由人眼整合后达成灰度级的呈现；且所有实施例皆可通过PWM_SW(包含PWM_SWA及PWM_SWB)讯号，控制讯号区间的长短，搭配输入位数据的变化，达成对液晶亮暗时间的脉波调变控制，最后，经由人眼将显示电极所输出的讯号整合的后，即可达到灰度级的表现。

以上所述的实施例仅系为说明本发明的技术思想及特点，其目的在使熟悉本技术的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即凡依本发明所揭示的精神所作的等同的变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (27)

1.一种影像数据显示电路配置结构，适用于一平面显示器，包含：

一储存单元，用以储存输入一组输入影像数据；

一动态电路驱动单元，其与该储存单元电性连接，包含多个金属氧化物半导体；

一输出缓冲单元，其与该动态电路驱动单元电性连接，将一组正负极性输入讯号输出至一显示电极；及

三组控制讯号，包含一写入讯号、一电路预充电讯号及一脉波宽度调变讯号，其中，该写入讯号控制该储存单元，该电路预充电讯号及该脉波宽度调变讯号控制该动态电路驱动单元。

2.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该写入讯号及该电路预充电讯号为互补的讯号或为在时序关系上延迟一单位时间的讯号。

3.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该脉波宽度调变讯号每一位的周期长度为前一位周期长度的两倍。

4.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该组输入影像数据为一组互补的位数据。

5.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该动态电路驱动单元包含：

一供应电压源；

一预先充电开关，其包含一第一P通道金属氧化物半导体，利用该电路预充电讯号控制该预先充电开关的开关动作，且该第一P通道金属氧化物半导体的一源极与该供应电压源电性连接；

一数据写入开关，其包含一第一N通道金属氧化物半导体，该第一N通道金属氧化物半导体的一漏极与该第一P通道金属氧化物半导体的一漏极电性连接，形成一第一节点，且该第一N通道金属氧化物半导体的一栅极与该储存单元的一第三N通道金属氧化物半导体的一源极电性连接，及该第一N通道金属氧化物半导体的一源极接地；及

一数据输出开关，其包含一第二N通道金属氧化物半导体，利用输入该脉波宽度调变讯号至该第二N通道金属氧化物半导体的一栅极，以控制该数据输出开关的开关动作，该第二N通道金属氧化物半导体的一漏极与该第一节点电性连接，该第二N通道金属氧化物半导体的一源极为一第一驱动讯号输出端连接至该输出缓冲单元。

6.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该储存单元包含：

一静态随机存取存储器；

一第三N通道金属氧化物半导体；及

一第四N通道金属氧化物半导体；

其中该第三N通道金属氧化物半导体的一漏极及该第四N通道金属氧化物半导体的一漏极分别连接该组输入影像数据，该第三N通道金属氧化物半导体的一栅极及该第四N通道金属氧化物半导体的一栅极皆连接该写入讯号，且该第三N通道金属氧化物半导体的一源极及该第四N通道金属氧化物半导体的一源极分别与该静态随机存取存储器的两端电性连接。

7.如权利要求6所述的影像数据显示电路配置结构，其特征在于，该组输入影像数据为一组互补的位数据。

8.如权利要求1所述的影像数据显示电路配置结构，其特征在于，该输出缓冲单元包含：

一第二P通道金属氧化物半导体，其中，该第二P通道金属氧化物半导体的一源极与该正极性输入讯号电性连接；及

一第五N通道金属氧化物半导体，该第五N通道金属氧化物半导体的一漏极与该负极性输入讯号电性连接；

其中，该第二P通道金属氧化物半导体的一栅极与该第五N通道金属氧化物半导体的一栅极皆与该第一驱动讯号输出端电性连接，而该第二P通道金属氧化物半导体的一漏极与该第五N通道金属氧化物半导体的一源极电性连接与一显示电极电性连接。

9.如权利要求1所述的影像数据显示电路配置结构，其特征在于还包含一加强单元，其包含：

一供应电压源；

一第三P通道金属氧化物半导体，其中，该第三P通道金属氧化物半导体的一源极与该供应电压源电性连接；以及

一第六N通道金属氧化物半导体，其中，该第六N通道金属氧化物半导体的一源极接地；

其中，该第三P通道金属氧化物半导体的一栅极及该第六N通道金属氧化物半导体的一栅极皆与该第一驱动讯号输出端电性连接，且该第三P通道金属氧化物半导体的一漏极与该第六N通道金属氧化物半导体的一漏极电性连接，以形成一第二驱动讯号输出端连接至该输出缓冲单元。

10.如权利要求9所述的影像数据显示电路配置结构，其特征在于，该写入讯号及该电路预充电讯号为互补的讯号或为在时序关系上延迟一单位时间的讯号。

11.如权利要求9所述的影像数据显示电路配置结构，其特征在于，该脉波宽度调变讯号每一位的周期长度为前一位周期长度的两倍。

12.如权利要求9所述的影像数据显示电路配置结构，其特征在于，该组输入影像数据为一组互补的位数据。

13.如权利要求1所述的影像数据显示电路配置结构，其特征在于还包含一反馈单元，其包含：

一第四P通道金属氧化物半导体，且该第四P通道金属氧化物半导体的一栅极与该第二驱动讯号输出端电性连接，该第四P通道金属氧化物半导体的一漏极与该第一驱动讯号输出端电性连接，且该金属氧化物半导体的一源极与该供应电压源电性连接。

14.如权利要求13所述的影像数据显示电路配置结构，其特征在于，该写入讯号及该电路预充电讯号为互补的讯号或为在时序关系上延迟一单位时间的讯号。

15.如权利要求13所述的影像数据显示电路配置结构，其特征在于，该脉波宽度调变讯号每一位的周期长度为前一位周期长度的两倍。

16.如权利要求13所述的影像数据显示电路配置结构，其特征在于，该组输入影像数据为一组互补的位数据。

17.一种影像数据显示电路配置结构，适用于一平面显示器，包含：

一储存单元，用以储存输入一组输入影像数据；

一串叠电压开关逻辑单元，与该储存单元电性连接，其包含多个金属氧化物半导体及输出一组输出讯号；

一输出缓冲单元，与该串叠电压开关逻辑单元电性连接，将一组正负极性输入讯号输出至一显示电极；及

两组控制讯号，包含一写入讯号以及该组脉波宽度调变讯号，其中，该写入讯号控制该储存单元，该组脉波宽度调变讯号控制该串叠电压开关逻辑单元。

18.如权利要求17所述的影像数据显示电路配置结构，其特征在于，该储存单元包含：

一静态随机存取存储器；

一第三N通道金属氧化物半导体；及

一第四N通道金属氧化物半导体；

其中，该第三N通道金属氧化物半导体的一漏极及该第四N通道金属氧化物半导体的一漏极分别连接该组输入影像数据，该第三N通道金属氧化物半导体的一栅极及该第四N通道金属氧化物半导体的一栅极皆连接该写入讯号，且该第三N通道金属氧化物半导体的一源极及该第四N通道金属氧化物半导体的一源极分别与该静态随机存取存储器的两端电性连接。

19.如权利要求17所述的影像数据显示电路配置结构，其特征在于，该串叠电压开关逻辑单元包含：

一供应电压源；

一第五P通道金属氧化物半导体，其中，该第五P通道金属氧化物半导体的一源极与该供应电压源电性连接；

一第六P通道金属氧化物半导体，其中，该第六P通道金属氧化物半导体的一源极与该供应电压源电性连接；

一第七N通道金属氧化物半导体，其中，该第七N通道金属氧化物半导体的一栅极与该储存单元的该第三N通道金属氧化物半导体的源极电性连接，且该第七N通道金属氧化物半导体的一源极接地；及

一第八N通道金属氧化物半导体，其中，该第八N通道金属氧化物半导体的一栅极与该储存单元的该第四N通道金属氧化物半导体的源极电性连接，且该第八N通道金属氧化物半导体的一源极接地；

其中，该第五P通道金属氧化物半导体的一栅极与该第八N通道金属氧化物半导体的一漏极电性连接，该第五P通道金属氧化物半导体的一漏极与该第七N通道金属氧化物半导体的一漏极电性连接，该第六P通道金属氧化物半导体的一栅极与该第七N通道金属氧化物半导体的一漏极电性连接，该第六P通道金属氧化物半导体的一漏极与该第八N通道金属氧化物半导体的一漏极电性连接。

20.如权利要求17所述的影像数据显示电路配置结构，其特征在于，该输出缓冲单元还包含一互补型金属氧化物半导体传输栅单元，其与该串叠电压开关逻辑单元电性连接，其中，该互补型金属氧化物半导体传输栅单元利用该组脉波宽度调变讯号调变该组输出讯号。

21.如权利要求20所述的影像数据显示电路配置结构，其特征在于，该互补型金属氧化物半导体传输栅单元包含：

一第一传输栅，其中，该第一传输栅的一输入端接收该串叠电压开关逻辑单元的该组输出讯号的反向讯号，该第一传输栅的输出端系与该输出缓冲单元电性连接，该第一传输闸的一N通道金属氧化物半导体端的一栅极连接该脉波宽度调变讯号，该第一传输栅的一P通道金属氧化物半导体端的一栅极连接该脉波宽度调变讯号的反向讯号；及

一第二传输栅，该第二传输栅的一输入端，接收该串叠电压开关逻辑单元的该组输出讯号，该第二传输栅的一输出端与输出该缓冲单元电性连接，该第二传输栅的一P通道金属氧化物半导体端的一栅极连接该脉波宽度调变讯号的反向讯号，该第二传输栅的一N通道金属氧化物半导体端的一栅极连接该脉波宽度调变讯号。

22.如权利要求20所述的影像数据显示电路配置结构，其特征在于，该互补型金属氧化物半导体传输栅单元包含：

一第一传输栅，其中，该第一传输栅的一输入端与该组正负极性输入讯号的一正极性输入讯号电性连接，该第一传输栅的一输出端与该显示电极电性连接，该第一传输栅的一N通道金属氧化物半导体的一栅极接连接至该串叠电压开关逻辑单元的该组输出讯号，该第一传输栅的一P通道金属氧化物半导体的一栅极连接至该串叠电压开关逻辑单元的该组输出讯号的反向讯号；及

一第二传输栅，其中该第二传输闸的一输入端与该组正负极性输入讯号的一负极性输入讯号电性连接，该第二传输栅的一输出端与该显示电极电性连接，该第二传输闸的一N通道金属氧化物半导体的一栅极接连接至该串叠电压开关逻辑单元的该组输出讯号的反向讯号，该第二传输闸的一P通道金属氧化物半导体的一栅极连接至该串叠电压开关逻辑单元的该组输出讯号。

23.如权利要求17所述的影像数据显示电路配置结构，其特征在于还包含一整合性传输晶体管单元，用以接收来自该串叠电压开关逻辑单元的该组输出讯号，且跟该输出缓冲单元电性连接。

24.如权利要求23所述的影像数据显示电路配置结构，其特征在于该整合性传输晶体管单元包含：

一第XN通道金属氧化物半导体，该第XN通道金属氧化物半导体的一漏极连接该组输出讯号的反向讯号，该第XN通道金属氧化物半导体的一栅极连接该脉波宽度调变讯号，该第XN通道金属氧化物半导体的一源极连接至该输出缓冲单元；

一第X+1N通道金属氧化物半导体，该第X+1N通道金属氧化物半导体的一漏极连接该组输出讯号，该第X+1N通道金属氧化物半导体的一栅极连接另一该脉波宽度调变讯号，该第X+1N通道金属氧化物半导体的一源极连接至该输出缓冲单元。

25.一种影像数据显示方法，适用于一平面显示器，包含：

输入一组互为互补的输入影像数据，并利用一写入讯号控制一储存单元的动作，以储存该组输入影像数据；

驱动一动态电路驱动单元操作，其预先对一预先充电开关充电，使该预先充电开关维持与供应电压源相同的电压电平；

利用一与该写入讯号反相或延迟一个单位时间的电路预充电讯号及一脉波宽度调变讯号将该组输入影像数据读出；

控制该脉波宽度调变讯号的周期区间长短以控制一数据输出开关的数据输出动作；

将该预先充电开关的该电压电平传送至一输出缓冲单元；及

输出数据至一显示电极。

26.如权利要求25所述的影像数据显示方法，其特征在于，该脉波宽度调变讯号每一位的周期长度为前一位周期长度的两倍。

27.如权利要求25所述的影像数据显示方法，其特征在于，该输出步骤是通过至少一组N通道金属氧化物半导体及一P通道金属氧化物半导体选择对一显示电极输出一正极性输入讯号或一负极性输入讯号。

Images