CN101201640B - 用单个电压供给以独立电压操作集成电路逻辑块 - Google Patents

用单个电压供给以独立电压操作集成电路逻辑块 Download PDF

Info

Publication number
CN101201640B
CN101201640B CN2007101991321A CN200710199132A CN101201640B CN 101201640 B CN101201640 B CN 101201640B CN 2007101991321 A CN2007101991321 A CN 2007101991321A CN 200710199132 A CN200710199132 A CN 200710199132A CN 101201640 B CN101201640 B CN 101201640B
Authority
CN
China
Prior art keywords
territory
power
integrated circuit
signal
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101991321A
Other languages
English (en)
Other versions
CN101201640A (zh
Inventor
S·H·冈特
E·伯顿
A·德瓦尔
S·乔丹
R·格赖纳
M·科尔纳比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101201640A publication Critical patent/CN101201640A/zh
Application granted granted Critical
Publication of CN101201640B publication Critical patent/CN101201640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

描述了以独立电压操作集成电路(IC)各种逻辑块的方法和设备。在一个实施例中，基于对应域组件的功耗要进行修改的指示，调整向IC中一个或多个域的供电。还描述了其它实施例。

Description

用单个电压供给以独立电压操作集成电路逻辑块
技术领域
本公开一般涉及电子领域。更具体地说，本发明的实施例涉及用单个电压供给源以独立电压操作集成电路(IC)逻辑块。
背景技术
在向IC管芯供电时，多个电力干线可用于向管芯上存在的各种组件供电。为此，某预定量的电力资源可分配到每个组件。例如，一些现有的处理器可在同一电压和频率操作处理器管芯上存在的所有逻辑块。或者，独立的电压供给可提供用于每个独立的逻辑块。然而，预先划分供电不允许动态电力分配。此外，提供这些独立的电压供给的成本可能经常会太高。
发明内容
根据本发明的一个方面，提供一种集成电路管芯，包括：多个域；以及多个功率调节器，多个功率调节器中的每个从集成电路管芯外部的电源接收供电；以及基于多个域中对应域的一个或多个组件的功耗要进行修改的指示，调整向对应域的一个或多个组件的供电。
根据本发明的另一方面，提供一种方法，包括：确定集成电路管芯上多个域中的一个或多个域的功耗是否要进行修改；生成一个或多个信号，以指示一个或多个域的功耗要进行修改；以及响应于一个或多个生成的信号，调整从外部电源向所述一个或多个域的供电。
根据本发明的又一方面，提供一种计算系统，包括：电源；以及耦合到电源的一个或多个半导体管芯，一个或多个管芯中的至少一个管芯包括：第一域，包括执行一个或多个计算功能的第一逻辑；第二逻辑，确定第一逻辑的功耗是否要进行修改；以及第一功率调节器，根据要由第二逻辑生成的所引起的第一信号调整向第一逻辑的供电。
附图说明
下面参照附图提供详细的说明。在图中，标号最左边的数字标识该标号最先出现的图。在不同图中使用相同的标号指示类似或相同的项目。
图1和图2示出根据各种实施例可在IC管芯上存在的域和其它逻辑的框图。
图3示出根据一个实施例的方法流程图。
图4和图5示出根据本发明各种实施例的计算系统的框图。
具体实施方式
在下面的说明中，阐述了多个具体细节以便提供各种实施例的全面理解。然而，实现本发明的各种实施例可无需这些具体细节。在其它情况下，熟知的方法、过程、组件和电路未详细描述，以便不混淆本发明的具体实施例。此外，本发明实施例的各个方面可使用各种部件执行，如集成半导体电路(“硬件”)、组织到一个或多个程序中的计算机可读指令(“软件”)或硬件与软件的某种组合。为便于描述本公开，对“逻辑”的引用将表示硬件、软件或其某种组合。
本文所述的一些实施例可提供用于基于对应域组件的功耗要进行修改的确定(或指示)来调整向IC中一个或多个域的供电的技术。在一个实施例中，每个IC管芯可包括多个域。每个域中存在的一个或多个组件消耗的功率可单独进行调整。此外，单个电源(其可在管芯外部)可向调整每个域内组件功耗的功率调节器供电。
另外，一些实施例可在各种环境中提供，如参照图1-5所述的那些实施例。例如，图1示出根据一个实施例可在IC管芯100上存在的域和其它逻辑的框图。管芯100可包括一个或多个域102-1到102-M。每个域102-1到102-M可包括各种组件，但为清晰起见，只参照域102-1显示样本组件。
如图1所示，每个域可包括一个或多个传感器104、功率管理逻辑105、功率调节器106以及一个或多个逻辑块108。传感器104可感测对应域内的变化(如半导体制造工艺量(P)、操作电压(V)、温度(T)以及输入向量或值(I)变化(PVTI))。在一个实施例中，传感器104可耦合到对应域的一个或多个组件(例如，域102-1内的一个或多个逻辑块108)。功率管理逻辑105可耦合到传感器104，并利用感测的变化使一个或多个逻辑块108的目标操作频率进行调整。功率调节器106可调整电源110(在一个实施例中，它可以在IC管芯100的外部)提供给对应域的一个或多个组件诸如一个或多个逻辑块108的供电。在一个实施例中，功率调节器106可包括功率门控晶体管(如功率金属氧化物半导体场效晶体管(MOSFET))，该晶体管可通过调节其栅极阻抗而用作线性调节器。功率调节器106还可包括电感器、电容器等。
在一个实施例中，功率管理逻辑105(代替由传感器104提供的检测值或与其结合)可基于效率需求和/或性能需求中的一项或多项，确定多个域102中每个域的一个或多个组件的功耗是否要进行修改。效率和/或性能需求可通过各种技术配置，如预定义的阈值、输入向量或值的分析等等。
在一个实施例中，逻辑105可生成对应于诸如逻辑块108等域102-1一个或多个组件的目标操作频率的信号，并将其发射到功率调节器106。在一些实施例中，信号可以是改变频率以满足所需功耗目标的指示。在各种实施例中，所发射的信号可指示Δ频率改变，或者它可以是增大或减小组件频率的指示。在一个实施例中，功率调节器106可响应所发射的信号，调整供给一个或多个组件的电压。在一个实施例中，调整供给的电压可结合操作频率改变而进行，例如，在供给的电压和一个或多个组件的操作频率的级别均降低的情况下。在一些实施例中，组件(如逻辑块108)可包括以下一项或多项：处理器核、存储器(如专用或共用高速缓存或者主存储器或系统存储器)、数字信号处理器引擎、协处理器、向量处理引擎、浮点处理器、存储器控制器、输入/输出控制器、图形控制器、网络处理器、路由器(例如，其可用于在管芯100的各种组件之间和/或管芯100和其它管芯(未示出)的组件之间通信)、和/或图形处理器。此外，管芯100可提供在任一合适的计算装置中，如个人数字助理(PDA)、移动电话、膝上型计算机、台式计算机、服务器计算机(包括利用刀片模块的服务器，也称为“刀片服务器”)、工作站等。此外，在各种实施例中，管芯100可提供在图4系统400和/或图5系统500的一个或多个组件中。
图2示出根据一个实施例在IC管芯200上存在的域的框图。在一个实施例中，域202-1到202-M(在本文统称为“域202”)可与图1的域102-1到102-M类似或相同。功率管理单元204可耦合到域202，并可调整域202中存在的组件(如参照图1所述的逻辑块108)的功耗。
此外，域202-1到202-M可包括比图1的域102-1到102-M更多或更少的组件。例如，一个或多个域202可包括传感器104和/或逻辑块108。在一个实施例中，功率管理单元204可包括用于每个域202的功率调节器(如参照图1所述的功率调节器106)。或者，功率调节器(如参照图1所述的功率调节器106)可包括在每个域202中。此外，由电源110供给的电力可直接路由到域202(未示出)，并且功率管理单元204可生成一个信号，并将其发射到每个域202内的功率调节器，以调整域202各种组件的功耗。因此，在一个实施例中，功率管理单元204可为IC管芯200的所有域执行本文参照功率管理逻辑105所述的操作。此实施例可允许进行功率管理决策，同时考虑管芯200的所有组件而不是如参照图1所述的实施例的各个域的状态和目标。或者，功率管理单元204可只考虑每个域内组件的各个域状态和目标，并使对应的功率调节器(其可提供在单元204和/或域202内)调整域202中各种组件的功耗。
图3示出根据一个实施例调整域中功耗的方法300的流程图。在一个实施例中，参照图1-2、图4和图5所述的各种组件可用于执行参照图3所述的一个或多个操作。例如，方法300可用于调整参照图1所述的逻辑块108的功耗。
参照图1-3，在操作302，确定是否要调整IC管芯的域中存在的一个或多个组件的功耗。例如，功率管理逻辑105、功率调节器106和/或功率管理单元204可在操作302用于调整逻辑块108的功耗，如参照图1和图2所述的。在操作304，如果功耗不要进行调整，则方法300返回到操作302。否则，如果功耗要进行调整，则在操作306，可生成促使功率调整的信号。例如，逻辑105和/或功率管理单元204可生成一个信号，以向功率调节器106(其可提供在单元204和/或域102或202内)指示对应组件的功耗要进行调整。如参照图1和图2所述，在一个实施例中，生成的信号可对应于组件的目标操作频率。在操作308，可调整对应域中的功耗。例如，功率调节器106可根据逻辑105和/或204生成的信号调整逻辑块108的功耗。在一个实施例中，功率调节器106可响应所生成的信号，调整供给组件的电压。
图4示出根据本发明实施例的计算系统400的框图。计算系统400可包括经互连网络(或总线)404通信的一个或多个中央处理单元(CPU)402或处理器。处理器402可包括通用处理器、网络处理器(其处理经计算机网络403传递的数据)、或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC)处理器)。另外，处理器402可具有单核或多核设计。具有多核设计的处理器402可在同一IC管芯(如图1和图2的管芯100和200)上集成不同类型的处理器核。此外，具有多核设计的处理器402可实现为对称或非对称多处理器。在一个实施例中，一个或多个处理器402可提供在图1和图2的管芯100和/或200上。此外，参照图1-3所述的操作可由系统400的一个或多个组件执行。
芯片集406还可与互连网络404通信。芯片集406可包括存储器控制器集线器(MCH)408。MCH 408可包括与存储器412通信的存储器控制器410。存储器412可存储数据，包括由CPU 402或计算系统400中包含的任何其它装置执行的指令序列。在本发明的一个实施例中，存储器412可包括一个或多个易失性储存(或存储器)装置，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)，或其它类型的储存装置。还可利用诸如硬盘等非易失性存储器。附加的装置可经互连网络404通信，如多个CPU和/或多个系统存储器。
MCH 408还可包括与显示装置416通信的图形接口414。在本发明的一个实施例中，图形接口414可经加速图形端口(AGP)与显示装置416通信。在本发明的一个实施例中，显示器416(如平板显示器)可通过例如信号变换器与图形接口414通信，该信号变换器将在诸如视频存储器或系统存储器等储存装置中存储的图像的数字表示转换成由显示器416解释和显示的显示信号。由显示装置产生的显示信号在由显示器416解释并随后在其上显示之前可通过各种控制装置。
集线器接口418可允许MCH 408和输入/输出控制集线器(ICH)420通信。ICH 420可提供到与计算装置400通信的I/O装置的接口。ICH 420可通过外设桥(或控制器)424与总线422通信，诸如外设组件互连(PCI)桥、通用串行总线(USB)控制器或其它类型的外设桥或控制器。桥424可在CPU 402与外设装置之间提供数据路径。可以利用其它类型的拓扑。此外，多个总线可例如通过多个桥或控制器与ICH420通信。另外，在本发明的各种实施例中，与ICH 420通信的其它外设可包括集成驱动器电子部件(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))或其它装置。
总线422可与音频装置426、一个或多个磁盘驱动器428及网络接口装置430(其与计算机网络403通信)通信。其它装置可经总线422通信。此外，在本发明的一些实施例中，各种组件(如网络接口装置430)可经高速(例如，通用)I/O总线信道与MCH 408通信。另外，处理器402和MCH 408可组合以形成单个芯片。此外，在本发明的其它实施例中，图形加速器可包括在MCH 408内。
此外，计算系统400可包括易失性和/或非易失性存储器(或储存器)。例如，非易失性存储器可包括以下的一项或多项：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除可编程ROM(EEPROM)、磁盘驱动器(例如，428)、软盘、压缩盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存、磁光盘、或能够存储电子数据(例如，包括指令)的其它类型非易失性机器可读介质。
图5示出根据本发明一个实施例以点对点(PtP)配置布置的计算系统500。具体而言，图5示出处理器、存储器和输入/输出装置通过多个点对点接口互连的系统。参照图1-4所述的操作可由系统500的一个或多个组件执行。
如图5所示，系统500可包括几个处理器，为清晰起见，其中只示出两个处理器502和504。处理器502和504每个可包括本地存储器控制器(MC)506和508，以使能够与存储器510和512通信。存储器510和/或512可存储各种数据，诸如参照图4的存储器412所述的那些数据。
在一个实施例中，处理器502和504可以为参照图4所述的处理器402之一。处理器502和504可分别使用PtP接口电路516和518，经点对点(PtP)接口514交换数据。此外，在本发明的一些实施例中，处理器502和504可包括高速(例如，通用)I/O总线信道，以便于与各种组件(如I/O装置)通信。此外，处理器502和504每个可使用点对点接口电路526、528、530和532，经各个PtP接口522和524与芯片集520交换数据。芯片集520可例如使用PtP接口电路537，经图形接口536进一步与图形电路534交换数据。
本发明的至少一个实施例可提供在处理器502和504内。例如，参照图1-2所述的一个或多个组件可结合处理器502和/或504，分别提供在管芯100和200上。然而，本发明的其它实施例可存在于图5的系统500内的其它电路、逻辑单元或装置中。此外，本发明的其它实施例可分布在图5所示的几个电路、逻辑单元或装置。
芯片集520可使用PtP接口电路541与总线540通信。总线540可与一个或多个装置通信，诸如总线桥542和I/O装置543。经总线544，总线桥542可与其它装置通信，诸如键盘/鼠标545、通信装置546(如调制解调器、网络接口装置或可与计算机网络403通信的其它通信装置)、音频I/O装置547和/或数据存储装置548。数据存储装置548可存储可由处理器502和/或504执行的代码549。
在本发明的各种实施例中，在本文例如参照图1-5所述的操作可实现为硬件(例如，逻辑电路)、软件、固件或它们的组合，其可提供为计算机程序产品，例如，包括机器可读或计算机可读介质，其上存储有用于对计算机编程以执行本文所述进程的指令(或软件过程)。机器可读介质可包括存储装置，如参照图1-5所述的那些装置。
另外，此类计算机可读介质可作为计算机程序产品下载，其中程序可经通信链路(例如，总线、调制解调器或网络连接)，通过载波或其它传播介质中包含的数据信号，从远程计算机(例如，服务器)传送到发出请求的计算机(例如，客户机)。相应地，在本文中，载波应视为包括机器可读介质。
说明书中引用的“一个实施例”、“实施例”或“一些实施例”表示结合实施例所述的特定特性、结构或特征可包括在至少一个实施中。说明书中各个地方出现的短语“在一个实施例中”可全部都指同一实施例，或不全部都指同一实施例。
此外，在说明书和权利要求书中，可使用术语“耦合”和“连接”及其衍生词。在本发明的一些实施例中，“连接”可用于指两个或更多个元件相互直接物理接触或电接触。“耦合”可指两个或更多个元件直接物理接触或电接触。然而，“耦合”还可指两个或更多个元件可相互不直接接触，但仍可相互合作或交互作用。
因此，虽然本发明的实施例已通过对结构特性和/或方法动作特定的语言描述，但要理解，所要求的主题可不限于所述的特定特性或动作。而是，特定特性和动作作为实现所要求主题的样本形式公开。

Claims (9)

1.一种集成电路管芯，包括：
多个域，其中每个域包括：
用于感测所述域中的变化的至少一个传感器；
耦合到所述至少一个传感器的功率管理逻辑，所述功率管理逻辑从所述至少一个传感器接收感测的变化，确定所述域的组件的功耗是否要进行修改，并生成对应于所述域的期望电压的信号；以及
功率调节器，用于从所述集成电路管芯外部的电源接收供电并基于对应于所述域的期望电压的信号调整向所述组件的供电。
2.如权利要求1所述的集成电路管芯，其中所述功率管理逻辑的信号是所述组件的目标操作频率的改变以满足功耗目标的指示。
3.如权利要求1所述的集成电路管芯，其中所述组件包括下列之一：存储器、数字信号处理器引擎、协处理器、向量处理引擎、浮点处理器、存储器控制器、输入/输出控制器、图形控制器、网络处理器或图形处理器。
4.如权利要求1所述的集成电路管芯，其中所述功率管理逻辑基于效率需求或性能需求中的一项或多项来确定所述组件的功耗是否要进行修改。
5.一种调整向集成电路中的域供电的方法，包括：
使用域的传感器感测所述域中的变化；
使用功率管理逻辑基于感测的变化确定集成电路管芯上多个域中的所述域的功耗是否要进行修改；
所述功率管理逻辑向功率调节器指示所述域的所述功耗要进行修改；以及
响应于所生成的信号，在所述功率调节器中调整从外部电源向所述一个或多个域的供电。
6.如权利要求5所述的方法，其中所述信号对应于修改所述域的目标操作频率的指示。
7.如权利要求5所述的方法，其中调整所述供电包括响应于所述信号来调整供给所述域的电压。
8.如权利要求5所述的方法，其中感测所述变化包括感测温度变化。
9.如权利要求5所述的方法，其中确定所述域的所述功耗是否要进行修改是基于效率或性能需求而执行的。
CN2007101991321A 2006-12-08 2007-12-06 用单个电压供给以独立电压操作集成电路逻辑块 Active CN101201640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/636,425 US8397090B2 (en) 2006-12-08 2006-12-08 Operating integrated circuit logic blocks at independent voltages with single voltage supply
US11/636425 2006-12-08

Publications (2)

Publication Number Publication Date
CN101201640A CN101201640A (zh) 2008-06-18
CN101201640B true CN101201640B (zh) 2013-01-02

Family

ID=39363356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101991321A Active CN101201640B (zh) 2006-12-08 2007-12-06 用单个电压供给以独立电压操作集成电路逻辑块

Country Status (3)

Country Link
US (1) US8397090B2 (zh)
CN (1) CN101201640B (zh)
DE (1) DE102007053796B4 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US20090276644A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Structure for semiconductor power distribution and control
US20090273239A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Semiconductor power distribution and control systems and methods
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
WO2012132020A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 情報処理システム、システム管理装置、集積回路
US8769316B2 (en) * 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US10242418B2 (en) * 2011-11-21 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US20150148981A1 (en) * 2013-11-24 2015-05-28 Qualcomm Incorporated System and method for multi-correlative learning thermal management of a system on a chip in a portable computing device
WO2015101827A1 (en) * 2013-12-31 2015-07-09 Mosys, Inc. Integrated main memory and coprocessor with low latency
US10429919B2 (en) * 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
US11353900B2 (en) * 2018-06-27 2022-06-07 Intel Corporation Integrated cross-domain power transfer voltage regulators
US11496135B2 (en) * 2020-06-01 2022-11-08 Gowin Semiconductor Corporation Method and apparatus for providing multiple power domains a programmable semiconductor device
CN112834820B (zh) * 2021-04-09 2024-01-23 杭州万高科技股份有限公司 一种电能表及其计量装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051306B2 (en) * 2003-05-07 2006-05-23 Mosaid Technologies Corporation Managing power on integrated circuits using power islands

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588903A (en) * 1983-10-24 1986-05-13 Energy Conversion Devices, Inc. Amorphous semiconductor devices having increased switching speed due to dynamic signal conditioning
US4893227A (en) * 1988-07-08 1990-01-09 Venus Scientific, Inc. Push pull resonant flyback switchmode power supply converter
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6694438B1 (en) * 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6754086B2 (en) * 1999-07-15 2004-06-22 Incep Technologies, Inc. Integrated magnetic buck converter with magnetically coupled synchronously rectified mosfet gate drive
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
JP2001211640A (ja) * 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
US6802014B1 (en) * 2000-10-26 2004-10-05 Apple Computer, Inc. Method and apparatus for managing power in computer systems
EP1204017B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Device and method for selectively powering down integrated circuit blocks
EP1204016B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Power down protocol for integrated circuits
US6864600B2 (en) * 2001-02-09 2005-03-08 National Semiconductor Corporation Apparatus and method for providing multiple power supply voltages to an integrated circuit
US6577535B2 (en) * 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US6788035B2 (en) * 2001-06-12 2004-09-07 Primarion, Inc. Serial bus control method and apparatus for a microelectronic power regulation system
US6600296B2 (en) * 2001-11-13 2003-07-29 Intel Corporation Method and semiconductor die with multiple phase power converter
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
FI116702B (fi) * 2001-12-20 2006-01-31 Nokia Corp Dynaaminen tehonsäätö integroiduissa piireissä
US20030126477A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for controlling a supply voltage to a processor
JP2003204030A (ja) * 2002-01-07 2003-07-18 Hitachi Ltd 半導体装置およびその製造方法
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
US6803805B2 (en) * 2002-04-09 2004-10-12 International Business Machines Corporation Distributed DC voltage generator for system on chip
EP1363179A1 (en) * 2002-05-17 2003-11-19 STMicroelectronics S.A. Architecture for controlling dissipated power in a system on a chip and related system
US7218085B2 (en) * 2002-05-24 2007-05-15 Arizona Board Of Regents Integrated ZVS synchronous buck DC-DC converter with adaptive control
US6693412B2 (en) * 2002-06-24 2004-02-17 Intel Corporation Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
US6961247B2 (en) 2002-06-27 2005-11-01 Sun Microsystems, Inc. Power grid and bump pattern with reduced inductance and resistance
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
US7028196B2 (en) * 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US6940163B2 (en) * 2002-12-31 2005-09-06 Intel Corporation On die voltage regulator
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US7026797B2 (en) * 2003-03-21 2006-04-11 Tropian, Inc. Extremely high-speed switchmode DC-DC converters
US7181631B2 (en) * 2003-03-25 2007-02-20 Intel Corporation Mechanism to control an on die voltage regulator
US7202648B2 (en) * 2003-05-05 2007-04-10 Intel Corporation Fully integrated DC-to-DC regulator utilizing on-chip inductors with high frequency magnetic materials
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US6873136B2 (en) * 2003-06-17 2005-03-29 Dell Products L.P. Smart VRM to extend the battery life
US7034344B2 (en) * 2003-07-08 2006-04-25 International Rectifier Corporation Integrated semiconductor power device for multiple battery systems
US8037445B2 (en) * 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
GB0324292D0 (en) 2003-10-17 2003-11-19 Huggins Mark Embedded power supplies particularly for large scale integrated circuits
US7062933B2 (en) * 2004-03-24 2006-06-20 Intel Corporation Separate thermal and electrical throttling limits in processors
US7447919B2 (en) * 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
US7284137B2 (en) * 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
JP4477952B2 (ja) * 2004-07-09 2010-06-09 株式会社ルネサステクノロジ 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
US7698576B2 (en) * 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system
US7395440B2 (en) * 2004-10-15 2008-07-01 Nokia Corporation Power management
US7383449B2 (en) * 2004-12-01 2008-06-03 Nokia Siemens Networks Oy Power management for connected circuits
US7878016B2 (en) * 2004-12-30 2011-02-01 Intel Corporation Device and method for on-die temperature measurement
US7275164B2 (en) * 2005-01-31 2007-09-25 International Business Machines Corporation System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
US20060218424A1 (en) * 2005-03-23 2006-09-28 Miron Abramovici Integrated circuit with autonomous power management
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7482792B2 (en) * 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US8589704B2 (en) * 2005-06-16 2013-11-19 Active-Semi, Inc. System for a scalable and programmable power management integrated circuit
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7555664B2 (en) * 2006-01-31 2009-06-30 Cypress Semiconductor Corp. Independent control of core system blocks for power optimization
US7523336B2 (en) * 2006-02-15 2009-04-21 International Business Machines Corporation Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7784050B2 (en) * 2006-03-09 2010-08-24 Harris Technology, Llc Temperature management system for a multiple core chip
US20070271473A1 (en) * 2006-05-18 2007-11-22 Eiichi Hosomi Method and system for a semiconductor device with multiple voltage sensors and power control of semiconductor device with multiple voltage sensors
US7366926B2 (en) * 2006-06-13 2008-04-29 Montage Technology Group Limited On-chip supply regulators
US7617403B2 (en) * 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US8099619B2 (en) * 2006-09-28 2012-01-17 Intel Corporation Voltage regulator with drive override
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051306B2 (en) * 2003-05-07 2006-05-23 Mosaid Technologies Corporation Managing power on integrated circuits using power islands

Also Published As

Publication number Publication date
US8397090B2 (en) 2013-03-12
DE102007053796A1 (de) 2008-06-12
US20080136397A1 (en) 2008-06-12
CN101201640A (zh) 2008-06-18
DE102007053796B4 (de) 2014-01-09

Similar Documents

Publication Publication Date Title
CN101201640B (zh) 用单个电压供给以独立电压操作集成电路逻辑块
US11687135B2 (en) Controlling power delivery to a processor via a bypass
KR101108397B1 (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US9405340B2 (en) Apparatus and method to implement power management of a processor
EP2818972A1 (en) Mapping a performance request to an operating frequency in a processor
TW201339820A (zh) 使用串列介面之適應性電壓比例調整
US20060248355A1 (en) Power throttling system and method for a memory controller
EP2843561A1 (en) Adaptively controlling low power mode operation for a cache memory
WO2016058495A1 (en) Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US11144085B2 (en) Dynamic maximum frequency limit for processing core groups
CN104798034B (zh) 用于协调频率的方法、处理器以及系统
US9898218B2 (en) Memory system with switchable operating bands
CN104011618A (zh) 通过存储器和输入/输出子系统的动态管理的用于高能效和节能的方法、装置和系统
US10551868B2 (en) Multiprocessor systems having processors with different processing capabilities connecting to a clock generator
EP3209106A1 (en) Optimized and intelligent fan control mechanism inside rack system
US10620687B2 (en) Hybrid power management approach
CN104798002B (zh) 在处理器中实施功率消耗占空比
US20220406365A1 (en) Write Timing Compensation
CN116774806B (zh) 动态电压频率调整方法、系统及电子设备
US20220406357A1 (en) Multi-Rail Power Transition
US20060152993A1 (en) Electronic apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant