DE102007053796B4 - Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung - Google Patents

Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung Download PDF

Info

Publication number
DE102007053796B4
DE102007053796B4 DE102007053796.6A DE102007053796A DE102007053796B4 DE 102007053796 B4 DE102007053796 B4 DE 102007053796B4 DE 102007053796 A DE102007053796 A DE 102007053796A DE 102007053796 B4 DE102007053796 B4 DE 102007053796B4
Authority
DE
Germany
Prior art keywords
power
integrated circuit
area
power consumption
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007053796.6A
Other languages
English (en)
Other versions
DE102007053796A1 (de
Inventor
Stephan Gunter
Edward Burton
Anant Deval
Stephan Jourdan
Robert Greiner
Michael Cornaby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102007053796A1 publication Critical patent/DE102007053796A1/de
Application granted granted Critical
Publication of DE102007053796B4 publication Critical patent/DE102007053796B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

Integrierter Schaltkreis-Chip (100), der aufweist: mehrere Bereiche (102), wobei jeder Bereich (102) aufweist: zumindest einen Sensor (104), der eingerichtet ist zum Abtasten von Veränderungen von einem oder mehreren aus der Gruppe, umfassend die Größenordnung des Halbleiterfertigungsprozesses, die Betriebsspannung, die Temperatur und Eingangs-Vektoren oder -werte innerhalb des Bereichs (102); eine Energieverwaltungslogik (105), die mit dem zumindest einen Sensor (104) gekoppelt ist, wobei die Energieverwaltungslogik (105) eingerichtet ist, abgetastete Veränderungen von dem zumindest einen Sensor (104) zu empfangen, zu bestimmen, ob der Stromverbrauch durch eine Komponente des Bereichs (102) zu modifizieren ist, und ein einer gewünschten Spannung für den Bereich (102) entsprechendes Signal zu erzeugen; und einen Stromregler (106), um eine Stromzufuhr von einer Stromversorgung (110), die sich außerhalb des integrierten Schaltkreis-Chips befindet, zu empfangen; und eine Stromzufuhr zu der Komponente basierend auf dem einer gewünschten Spannung für den Bereich (102) entsprechenden Signal zu justieren.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die vorliegende Offenbarung bezieht sich allgemein auf das Gebiet der Elektronik. Insbesondere bezieht sich eine Ausführungsform der Erfindung auf das Betreiben integrierter Schaltkreis(IC)-Logikblöcke mit unabhängigen Spannungen mit einer einzelnen Spannungsversorgung.
  • Beim Versorgen von IC-Chips (IC-Dies) mit Strom können mehrere Stromschienen verwendet werden, um verschiedene Komponenten, die auf dem Chip (Die) vorhanden sind, mit Strom zu versorgen. Zu diesem Zweck kann jeder der Komponenten eine zuvor festgelegte Menge an Stromressourcen zugewiesen werden. Zum Beispiel können einige existierende Prozessoren alle Logikblöcke, die auf dem Prozessor-Chip vorhanden sind, mit derselben Spannung und Frequenz betreiben. Alternativ können unabhängige Spannungsversorgungen für jeden unabhängigen Logikblock vorhanden sein. Jedoch gestattet das Teilen der Stromversorgung im Voraus keine dynamische Stromzuteilung. Des Weiteren können die Kosten des Bereitstellens dieser unabhängigen Spannungsversorgungen oft unwirtschaftlich sein.
  • US 7,051,306 B2 offenbart eine Leistungsverwaltung für eine integrierte Schaltung, bei der Leistungsinseln gebildet werden. Die Stromversorgung für jede der Leistungsinseln wird unabhängig gesteuert, wobei ein Powermanager einen Zielleistungspegel für eine der Leistungsinseln bestimmt und dann Maßnahmen zur Änderung eines Verbrauchsleistungspegels einer der Leistungsinseln auf den Zielleistungspegel festlegt. Der Powermanager führt dann die Maßnahme zur Änderung des Verbrauchsleistungspegels einer der Leistungsinseln auf den Zielleistungspegel durch.
  • US 2003/0131268 A offenbart ein elektronisches System mit mehreren Hardware-Einheiten und einer hardwarebasierten Leistungssteuerungslogik. Um eine der Hardware-Einheiten aus einen Modus niedriger Leistung in den Betriebsmodus zu transferieren, übermittelt die Hardware-Einheit zur Leistungssteuerungseinheit ein erstes Statussignal, um die Hardware-Einheit aus dem Modus niedriger Leistung in einen Aufwachmodus zu übertragen und darüber hinaus ein zweites Startsignal, um die Hardware-Einheit vom Aufwachmodus in den Betriebsmodus zu übertragen.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung sowie ein entsprechendes Verfahren bereitzustellen, mit welchen IC-Chips, die mehrere Bereiche aufweisen, effizient mit Strom versorgt werden können.
  • Diese Aufgabe wird gelöst durch einen integrierten Schaltkreischip mit den Merkmalen gemäß Anspruch 1 sowie ein Verfahren mit den Merkmalen gemäß Anspruch 5.
  • Vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die detaillierte Beschreibung erfolgt unter Bezug auf die beigefügten Figuren. In den Figuren bezeichnet die äußerst-linken Ziffern einer Bezugszahl die Figur, in der die Bezugszahl zum ersten Mal erscheint. Die Verwendung der gleichen Bezugszahlen in verschiedenen Figuren bezeichnet ähnliche oder identische Elemente.
  • 1 und 2 stellen Blockschaubilder von Bereichen und anderer Logik dar, die sich auf IC-Chips befinden können, gemäß verschiedenen Ausführungsformen.
  • 3 stellt ein Flußdiagramm eines Verfahrens gemäß einer Ausführungsform dar.
  • 4 und 5 stellen Blockschaubilder von Computersystemen gemäß verschiedenen Ausführungsformen der Erfindung dar.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung werden zahlreiche konkrete Details dargelegt, um ein gründliches Verständnis von verschiedenen Ausführungsformen zu ermöglichen. Jedoch können verschiedene Ausführungsformen der Erfindung auch ohne die konkreten Details praktiziert werden. In anderen Fällen wurden bestens bekannte Verfahren, Vorgehensweisen, Komponenten und Schaltkreise nicht im Detail beschrieben, um nicht die konkreten Ausführungsformen der Erfindung in den Hintergrund treten zu lassen. Des Weiteren können verschiedene Aspekte von Ausführungsformen der Erfindung unter Verwendung verschiedener Mittel ausgeführt werden, wie zum Beispiel integrierter Halbleiterschaltkreise (”Hardware”), computerlesbarer Instruktionen, die in einem oder mehreren Programmen organisiert sind (”Software”), oder einer Kombination aus Hardware und Software. Für die Zwecke dieser Offenbarung bedeutet die Erwähnung von ”Logik” entweder Hardware, Software oder eine Kombination daraus.
  • Einige der im vorliegenden Text besprochenen Ausführungsformen können Techniken bereitstellen, um die Stromzufuhr zu einem oder mehreren Bereichen in einem IC auf der Grundlage einer Bestimmung (oder Anzeige) zu justieren, daß der Stromverbrauch durch Komponenten des entsprechenden Bereichs zu verändern ist. In einer Ausführungsform kann jeder IC-Chip mehrere Bereiche enthalten. Der Strom, der durch eine oder mehrere Komponenten verbraucht wird, die in jedem Bereich vorhanden sind, kann individuell eingestellt werden. Des Weiteren kann eine einzelne Stromversorgung (die sich außerhalb des Chips befinden kann) Strom in Stromregler einspeisen, die den Stromverbrauch der Komponenten in jedem Bereich justieren.
  • Außerdem können einige Ausführungsformen in verschiedenen Umgebungen bereitgestellt werden, wie zum Beispiel jenen, die mit Bezug auf 15 besprochen werden. Zum Beispiel veranschaulicht 1 ein Blockschaubild von Bereichen und anderer Logik, die auf einem IC-Chip 100 vorhanden sein können, gemäß einer Ausführungsform. Der Chip 100 kann einen oder mehrere Bereiche 102-1 bis 102-M enthalten. Jeder der Bereiche 102-1 bis 102-M kann verschiedene Komponenten enthalten, aber zur besseren Übersichtlichkeit sind Musterkomponenten lediglich mit Bezug auf den Bereich 102-1 gezeigt.
  • Wie in 1 veranschaulicht, kann jeder Bereich einen oder mehrere Sensoren 104, eine Energieverwaltungslogik 105, einen Stromregler 106 und einen oder mehrere Logikblöcke 108 enthalten. Die Sensoren 104 können Veränderungen (wie zum Beispiel Veränderungen der Größenordnung des Haltleiterfertigungsprozesses (P), der Betriebsspannung (V), der Temperatur (T) und der Eingangsvektoren oder -werte (I) (PVTI)) innerhalb des entsprechenden Bereichs detektieren. In einer Ausführungsform können die Sensoren 104 mit einer oder mehreren Komponenten des entsprechenden Bereichs gekoppelt sein (zum Beispiel einem oder mehreren der Logikblöcke 108 in dem Bereich 102-1). Die Energieverwaltungslogik 105 kann mit den Sensoren 104 gekoppelt sein und detektierte Veränderungen nutzen, um eine oder mehrere Justierungen an der Sollbetriebsfrequenz eines oder mehrerer der Logikblöcke 108 zu veranlassen. Der Stromregler 106 kann die Stromzufuhr durch eine Stromversorgung 110 (die sich in einer Ausführungsform außerhalb des IC-Chips 100 befinden kann) zu einer oder mehreren Komponenten des entsprechenden Bereichs, wie zum Beispiel einem oder mehreren der Logikblöcke 108, justieren. In einer Ausführungsform kann der Stromregler 106 einen Stromgattertransistor enthalten (wie zum Beispiel einen Strom-Metalloxidhalbleiterfeldeffekttransiator (MOSFET)), der durch Modulieren seiner Gatterimpedanz als ein Linearregler verwendet werden kann. Der Stromregler 106 kann auch Induktoren, Kondensatoren usw. enthalten.
  • In einer Ausführungsform kann die Energieverwaltungslogik 105 (anstelle der detektierten Werte oder in Verbindung mit den detektierten Werten, die durch die Sensoren 104 ausgegeben werden) anhand eines oder mehrerer eines Effizienzbedarfs und/oder eines Leistungsbedarfs bestimmen, ob der Stromverbrauch durch eine oder mehrere Komponenten jedes der mehreren Bereiche 102 zu modifizieren ist. Effizienz- und/oder Leistungsbedürfnisse können durch verschiedene Techniken konfiguriert werden, wie zum Beispiel zuvor festgelegte Schwellenwerte, Analyse von Eingangsvektoren oder -werten usw.
  • In einer Ausführungsform kann die Logik 105 ein Signal erzeugen und an den Stromregler 106 senden, das der Sollbetriebsfrequenz einer oder mehrerer Komponenten des Bereichs 102-1, wie zum Beispiel den Logikblöcken 108, entspricht. In einigen Ausführungsformen kann das Signal eine Anzeige sein, die Frequenz zu ändern, um einen gewünschten Soll-Stromverbrauch zu erfüllen. In verschiedenen Ausführungsformen kann das gesendete Signal eine delta-Frequenzänderung anzeigen, oder es kann eine Anzeige sein, die Frequenz der Komponente zu erhöhen oder zu verringern. In einer Ausführungsform kann der Stromregler 106 die Spannung, die der einen oder den mehreren Komponenten zugeführt wird, in Reaktion auf das gesendete Signal justieren. In einer Ausführungsform kann das Justieren der zugeführten Spannung zum Beispiel in Verbindung mit einer Betriebsfrequenzänderung erfolgen, wo der Pegel sowohl der zugeführten Spannung als auch der Betriebsfrequenz einer oder mehrerer Komponenten verringert wird. In einigen Ausführungsformen können die Komponenten (wie zum Beispiel die Logikblöcke 108) eines oder mehrere des Folgenden enthalten: einen Prozessorkern, einen Speicher (wie zum Beispiel einen privaten oder gemeinsam genutzten Cache oder einen Haupt- oder Systemspeicher), eine digitale Signalprozessormaschine, einen Koprozessor, eine Vektorverarbeitungsmaschine, einen Gleitkommaprozessor, einen Speicher-Controller, einen Eingabe/Ausgabe-Controller, einen Grafik-Controller, einen Netzwerkprozessor, einen Router (der zum Beispiel dafür verwendet werden kann, zwischen verschiedenen Komponenten des Chips 100 und/oder zwischen Komponenten des Chips 100 und anderen (nicht gezeigten) Chips zu kommunizieren), und/oder einen Grafikprozessor. Des Weiteren kann der Chip 100 in jeder geeigneten Rechnervorrichtung angeordnet sein, wie zum Beispiel einem persönlichen digitalen Assistenten (PDA), einem Mobiltelefon, einem Laptop-Computer, einem Desktop-Computer, einem Server-Computer (einschließlich eines Servers, der Blade-Module verwendet, auch als ein ”Blade-Server” bezeichnet), einem Arbeitsplatzrechner usw. Des Weiteren kann der Chip 100 in einer oder mehreren Komponenten des Systems 400 von 4 und/oder 500 von 5 in verschiedenen Ausführungsformen angeordnet sein.
  • 2 veranschaulicht ein Blockschaubild von Bereichen, die auf einem IC-Chip 200 vorhanden sind, gemäß einer Ausführungsform. In einer Ausführungsform können Bereiche 202-1 bis 202-M (zusammen im vorliegenden Text als ”Bereiche 202” bezeichnet) ähnlich den Bereichen 102-1 bis 102-M von 1 sein oder die gleichen wie die Bereiche 102-1 bis 102-M von 1 sein. Eine Energieverwaltungseinheit 204 kann mit Bereichen 202 gekoppelt sein und kann den Stromverbrauch von Komponenten justieren, die in den Bereichen 202 vorhanden sind (wie zum Beispiel der Logikblöcke 108, die mit bezug auf 1 besprochen wurden).
  • Des Weiteren können die Bereiche 202-1 bis 202-M mehr oder weniger Komponenten als die Bereiche 102-1 bis 102-M von 1 aufweisen. Zum Beispiel können ein oder mehrere der Bereiche 202 die Sensoren 104 und/oder Logikblöcke 108 enthalten. In einer Ausführungsform kann die Energieverwaltungseinheit 204 einen Stromregler (wie zum Beispiel den Stromregler 106, der mit Bezug auf 1 besprochen wurde) für jeden der Bereiche 202 enthalten. Alternativ kann ein Stromregler (wie zum Beispiel der Stromregler 106, der mit Bezug auf 1 besprochen wurde) in jedem der Bereiche 202 enthalten sein. Des Weiteren kann der durch die Stromversorgung 110 ausgegebene Strom direkt zu den Bereichen 202 geleitet werden (nicht gezeigt), und die Energieverwaltungseinheit 204 kann ein Signal erzeugen und an die Stromregler in jedem Bereich 202 senden, um den Stromverbrauch verschiedener Komponenten der Bereiche 202 zu justieren. Somit kann in einer Ausführungsform die Energieverwaltungseinheit 204 die Operationen, die im vorliegenden Text mit Bezug auf die Energieverwaltungslogik 105 besprochen wurde, für alle Bereiche des IC-Chips 200 ausführen. Diese Ausführungsform kann das Treffen von Energieverwaltungsentscheidungen gestatten, während der Zustand und das Soll für alle Komponenten des Chips 200 anstatt für einzelne Bereiche, wie zum Beispiel in der mit Bezug auf 1 besprochenen Ausführungsform, in Betracht gezogen werden. Alternativ kann die Energieverwaltungseinheit 204 auch lediglich den Zustand und die Soll-Werte in individuellen Bereichen für Komponenten innerhalb jedes Bereichs in Betracht ziehen und den entsprechenden Stromregler (der in der Einheit 204 und/oder in Bereichen 202 angeordnet sein kann) veranlassen, den Stromverbrauch verschiedener Komponenten in den Bereichen 202 zu justieren.
  • 3 veranschaulicht ein Flußdiagramm eines Verfahrens 300 zum Justieren des Stromverbrauchs in einem Bereich gemäß einer Ausführungsform. In einer Ausführungsform können verschiedene Komponenten, die mit Bezug auf die 12, 4 und 5 besprochen wurden, verwendet werden, um eine oder mehrere der Operationen auszuführen, die mit Bezug auf 3 besprochen wurden. Zum Beispiel kann das Verfahren 300 verwendet werden, um den Stromverbrauch der Logikblöcke, die mit Bezug auf 1 besprochen wurden, zu justieren.
  • Wenden wir uns den 13 zu. In einer Operation 302 wird bestimmt, ob der Stromverbrauch einer oder mehrerer Komponenten, die in einem Bereich eines IC-Chips vorhanden sind, zu justieren ist. Zum Beispiel können die Energieverwaltungslogik 105, der Stromregler 106 und/oder die Energieverwaltungseinheit 204 in Operation 302 verwendet werden, um den Stromverbrauch von Logikblöcken 108 zu justieren, wie es zum Beispiel mit Bezug auf die 1 und 2 besprochen wurde. In einer Operation 304, wenn der Stromverbrauch nicht zu justieren ist, kehrt das Verfahren 300 zu Operation 302 zurück.
  • Anderenfalls kann, wenn der Stromverbrauch zu justieren ist, in einer Operation 306 ein Signal erzeugt werden, um die Stromjustierung zu veranlassen. Zum Beispiel können die Logik 105 und/oder die Energieverwaltungseinheit 204 ein Signal erzeugen, um dem Stromregler 106 (der in der Einheit 204 und/oder in den Bereichen 102 oder 202 angeordnet sein kann) anzuzeigen, daß der Stromverbrauch einer entsprechenden Komponente zu justieren ist. Wie mit Bezug auf die 1 und 2 besprochen, kann in einer Ausführungsform das erzeugte Signal der Sollbetriebsfrequenz der Komponente entsprechen. In einer Operation 308 kann der Stromverbrauch in dem entsprechenden Bereich justiert werden. Zum Beispiel kann der Stromregler 106 den Stromverbrauch der Logikblöcke 108 entsprechend einem Signal justieren, das durch die Logik 105 und/oder 204 erzeugt wurde. In einer Ausführungsform kann der Stromregler 106 die der Komponente zugeführte Spannung in Reaktion auf das erzeugte Signal justieren.
  • 4 veranschaulicht ein Blockschaubild eines Computersystems 400 gemäß einer Ausführungsform der Erfindung. Das Computersystem 400 kann eine oder mehrere zentrale Verarbeitungseinheiten (CPUs) 402 oder Prozessoren enthalten, die über ein Verbindungsnetz (oder einen Bus) 404 kommunizieren. Die Prozessoren 402 können einen Allzweckprozessor, einen Netzwerkprozessor (der Daten verarbeitet, die über ein Computernetzwerk 403 übermittelt werden), oder sonstige Arten von Prozessoren enthalten (einschließlich eines Reduced Instruction Set Computer(RISC)-Prozesors oder eines Complex Instruction Set Computer(CISC)-Prozesors)). Des Weiteren können die Prozessoren 402 ein Einzel- oder Mehrkerndesign aufweisen. Die Prozessoren 402 mit einem Mehrkerndesign können verschiedene Arten von Prozessorkernen auf demselben IC-Chip (wie zum Beispiel den Chips 100 und 200 der 1 und 2) integrieren. Außerdem können die Prozessoren 402 mit einem Mehrkerndesign als symmetrische oder asymmetrische Mehrfachprozessoren implementiert sein. In einer Ausführungsform können ein oder mehrere der Prozessoren 402 auf den Chips 100 und/oder 200 der 1 und 2 vorhanden sein. Überdies können die mit Bezug auf die 13 besprochenen Operationen durch eine oder mehrere Komponenten des Systems 400 ausgeführt werden.
  • Ein Chipsatz 406 kann auch mit dem Verbindungsnetzwerk 404 kommunizieren. Der Chipsatz 406 kann einen Speichersteuerhub (MCH) 408 enthalten. Der MCH 408 kann einen Speicher-Controller 410 enthalten, der mit einem Speicher 412 kommuniziert. Der Speicher 412 kann Daten, einschließlich Instruktionssequenzen, speichern, die durch die CPU 402 oder durch eine sonstige Komponente ausgeführt werden, die in dem Computersystem 400 enthalten ist. In einer Ausführungsform der Erfindung kann der Speicher 412 einen oder mehrere flüchtige Speicherbausteine enthalten, wie zum Beispiel Direktzugriffsspeicher (RAM), dynamischen RAM (DRAM), synchronen DRAM (SDRAM), statischen RAM (SRAM) oder sonstige Arten von Speicherbausteinen. Nicht-flüchtiger Speicher kann ebenfalls verwendet werden, wie zum Beispiel eine Festplatte. Weitere Vorrichtungen können über das Verbindungsnetzwerk 404, wie zum Beispiel mehrere CPUs und/oder mehrere Systemspeicher, kommunizieren.
  • Der MCH 408 kann außerdem eine Grafikschnittstelle 414 enthalten, die mit einer Anzeigevorrichtung 416 kommuniziert. In einer Ausführungsform der Erfindung kann die Grafikschnittstelle 414 über einen Accelerated Graphics Port (AGP) mit der Anzeigevorrichtung 416 kommunizieren. In einer Ausführungsform der Erfindung kann die Anzeige 416 (wie zum Beispiel ein Flachbildschirm) mit der Grafikschnittstelle 414 zum Beispiel über einen Signalwandler kommunizieren, der eine digitale Darstellung eines Bildes, das in einer Speichervorrichtung wie zum Beispiel einem Videospeicher oder Systemspeicher gespeichert ist, in Anzeigesignale umsetzt, die durch die Anzeige 416 interpretiert und angezeigt werden. Die durch die Anzeigevorrichtung erzeugten Anzeigesignale können verschiedene Steuervorrichtungen durchlaufen, bevor sie durch die Anzeige 416 interpretiert und anschließend auf der Anzeige 416 angezeigt werden.
  • Eine Hubschnittstelle 418 kann es dem MCH 408 und einem Eingabe/Ausgabe-Steuerhub (ICH) 420 ermöglichen, miteinander zu kommunizieren. Der ICH 420 kann eine Schnittstelle für ein oder mehrere I/O-Geräte bilden, die mit dem Computersystem 400 kommunizieren. Der ICH 420 kann mit einem Bus 422 über eine Peripheriebrücke (oder einen Controller) 424 kommunizieren, wie zum Beispiel eine Peripheral Component Interconnect(PCI)-Brücke, einen Universal Serial Bus(USB)-Controller oder sonstige Arten von Peripheriebrücken oder Controller. Die Brücke 424 kann einen Datenpfad zwischen der CPU 402 und Peripheriegeräten bilden. Es können auch andere Arten von Topologien verwendet werden. Des Weiteren können mehrere Busse mit dem ICH 420 zum Beispiel über mehrere Brücken oder Controller kommunizieren. Des Weiteren können in verschiedenen Ausführungsformen der Erfindung zu weiteren Peripheriegeräten, die mit dem ICH 420 kommunizieren, Folgende gehören: eine oder mehrere Integrated Drive Electronics(IDE)- oder Small Computer System Interface(SCSI)-Festplatten, ein oder mehrere USB-Ports, eine Tastatur, eine Maus, ein oder mehrere Parallelports, ein oder mehrere serielle Ports, ein oder mehrere Diskettenlaufwerke, digitaler Ausgabe-Support (zum Beispiel digitale Videoschnittstelle (DVI)), oder sonstige Geräte.
  • Der Bus 422 kann mit einem Audio-Gerät 426, einem oder mehreren Disk-Laufwerken 428 und einer Netzwerkschnittstellenkomponente 430 (die mit dem Computernetzwerk 403 kommuniziert) kommunizieren. Es können noch andere Vorrichtungen über den Bus 422 kommunizieren. Des Weiteren können in einigen Ausführungsformen der Erfindung verschiedene Komponenten (wie zum Beispiel die Netzwerkschnittstellenkomponente 430) über einen Hochgeschwindigkeits(zum Beispiel Altzweck)-I/O-Buskanal mit dem MCH 408 kommunizieren. Außerdem können der Prozessor 402 und der MCH 408 zu einem einzelnen Chip kombiniert werden. Des Weiteren kann in anderen Ausführungsformen der Erfindung ein Grafikbeschleuniger in dem MCH 408 enthalten sein.
  • Des Weiteren kann das Computersystem 400 flüchtigen und/oder nicht-flüchtigen Speicher enthalten. Zum Beispiel kann zu nicht-flüchtigem Speicher eines oder mehrere des Folgenden gehören: Nurlesespeicher (ROM), programmierbarer ROM (PROM), löschbarer PROM (EPROM), elektrisch löschbarer PROM (EEPROM), ein Disk-Laufwerk (zum Beispiel 428), eine Diskette, eine Compact-Disc-ROM (CD-ROM), eine Digital Versatile Disk (DVD), Flash-Speicher, eine magentooptische Disk oder weitere Arten nicht-flüchtiger maschinenlesbarer Medien, die elektronische Daten speichern können (die zum Beispiel Instruktionen enthalten).
  • 5 veranschaulicht ein Computersystem 500, das in einer Punkt-zu-Punkt(PtP)-Konfiguration angeordnet ist, gemäß einer Ausführungsform der Erfindung. Insbesondere zeigt 5 ein System, wo Prozessoren, Speicher und Eingabe/Ausgabe-Geräte durch eine Anzahl von Punkt-zu-Punkt-Schnittstellen miteinander verbunden sind. Die mit Bezug auf die 14 besprochenen Operationen können durch eine oder mehrere Komponenten des Systems 500 ausgeführt werden.
  • Wie in 5 veranschaulicht, kann das System 500 mehrere Prozessoren enthalten, von denen nur zwei Prozessoren, 502 und 504, der besseren Übersichtlichkeit halber gezeigt sind. Die Prozessoren 502 und 504 können jeweils einen lokalen Speicher-Controller (MC) 506 und 508 enthalten, um eine Kommunikation mit Speichern 510 und 512 zu ermöglichen. Die Speicher 510 und/oder 512 können verschiedene Daten speichern, wie zum Beispiel jene, die mit Bezug auf den Speicher 412 von 4 besprochen wurden.
  • In einer Ausführungsform können die Prozessoren 502 und 504 einer der Prozessoren 402 sein, die mit Bezug auf 4 besprochen wurden. Die Prozessoren 502 und 504 können Daten über eine Punkt-zu-Punkt(PtP)-Schnittstelle 514 unter Verwendung von PtP-Schnittstellenschaltungen 516 bzw. 518 austauschen. Des Weiteren können die Prozessoren 502 und 504 in einigen Ausführungsformen der Erfindung einen Hochgeschwindigkeits(zum Beispiel Allzweck)-I/O-Buskanal enthalten, um eine Kommunikation mit verschiedenen Komponenten (wie zum Beispiel einem oder mehreren I/O-Geräten) zu ermöglichen. Des Weiteren können die Prozessoren 502 und 504 jeweils Daten mit einem Chipsatz 520 über individuelle PtP-Schnittstellen 522 und 524 unter Verwendung von Punkt-zu-Punkt-Schnittstellenschaltungen 526, 528, 530 und 532 austauschen. Der Chipsatz 520 kann des Weiteren Daten mit einer Grafikschaltung 534 über eine Grafikschnittstelle 536 zum Beispiel unter Verwendung einer PtP-Schnittstellenschaltung 537 austauschen.
  • Mindestens eine Ausführungsform der Erfindung kann in den Prozessoren 502 und 504 vorhanden sein. Zum Beispiel können eine oder mehrere der Komponenten, die mit Bezug auf die 12 besprochen wurden, auf den Chips 100 bzw. 200 in Verbindung mit den Prozessoren 502 und/oder 504 vorhanden sein. Es können jedoch auch andere Ausführungsformen der Erfindung in anderen Schaltungen, Logikeinheiten oder Vorrichtungen innerhalb des Systems 500 von 5 existieren. Des Weiteren können noch weitere Ausführungsformen der Erfindung über mehrere Schaltungen, Logikeinheiten oder Vorrichtungen, die in 5 veranschaulicht sind, verteilt sein.
  • Der Chipsatz 520 kann mit einem Bus 540 unter Verwendung einer PtP-Schnittstellenschaltung 541 kommunizieren. Der Bus 540 kann mit einer oder mehreren Vorrichtungen kommunizieren, wie zum Beispiel einer Busbrücke 542 und I/O-Geräten 543. Über einen Bus 544 kann die Busbrücke 542 mit anderen Geräten kommunizieren, wie zum Beispiel einer Tastatur/Maus 545, Kommunikationsgeräten 546 (wie zum Beispiel Modems, Netzwerkschnittstellenkomponenten oder sonstigen Kommunikationsgeräten, die mit dem Computernetzwerk 403 kommunizieren können), einem Audio-I/O-Gerät 547 und/oder einer Datenspeichervorrichtung 548. Die Datenspeichervorrichtung 548 kann Code 549 speichern, der durch die Prozessoren 502 und/oder 504 ausgeführt werden kann.
  • In verschiedenen Ausführungsformen der Erfindung können die im vorliegenden Text, zum Beispiel mit Bezug auf die 15, besprochenen Operationen als Hardware (zum Beispiel Logikschaltungen), Software, Firmware oder Kombinationen davon implementiert werden, die als ein Computerprogrammprodukt vorliegen können, das zum Beispiel ein maschinenlesbares oder computerlesbares Medium enthält, auf dem Instruktionen (oder Software-Abläufe) gespeichert sind, die dafür verwendet werden, einen Computer zu programmieren, um einen im vorliegenden Text besprochenen Prozeß auszuführen. Bei dem maschinenlesbaren Medium kann es sich um eine Speichervorrichtung handeln, wie zum Beispiel jene, die mit Bezug auf die 15 besprochen wurden.
  • Außerdem können solche computerlesbaren Medien als ein Computerprogrammprodukt heruntergeladen werden, wobei das Programm von einem räumlich abgesetzten Computer (zum Beispiel einem Server) zu einem anfordernden Computer (zum Beispiel einem Client) mittels Datensignalen, die in einer Trägerwelle verkörpert sind, oder mittels eines anderen Ausbreitungsmediums über eine Kommunikationsverbindung (zum Beispiel einen Bus, ein Modem oder eine Netzwerkverbindung) übertragen werden kann. Dementsprechend ist im Sinne des vorliegenden Textes eine Trägerwelle so zu verstehen, daß sie ein maschinenlesbares Medium darstellt.
  • Wenn in der Spezifikation von ”einer Ausführungsform” oder ”einigen Ausführungsformen” die Rede ist, so bedeutet das, daß ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das in Verbindung mit der einen oder den mehreren Ausführungsformen beschrieben wurde, in mindestens einer Implementierung enthalten sein kann. Das Vorkommen der Wendung ”in einer Ausführungsform” an verschiedenen Stellen in der Spezifikation kann sich – muß sich aber nicht – immer auf dieselbe Ausführungsform beziehen.
  • Des Weiteren können in der Beschreibung und in den Ansprüchen die Begriffe ”gekoppelt” und ”verbunden”, zusammen mit ihren Ableitungen, verwendet werden. In einigen Ausführungsformen der Erfindung kann ”verbunden” verwendet werden, um anzuzeigen, daß zwei oder mehr Elemente sich in direktem physischem oder elektrischem Kontakt miteinander befinden. ”Gekoppelt” kann bedeuten, daß zwei oder mehr Elemente sich in direktem physischem oder elektrischem Kontakt befinden. Jedoch kann ”gekoppelt” auch bedeuten, daß zwei oder mehr Elemente sich nicht in direktem Kontakt miteinander befinden, aber dennoch zusammenwirken oder miteinander interagieren.
  • Obgleich also Ausführungsformen der Erfindung in Worten beschrieben wurden, die für strukturelle Merkmale und/oder methodologische Handlungsweisen spezifisch sind, versteht es sich, daß der beanspruchte Gegenstand der Erfindung nicht auf die beschriebenen konkreten Merkmale oder Handlungsweisen beschränkt zu sein braucht. Vielmehr sind die konkreten Merkmale und Handlungsweisen als beispielhafte Formen des Implementierens des beanspruchten Gegenstands der Erfindung offenbart.

Claims (9)

  1. Integrierter Schaltkreis-Chip (100), der aufweist: mehrere Bereiche (102), wobei jeder Bereich (102) aufweist: zumindest einen Sensor (104), der eingerichtet ist zum Abtasten von Veränderungen von einem oder mehreren aus der Gruppe, umfassend die Größenordnung des Halbleiterfertigungsprozesses, die Betriebsspannung, die Temperatur und Eingangs-Vektoren oder -werte innerhalb des Bereichs (102); eine Energieverwaltungslogik (105), die mit dem zumindest einen Sensor (104) gekoppelt ist, wobei die Energieverwaltungslogik (105) eingerichtet ist, abgetastete Veränderungen von dem zumindest einen Sensor (104) zu empfangen, zu bestimmen, ob der Stromverbrauch durch eine Komponente des Bereichs (102) zu modifizieren ist, und ein einer gewünschten Spannung für den Bereich (102) entsprechendes Signal zu erzeugen; und einen Stromregler (106), um eine Stromzufuhr von einer Stromversorgung (110), die sich außerhalb des integrierten Schaltkreis-Chips befindet, zu empfangen; und eine Stromzufuhr zu der Komponente basierend auf dem einer gewünschten Spannung für den Bereich (102) entsprechenden Signal zu justieren.
  2. Integrierter Schaltkreis-Chip nach Anspruch 1, wobei die Energieverwaltungslogik (105) eine Änderung einer Sollbetriebsfrequenz der einen oder der mehreren Komponenten zeigt, um einen Soll-Stromverbrauch zu erfüllen.
  3. Integrierter Schaltkreis-Chip nach Anspruch 1, wobei die Komponente eines von dem Folgenden umfaßt: einen Speicher, eine digitale Signalprozessormaschine, einen Koprozessor, eine Vektorverarbeitungsmaschine, einen Gleitkommaprozessor, einen Speicher-Controller, einen Eingabe/Ausgabe-Controller, einen Grafik-Controller, einen Netzwerkprozessor oder einen Grafikprozessor.
  4. Integrierter Schaltkreis-Chip nach Anspruch 1, wobei die Energieverwaltungslogik (105) eingerichtet ist, anhand eines oder mehrerer eines Effizienzbedarfs oder eines Leistungsbedarfs zu bestimmen, ob der Stromverbrauch der Komponente zu verändern ist.
  5. Verfahren, das aufweist: Abtasten einer Veränderung von einem oder mehreren aus der Gruppe, umfassend die Größenordnung des Halbleiterfertigungsprozesses, die Betriebsspannung, die Temperatur und Eingangs-Vektoren oder -werte in einem Bereich (102) unter Verwendung eines Sensors (104) des Bereichs; Bestimmen (302), ob ein Stromverbrauch des Bereichs (102) einer Mehrzahl von Bereichen auf einem integrierten Schaltkreis-Chip basierend auf einer abgetasteten Veränderung unter Verwendung einer Energieverwaltungslogik (105) zu verändern ist; wobei die Energieverwaltungslogik (105) einem Spannungsregler (106) anzeigt, daß der Stromverbrauch des Bereichs zu verändern ist; und Justieren (308) einer Stromzufuhr von einer externen Stromversorgung im Spannungsregler (106) zu dem einen oder den mehreren Bereichen (102) in Reaktion auf das erzeugte Signal.
  6. Verfahren nach Anspruch 5, wobei das Signal einem Anzeigen entspricht, Sollbetriebsfrequenzen des Bereichs zu verändern.
  7. Verfahren nach Anspruch 5, wobei das Justieren der Stromzufuhr das Justieren einer Spannung, die dem Bereich zugeführt wird, in Reaktion auf das Signal umfaßt.
  8. Verfahren nach Anspruch 5, wobei das Abtasten der Veränderung das Detektieren einer Temperaturveränderung umfaßt.
  9. Verfahren nach Anspruch 5, wobei ein Bestimmen, ob der Stromverbrauch des Bereichs zu verändern ist, anhand von Effizienz- oder Leistungsbedürfnissen ausgeführt wird.
DE102007053796.6A 2006-12-08 2007-11-12 Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung Active DE102007053796B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/636,425 US8397090B2 (en) 2006-12-08 2006-12-08 Operating integrated circuit logic blocks at independent voltages with single voltage supply
US11/636,425 2006-12-08

Publications (2)

Publication Number Publication Date
DE102007053796A1 DE102007053796A1 (de) 2008-06-12
DE102007053796B4 true DE102007053796B4 (de) 2014-01-09

Family

ID=39363356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007053796.6A Active DE102007053796B4 (de) 2006-12-08 2007-11-12 Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung

Country Status (3)

Country Link
US (1) US8397090B2 (de)
CN (1) CN101201640B (de)
DE (1) DE102007053796B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US20090273239A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Semiconductor power distribution and control systems and methods
US20090276644A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Structure for semiconductor power distribution and control
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
JPWO2012132020A1 (ja) * 2011-03-31 2014-07-24 富士通株式会社 情報処理システム、システム管理装置、集積回路
US8769316B2 (en) * 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
CN108509021B (zh) * 2011-11-21 2021-11-09 英特尔公司 用于性能改善的可重配置图形处理器
US20150148981A1 (en) * 2013-11-24 2015-05-28 Qualcomm Incorporated System and method for multi-correlative learning thermal management of a system on a chip in a portable computing device
WO2015101827A1 (en) * 2013-12-31 2015-07-09 Mosys, Inc. Integrated main memory and coprocessor with low latency
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
US11353900B2 (en) * 2018-06-27 2022-06-07 Intel Corporation Integrated cross-domain power transfer voltage regulators
US11496135B2 (en) * 2020-06-01 2022-11-08 Gowin Semiconductor Corporation Method and apparatus for providing multiple power domains a programmable semiconductor device
CN112834820B (zh) * 2021-04-09 2024-01-23 杭州万高科技股份有限公司 一种电能表及其计量装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131268A1 (en) * 2001-12-20 2003-07-10 Nokia Corporation Dynamic power control in integrated circuits
US7051306B2 (en) * 2003-05-07 2006-05-23 Mosaid Technologies Corporation Managing power on integrated circuits using power islands

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588903A (en) 1983-10-24 1986-05-13 Energy Conversion Devices, Inc. Amorphous semiconductor devices having increased switching speed due to dynamic signal conditioning
US4893227A (en) 1988-07-08 1990-01-09 Venus Scientific, Inc. Push pull resonant flyback switchmode power supply converter
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6694438B1 (en) 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6754086B2 (en) 1999-07-15 2004-06-22 Incep Technologies, Inc. Integrated magnetic buck converter with magnetically coupled synchronously rectified mosfet gate drive
US6452247B1 (en) 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
JP2001211640A (ja) 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
US6802014B1 (en) 2000-10-26 2004-10-05 Apple Computer, Inc. Method and apparatus for managing power in computer systems
DE60034345D1 (de) * 2000-11-03 2007-05-24 St Microelectronics Srl Abschaltprotokoll für integrierte Schaltungen
DE60034346D1 (de) * 2000-11-03 2007-05-24 St Microelectronics Srl Vorrichtung und Verfahren zur selektiven Abschaltung integrierter Schaltungsblöcke
US6864600B2 (en) * 2001-02-09 2005-03-08 National Semiconductor Corporation Apparatus and method for providing multiple power supply voltages to an integrated circuit
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US6788035B2 (en) 2001-06-12 2004-09-07 Primarion, Inc. Serial bus control method and apparatus for a microelectronic power regulation system
US6600296B2 (en) 2001-11-13 2003-07-29 Intel Corporation Method and semiconductor die with multiple phase power converter
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US20030126477A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for controlling a supply voltage to a processor
JP2003204030A (ja) 2002-01-07 2003-07-18 Hitachi Ltd 半導体装置およびその製造方法
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
JP2003264256A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
US6803805B2 (en) 2002-04-09 2004-10-12 International Business Machines Corporation Distributed DC voltage generator for system on chip
EP1363179A1 (de) * 2002-05-17 2003-11-19 STMicroelectronics S.A. Einchip-Systemarchitektur zur Verlustleistungskontrolle und verwandtes System
AU2003238828A1 (en) 2002-05-24 2003-12-12 Arizona Board Of Regents Integrated zvs synchronous buck dc-dc converter with adaptive control
US6693412B2 (en) 2002-06-24 2004-02-17 Intel Corporation Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit
US6961247B2 (en) 2002-06-27 2005-11-01 Sun Microsystems, Inc. Power grid and bump pattern with reduced inductance and resistance
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
US7028196B2 (en) * 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US6940163B2 (en) 2002-12-31 2005-09-06 Intel Corporation On die voltage regulator
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US7026797B2 (en) 2003-03-21 2006-04-11 Tropian, Inc. Extremely high-speed switchmode DC-DC converters
US7181631B2 (en) * 2003-03-25 2007-02-20 Intel Corporation Mechanism to control an on die voltage regulator
US7202648B2 (en) 2003-05-05 2007-04-10 Intel Corporation Fully integrated DC-to-DC regulator utilizing on-chip inductors with high frequency magnetic materials
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US6873136B2 (en) 2003-06-17 2005-03-29 Dell Products L.P. Smart VRM to extend the battery life
US7034344B2 (en) 2003-07-08 2006-04-25 International Rectifier Corporation Integrated semiconductor power device for multiple battery systems
US8037445B2 (en) * 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
GB0324292D0 (en) 2003-10-17 2003-11-19 Huggins Mark Embedded power supplies particularly for large scale integrated circuits
US7062933B2 (en) * 2004-03-24 2006-06-20 Intel Corporation Separate thermal and electrical throttling limits in processors
US7447919B2 (en) * 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
US7284137B2 (en) * 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
JP4477952B2 (ja) 2004-07-09 2010-06-09 株式会社ルネサステクノロジ 半導体装置、dc/dcコンバータおよび電源システム
US7698576B2 (en) * 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system
US7395440B2 (en) * 2004-10-15 2008-07-01 Nokia Corporation Power management
US7383449B2 (en) * 2004-12-01 2008-06-03 Nokia Siemens Networks Oy Power management for connected circuits
US7878016B2 (en) * 2004-12-30 2011-02-01 Intel Corporation Device and method for on-die temperature measurement
US7275164B2 (en) * 2005-01-31 2007-09-25 International Business Machines Corporation System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
US20060218424A1 (en) * 2005-03-23 2006-09-28 Miron Abramovici Integrated circuit with autonomous power management
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7482792B2 (en) 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US8589704B2 (en) * 2005-06-16 2013-11-19 Active-Semi, Inc. System for a scalable and programmable power management integrated circuit
US7598630B2 (en) 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7555664B2 (en) * 2006-01-31 2009-06-30 Cypress Semiconductor Corp. Independent control of core system blocks for power optimization
US7523336B2 (en) * 2006-02-15 2009-04-21 International Business Machines Corporation Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
US7784050B2 (en) * 2006-03-09 2010-08-24 Harris Technology, Llc Temperature management system for a multiple core chip
US20070271473A1 (en) * 2006-05-18 2007-11-22 Eiichi Hosomi Method and system for a semiconductor device with multiple voltage sensors and power control of semiconductor device with multiple voltage sensors
US7366926B2 (en) * 2006-06-13 2008-04-29 Montage Technology Group Limited On-chip supply regulators
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US7617403B2 (en) * 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US8099619B2 (en) * 2006-09-28 2012-01-17 Intel Corporation Voltage regulator with drive override
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131268A1 (en) * 2001-12-20 2003-07-10 Nokia Corporation Dynamic power control in integrated circuits
US7051306B2 (en) * 2003-05-07 2006-05-23 Mosaid Technologies Corporation Managing power on integrated circuits using power islands

Also Published As

Publication number Publication date
US8397090B2 (en) 2013-03-12
CN101201640A (zh) 2008-06-18
US20080136397A1 (en) 2008-06-12
DE102007053796A1 (de) 2008-06-12
CN101201640B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
DE102007053796B4 (de) Betreiben integrierter Schaltkreis-Logikblöcke bei unabhängigen Spannungen mit einer einzelnen Spannungsversorgung
DE112009004875B4 (de) Umhüllungsleistungssteuerung
DE102007016060B4 (de) Computerarbeitslastneuverteilung
DE112012001358B4 (de) Verwalten von Energieverbrauch in einem Mehrfachkernprozessor
DE102009058426A1 (de) Verfahren und Vorrichtung zum Power-Management eines Prozessors
DE112007001056T5 (de) PRO-Chip-Spannungsprogammierung für den Energie-Effizienten integrierten Schaltkreis (IC) Betrieb
DE102013217804A1 (de) System und Verfahren zur Berücksichtigung von Alterungswirkungen in einer Computervorrichtung
DE112008004030B4 (de) Leistungsverwaltung in einem System mit einem Prozessor und einem Spannungswandler, der eine Leistungsspannung zu dem Prozessor liefert
DE102015102689A1 (de) Steuern von Flankensteilheiten eines Prozessors auf der Basis eines Batterieladezustands
DE102013203233A1 (de) Verfahren und Systeme zum Diagnostizieren eines Fahrzeugs
DE10297158B4 (de) Computersystem mit Regelung seiner zugeführten Spannung
DE102014014301A1 (de) Verfahren und Einrichtung zum Verwalten globaler Chip-Energie auf einem Chip-internen Mehrkernsystem
DE112007001433B4 (de) Verfahren, Vorrichtung und System zum Wärmemanagement unter Verwendung einer Leistungdichte-Rückmeldung
DE112019000662T5 (de) System, Vorrichtung und Verfahren für ein Handschlag-Protokoll für Niedrigleistungszustandsübergänge
DE102010053970B4 (de) Verfahren und Vorrichtung zur Leistungsprofilformung unter Verwendung zeitlich verschalteter Spannungsmodulation
DE112007003113T5 (de) Reduzieren von Leerlauf-Verlustleistung in einem integrierten Schaltkreis
DE102015102873A1 (de) Vereinheitlichtes Steuerschema für nicht invertierende Hochleistungs-Inversleistungswandler
DE112010002980T5 (de) Verwalten der Verteilung elektrischer Energie auf mehrere Lasten unter Verwendung einer selektiven Begrenzung
DE112012006163T5 (de) Steuerung des Energieverbrauchs in Mehrkernumgebungen
DE102016206170B4 (de) Serielle draht-debug-brücke
DE102020118005A1 (de) Verfahren und einrichtung zum dynamischen drosseln von rechenengines
DE102019133492A1 (de) Leistungssparende Anzeige mit verbesserter Bildqualität
DE112013000409T5 (de) System und Verfahren zum Erreichen eines reduzierten Energieverbrauchs, der mit thermischer Aufbereitung verbunden ist
DE112016005816T5 (de) Verfahren und Vorrichtung zum Bereitstellen von Energiezustandsinformationen mithilfe von Inband-Signalisierung
DE112012006155B4 (de) Verfahren und Vorrichtung zur Mitteilung der verfügbaren Batterieleistung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141010