CN101197570A - 信号处理电路 - Google Patents

信号处理电路 Download PDF

Info

Publication number
CN101197570A
CN101197570A CN200710196933.2A CN200710196933A CN101197570A CN 101197570 A CN101197570 A CN 101197570A CN 200710196933 A CN200710196933 A CN 200710196933A CN 101197570 A CN101197570 A CN 101197570A
Authority
CN
China
Prior art keywords
phase
input signal
difference
value
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710196933.2A
Other languages
English (en)
Other versions
CN101197570B (zh
Inventor
音羽智司
材木寿志
和田政明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101197570A publication Critical patent/CN101197570A/zh
Application granted granted Critical
Publication of CN101197570B publication Critical patent/CN101197570B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Abstract

一种信号处理电路，检测出输入信号的脉冲的变动点，并且将相对于所检测出的输入信号的脉冲的变动点偏离了规定相位宽的相位点设定为输入信号的定时。从而，能够正确地进行脉冲状的输入信号的采样。

Description

信号处理电路
技术领域
本发明涉及用于决定采样定时的信号处理电路。
背景技术
在对周期性变化的信号进行采样时，为了适当地设定采样定时而采用相位调整电路。例如，对从NTSC方式、PAL方式的电视广播中所得到的RGB数字信号以规定周期进行采样并输出时，用于设定采样的相位。
图7是说明现有的用于采样的相位设定方法的图。针对周期变化的脉冲状的输入信号SIG，在以输入信号SIG的半个周期作为1个周期的基准时钟CLK的上升沿的时刻(附图中用白圆圈表示的时刻)进行采样。此时，输入信号SIG在各周期中成为最大值和最小值的定时为采样定时的方式，使输入信号SIG与基准时钟CLK的相位匹配。因此，如图7所示，一边按规定量(例如20°)来改变基准时钟CLK对输入信号SIG的相位θ，一边求得连续得到的采样值之差最大的相位θm。将该相位θm作为采样时的输入信号SIG与基准时钟CLK的相位。
但是，如图8所示，由于输入信号SIG为脉冲状，因此一般在上升沿部分的附近发生过冲(overshoot)或者在下降沿部分的附近发生下冲(undershoot)的情况多。但这样的噪声叠加时，如果按照一边改变基准时钟CLK对输入信号SIG的相位θ、一边求得采样值之差最大的相位θm，则相位被调整为使输入信号SIG的过冲与下冲的定时成为采样定时。
然而，由于过冲发生在输入信号SIG的上升沿部分的附近，下冲发生在输入信号SIG的下降沿部分，因此如果输入信号SIG与基准时钟CLK的相位只要稍微偏离，则如图9所示那样采样定时成为输入信号SIG的上升沿部分和下降沿部分而采样值无法正确地表达脉冲状信号的振幅。这样的采样值的抖动，例如在输入信号SIG为视频信号时展现为所再生的视频的闪烁情景。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种能够抑制采样值的偏差的信号处理电路。
本发明是一种信号处理电路，决定对脉冲状的输入信号进行采样的定时，具备变动点检测机构，其检测上述输入信号的脉冲的变动点；将相对于上述变动点检测机构所检测出的上述输入信号的脉冲的变动点偏离了规定相位宽的相位点，设定为上述输入信号的采样定时。
在此，上述变动点检测机构具备：第一差分运算器，其求得上述输入信号的多个采样值之间的差分值；第二差分运算器，其求得在与上述第一差分运算器处理的采样值不同的时刻的上述输入信号的多个采样值之间的差分值；和第三差分运算器，其求得上述第一及第二差分运算器已求得的差分值之间的差分值；根据上述第三差分运算器的值，检测上述输入信号的脉冲的变动点。
例如，上述变动点检测机构，优选将上述第三差分运算器的值最大时的采样定时，作为上述输入信号的脉冲的变动点来进行检测。
另外，上述规定的优选相位差为50°以上310°以下。更优选的上述规定相位差设定为大致180°。
发明效果
根据本发明，在进行信号的采样时能够抑制采样值的偏差。
附图说明
图1是表示本发明的实施方式中的信号处理电路的结构的图。
图2是表示本发明的实施方式中的相位调整电路的结构的图。
图3是表示本发明的实施方式中的相位调整处理的流程图。
图4是说明本发明的实施方式中的采样处理的定时图。
图5是说明本发明的实施方式中的决定最佳相位的处理的图。
图6是说明本发明的实施方式中的表示采样定时的相位差的定时图。
图7是说明现有的表示采样定时的相位差的定时图。
图8是说明现有的过冲对采样定时产生的影响的图。
图9是说明现有的过冲对采样定时产生的影响的图。
图中：10-寄存器A；12-寄存器B；14-寄存器C；16、18、20-差分运算器；22-比较器；24-基准值寄存器；26-最佳相位编号寄存器；28-相位编号设定部；100-相位调整电路；102-CPU；104-ADC。
具体实施方式
(装置结构)
如图1所示，本发明的实施方式中的信号处理电路包括相位调整电路100、控制部(CPU)102和模拟/数字电路(ADC)104。在本实施方式中，作为信号处理电路，以用于对视频信号进行数字化并采样的电路为例进行说明，但信号处理电路不限于此。
相位调整电路100从外部接受输入信号Data和基准时钟CLK，生成用于使输入信号Data和基准时钟CLK之间的相位匹配的相位变更请求RQST、相位编号n和最佳相位编号Nbest，并输出到CPU102。为了在ADC104中对输入信号Data进行采样并模拟/数字变换，利用相位变更请求RQST、相位编号n和最佳相位编号Nbest。对相位调整电路100的动作将会后面叙述。
CPU102从相位调整电路100接受相位变更请求RQST、相位编号n和最佳相位编号Nbest，并根据这些信号对ADC 104中的模拟/数字变换处理进行控制。
具体而言，当相位变更请求RQST为低电平时，如果所输入的相位编号n的值被更新，则将该值作为相位编号N输出到ADC104。另一方面，当相位变更请求RQST为高电平时，将表示相对于所输入的最佳相位编号Nbest对应的相位差偏离了180°的相位差的相位编号N，输出到ADC104。
ADC104从外部接受模拟的输入信号和基准时钟CLK，并将所接受的模拟信号变换为数字信号后进行输出。如上所述，基准时钟CLK是相对于周期变化的输入信号，以输入信号的半个周期作为1个周期的信号。ADC104从CPU102接受相位编号N，并且以相对于基准时钟CLK与相位编号N唯一对应的相位，按照基准时钟CLK的上升沿的定时，对输入信号进行采样以及数字化。
具体而言，为了一边按每规定角度θ使输入信号与基准时钟CLK之间的相位差变化、一边查找最佳的采样点，将输入信号与基准时钟CLK之间的相位差设定为相位编号N×角度θ，按照基准时钟CLK上升的定时，对输入信号进行采样以及数字化。数字化后的信号Data向外部的处理电路输出的同时，输入到相位调整电路100。在本实施方式中，作为ADC104，以将根据视频信号得到的RGB信号作为输入信号来接收，并且对输入信号进行数字化输出的部件为例。
接下来，对相位调整电路100进行详细说明。如图2所示，在本实施方式中的相位调整电路100包括寄存器A10、寄存器B12、寄存器C14、差分运算器16、18、20、比较器22、基准值寄存器24、最佳相位编号寄存器26和相位编号设定部28。相位调整电路100从ADC104接受数字化后的输入信号Data，并且从外部接受基准时钟CLK，根据这些信号求得适于输入信号(RGB信号)的采样的输入信号与基准时钟CLK之间的相位。
寄存器A10、寄存器B12和寄存器C14用于保存从ADC104输入的数字信号Data。寄存器A10直接从ADC104接受数字信号Data，并在每次基准时钟CLK上升时用从ADC104输入的数字信号Data来更新内置存储器的值。寄存器B12接受寄存器A10所保持的数据，每次基准时钟CLK上升时用该数据来更新内置存储的值。寄存器C14接受寄存器B12所保持的数据，每次基准时钟CLK上升时用该数据来更新内置存储的值。通过这样，从ADC104输入的数字信号Data按照以寄存器A10、寄存器B12、寄存器C14的顺序来移位(shift)的方式被保持。
寄存器A10向差分运算器16输出所保持的数据。寄存器B12向差分运算器16及18输出所保持的数据。寄存器C14向差分运算器18输出所保持的数据。
差分运算器16，按照根据基准时钟CLK更新了寄存器A10和寄存器B12的值的定时，计算从寄存器A10和寄存器B12接受的数据之差的绝对值并输出到差分运算器20。另外，差分运算器18，按照根据基准时钟CLK更新了寄存器B12以及寄存器C14的值的定时，计算从寄存器B12以及寄存器C14所接受的数据之差的绝对值并输出到差分运算器20。
差分运算器20从差分运算器16、18接受差分值，按照来自差分运算器16、18的输出值被更新的定时，计算出从差分运算器16、18接受的值的差分并输出到比较器22。
比较器22从差分运算器20接受差分值，按照更新了差分运算器20的差分值的定时，将所输入的差分值与登记在基准值寄存器24的最大差分值Deft_temp进行比较。比较的结果，如果来自差分放大器20的差分值大于最大差分值Deft_temp，则通过来自差分运算器20的差分值来更新基准值寄存器24中所登记的最大差分值Deff_temp，并且向最佳相位编号寄存器26输出相位编号更新信号。另外，如果结束一次比较处理，则比较器22向相位编号设定部28输出表示比较处理已结束的比较结束信号。
最佳相位编号寄存器26如果从比较器22接收设定值更新信号，则通过从相位编号设定部28输入的相位编号n来更新内置存储器的值。最佳相位编号寄存器26将该内置存储器的值作为最佳相位编号Nbest输出到CPU102。
相位编号设定部28从比较器22接受相位编号更新信号，对表示输入信号与基准时钟CLK之间的相位差的相位编号n进行更新后输出到最佳相位编号寄存器26和CPU102。相位编号设定部28对相位编号n从0起循环更新至最大相位编号Nmax为止。
最大相位编号Nmax可以被设定为：当对规定角度θ乘以整数倍时，从最初与180°的整数倍一致的整数值中减去1的值。例如，当角度θ＝20°的情况下，最初与180°的整数倍的角度一致的是20°×9＝180°，因此最大相位编号Nmax优选设定为8。当角度θ＝50°时，最初与180°的整数倍的角度一致的是50°×18＝900°，因此最大相位编号Nmax优选设定为17。
另外，如果对相位编号n进行更新至与最大相位编号Nmax一致为止，则相位编号设定部28使相位编号n的更新中止规定时间，并且将相位变更请求RQST从低电平变更为高电平。如果相位变更请求RQST变更为高电平，则CPU102向ADC104输出相对于从相位编号设定部28输入的最大相位编号Nmax对应的相位差偏离了180°的相位差对应的相位编号N。ADC104在将输入信号与基准时钟CLK之间的相位差设定为该相位编号N对应的相位差的状态下进行输入信号的采样处理。
另外，经过了规定时间后、或者从其他外部装置请求采样的相位调整时，也可以将相位变更请求RQST从高电平变更为低电平，并且再次从0开始更新相位编号n。
(相位调整处理)
以下，参照图3的流程图和图4的定时图，对信号处理电路中的采样的相位调整处理进行说明。
在步骤S10中进行初始化设定。在此，在相位编号n、基准值寄存器24和最佳相位编号寄存器26中设定0。另外，相位变更请求RQST被设定为低电平。
在步骤S12中，以相当于相位编号N的输入信号与基准时钟CLK的相位差，进行输入信号的采样处理。
在初始化设定中从相位编号设定部28输出的相位编号n被设定为0，相位变更请求RQST被设定为低电平，因此从CPU102设定在ADC104的相位编号N为0。从而，在ADC104中，如图4的定时图(timing chart)(A)所示那样，在输入信号与基准时钟CLK之间的相位差被设定为偏置值Δ的状态下，按照基准时钟CLK的上升沿的定时进行采样。
另一方面，当相位编号N不为0时，以相当于相位编号N的输入信号与基准时钟CLK的相位差，进行输入信号的采样处理。即，根据从CPU102设定到ADC104的相位编号N，在ADC104中，如图4的定时图(B)所示那样，在将输入信号与基准时钟CLK之间的相位差设定为偏置值Δ+相位编号N×角度θ的状态下，按照基准时钟CLK的上升沿的定时进行采样。
采样值被输入到相位调整电路100，并且向寄存器A10、寄存器B12、寄存器C14一边按顺序移位、一边被保持，根据这些值由差分运算器16、18计算出相邻采样值的差分值(绝对值)，进而通过差分运算器20计算出差分运算器16、18的输出值的差分值(绝对值)。
在步骤S14中，通过比较器22判定差分运算器20的值是否大于基准值寄存器24所保持的值。当差分运算器20的值大于基准值寄存器24所保持的值时，则使处理转移到步骤S16，否则使处理转移到步骤S18。
在步骤S16中，进行基准值寄存器24和最佳相位编号寄存器26的更新。当差分运算器20的值大于基准值寄存器24所保持的值时，比较器22向基准值寄存器24输出差分运算器20的输出值，并用该值更新基准值寄存器24。另外，向最佳相位编号寄存器26输出相位编号更新信号，并且利用从相位编号设定部28当前输出的相位编号n来更新最佳相位编号寄存器26。
在步骤S18中，由相位编号设定部28判定相位编号n是否更新至最大相位编号Nmax。当相位编号n未达到最大相位编号Nmax时，使处理转移到步骤S20，否则使处理转移到步骤S22。
在步骤S20中，对相位编号n加一后使处理返回到步骤S12。在步骤S12中，根据相位编号n的更新，利用从CPU102设定到ADC104的相位编号N对应的相位差，按照基准时钟CLK的上升沿的定时进行输入信号的采样。
这样，一边更新相位编号n，一边如图5所示那样将采样值的差分值的进一步差分值与基准值寄存器24的值进行比较，从而能够将采样值的差分值的进一步差分值最大时的相位编号n设定在最佳相位编号寄存器26。该设定在最佳相位编号寄存器26的值表示：如图5所示那样向ADC104的输入信号变化很大的上升沿(下降沿)部分与基准时钟CLK的上升沿一致时的相位。
在步骤S22中，从相位编号设定部28输出的相位变更请求RQST由低电平变更为高电平。CPU102接受该相位变更请求RQST的变更，如图6所示那样向ADC104输出相位编号N，该相位编号N表示相对于从相位调整电路100接受的以最佳相位编号Nbest所表示的输入信号Data与基准时钟CLK的相位差偏离了180°的相位差。
由此，在ADC104中以与输入信号的脉冲的变动点(上升沿部分或下降沿部分)远离的定时下进行采样。
此外，在本实施方式中，将相对于以最佳相位编号Nbest表示的相位差偏离的角度设为180°，但是优选为50°以上、310°以下。例如，针对电视广播中的视频信号等，设为50°以上、310°以下，从而能够避免上升沿部分的过冲或者下降沿部分的下冲的影响。其中，使偏离的角度接近于180°，从而能够更可靠且正确地进行采样处理。

Claims (4)

1.一种信号处理电路，决定对脉冲状的输入信号进行采样的定时，
具备变动点检测机构，其检测上述输入信号的脉冲的变动点，
将相对于上述变动点检测机构所检测出的上述输入信号的脉冲的变动点偏离了规定相位宽的相位点，设定为上述输入信号的采样定时。
2.根据权利要求1所述的信号处理电路，其特征在于，
上述变动点检测机构具备：
第一差分运算器，其求得上述输入信号的多个采样值之间的差分值；
第二差分运算器，其求得在与上述第一差分运算器处理的采样值不同的时刻的上述输入信号的多个采样值之间的差分值；和
第三差分运算器，其求得上述第一及第二差分运算器所求得的差分值之间的差分值；
根据上述第三差分运算器的值，检测上述输入信号的脉冲的变动点。
3.根据权利要求2所述的信号处理电路，其特征在于，
上述变动点检测机构，将上述第三差分运算器的值最大时的采样定时，作为上述输入信号的脉冲的变动点来进行检测。
4.根据权利要求1～3中任一项所述的信号处理电路，其特征在于，
上述规定的相位差为50°以上310°以下。
CN200710196933.2A 2006-12-07 2007-12-06 信号处理电路 Expired - Fee Related CN101197570B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-330328 2006-12-07
JP2006330328A JP4829088B2 (ja) 2006-12-07 2006-12-07 信号処理回路
JP2006330328 2006-12-07

Publications (2)

Publication Number Publication Date
CN101197570A true CN101197570A (zh) 2008-06-11
CN101197570B CN101197570B (zh) 2012-06-27

Family

ID=39547758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710196933.2A Expired - Fee Related CN101197570B (zh) 2006-12-07 2007-12-06 信号处理电路

Country Status (3)

Country Link
US (1) US8098785B2 (zh)
JP (1) JP4829088B2 (zh)
CN (1) CN101197570B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009300467A (ja) * 2008-06-10 2009-12-24 Kenwood Corp 表示調整方法及び表示装置
JP2010016718A (ja) * 2008-07-04 2010-01-21 Sanyo Electric Co Ltd 信号処理回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537907A (ja) * 1991-02-13 1993-02-12 Sharp Corp Ｐｌｌ回路
JP2884792B2 (ja) * 1991-02-19 1999-04-19 日本電気株式会社 タイミング抽出装置
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator
JP2624043B2 (ja) * 1991-07-30 1997-06-25 日本ビクター株式会社 画像処理システムにおけるサンプリング位相調整装置
JP2659060B2 (ja) * 1994-07-06 1997-09-30 日本電気株式会社 周波数誤差検出方法
JPH10319917A (ja) * 1997-05-19 1998-12-04 Sharp Corp 映像信号の自動位相調整装置
JP3908033B2 (ja) * 1999-06-04 2007-04-25 三菱電機株式会社 位相検出装置、これを用いたタイミング再生装置、および、これを用いた復調装置
JP2001356729A (ja) * 2000-06-15 2001-12-26 Nec Mitsubishi Denki Visual Systems Kk 画像表示装置
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Ｎｅｃエレクトロニクス株式会社 クロック制御方法及び回路
US7397876B2 (en) * 2004-08-11 2008-07-08 International Business Machines Corporation Methods and arrangements for link power reduction

Also Published As

Publication number Publication date
CN101197570B (zh) 2012-06-27
US8098785B2 (en) 2012-01-17
JP2008147825A (ja) 2008-06-26
US20080260083A1 (en) 2008-10-23
JP4829088B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
US20060170581A1 (en) Receiver capable of correcting mismatch of time-interleaved parallel adc and method thereof
US7920664B2 (en) Clock synchronization circuit
US8588357B2 (en) Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit
CN101197570B (zh) 信号处理电路
US10523229B2 (en) Phase adjustment for interleaved analog to digital converters
CN101320982B (zh) 时序回复参数产生电路以及信号接收电路
JP2005151081A (ja) 画像処理システムにおける自動位相調整装置
US5473223A (en) Vertical deflection waveform generating apparatus
CN104734840A (zh) 信号定时
CN107708145B (zh) 一种同步检测的方法及同步检测设备
US9628060B2 (en) Semiconductor device and operating method thereof
US8483263B2 (en) Receiver circuit
US20070121007A1 (en) Video signal sampling system with sampling clock adjustment
US6597296B2 (en) Center phase verifying circuit and center phase verifying method
JP6447056B2 (ja) 受信回路及びその制御方法
JPS62292079A (ja) 自動波形等化器
JP2011130231A (ja) パラメータ設定装置およびパラメータ設定方法
JP2013165369A (ja) 位相調整装置および撮像装置
KR100437378B1 (ko) 디스플레이기기의 지터보정장치 및 그 방법
JP2019133456A (ja) 制御装置及び制御方法
JP2007525088A (ja) 複数のクロックシステムに対する自己整列データ路変換装置
JP3495672B2 (ja) 表示装置
JP2010161692A (ja) データ転送装置及びカメラ
US20040207890A1 (en) Method and apparatus for controlling shifting of data out of at least one image sensor
JP2007163684A (ja) プロジェクタ装置およびその映像調整方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20211206

CF01 Termination of patent right due to non-payment of annual fee