CN101189720A - 用于制造十字电路器件的方法 - Google Patents
用于制造十字电路器件的方法 Download PDFInfo
- Publication number
- CN101189720A CN101189720A CNA2006800198232A CN200680019823A CN101189720A CN 101189720 A CN101189720 A CN 101189720A CN A2006800198232 A CNA2006800198232 A CN A2006800198232A CN 200680019823 A CN200680019823 A CN 200680019823A CN 101189720 A CN101189720 A CN 101189720A
- Authority
- CN
- China
- Prior art keywords
- line
- circuit device
- crossbar circuit
- grid
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 68
- 230000008021 deposition Effects 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 46
- 239000004020 conductor Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000631 nonopiate Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000009825 accumulation Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 208000034189 Sclerosis Diseases 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000001127 nanoimprint lithography Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000011232 storage material Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于在衬底(1)上制造十字电路的方法，所述十字电路包括第一线(10)的第一格子和第二线(17)的第二格子，第一线(10)沿第一方向延伸，第二线沿第二方向延伸，第一方向和第二方向相对于彼此配置为形成单个二维线格子，每一个第一线通过位于第一和第二线重叠的位置处的中间层(14)与每一个第二线隔离；所述方法包括：在衬底上沉积可压印层(2)；通过模具(3)将二维格子掩模(5)压印到可压印层(2)上；沿第一方向将第一材料(8)定向沉积到格子掩模上；以及沿第二方向将第二材料(15)定向沉积到格子掩模上，在第一和第二材料的定向沉积期间，所述格子掩模作为遮蔽掩模。
Description
技术领域
本发明涉及用于制造十字电路(crossbar circuit)器件的方法，如权利要求1的前序部分所述。而且，本发明涉及一种十字电路器件。
背景技术
例如，根据US专利公开US6,128,214可知一种十字电路。
十字电路(或者十字网络)典型地包括两个垂直朝向的1-D线格子，在一个格子中的线和另一个格子中的线之间的交叉点处具有诸如熔丝、可编程电阻器或晶体管之类的器件，所述线在不同的层中彼此垂直地延伸，并且考虑将其作为未来纳米尺度的电路的结构。这种结构对于失配(misalignment)是高度容忍的，因此制造起来相对容易和便宜。
为了创建十字电路，可以使用公知为纳米压印(imprint)光刻的技术，通过模具(mould)或印模(stamp)将每一个相应的线格子压印到抗蚀剂层中。
在纳米压印光刻中的一种主要预见的瓶颈是产品生产量的限制。这主要是由于印模下抗蚀剂的流动时间加上固化抗蚀剂所需的时间，例如在S-FIL(步进和填充压印光刻)工艺中使用的紫外(UV)硬化。
利用纳米压印光刻，人们预想了至少两个光刻步骤：即用于第一1-D(一维)线格子的第一步骤和随后用于第二线格子的第二步骤，所述第二格子相对于第一格子旋转90°。压印工艺必须施加至少两次以限定在2层互连结构中分离的底部和顶部互连层。人们首先创建底部1-D互连格子层，然后是器件/存储层，最后是顶部1-D互连格子层。
此外，纳米压印光刻应用诸如抗蚀剂剥离之类的技术，在添加下一个互连层之前进行刻蚀和平整(planarisation)。因此，需要针对各种步骤多次移入和移出真空，在这些步骤中或在这些步骤之间可能存在污染。
此外，剥离、刻蚀和平整的步骤相当可观地增加了创建十字电路所需的时间。
发明内容
理想的是减少用于形成十字电路的处理步骤的个数，并且因此减少处理时间。
根据本发明的一个方面，提出了一种用于在衬底上制造十字电路器件的方法，所述十字电路器件包括第一线的第一格子和第二线的第二格子，第一线沿第一方向延伸，第二线沿第二方向延伸，第一线的第一方向和第二线的第二方向被相对于彼此配置，以便形成二维线格子，每一个第一线通过位于第一线和第二线重叠的位置处的中间层与每一个第二线隔离；所述方法包括在衬底上沉积可压印层的步骤，其特征在于：
-通过模具将二维格子掩模压印到可压印层上，所述格子掩模包括多个柱子和在相邻柱子之间插入的开口，并且所述格子掩模与二维线格子互补；
-沿实质上第一方向将第一材料定向沉积到二维格子掩模上；以及
-沿实质上第二方向将第二材料定向沉积到二维格子掩模上，在第一和第二材料的定向沉积期间，所述二维格子掩模担当遮蔽掩模。
有利地，本发明实现了将单独的格子掩模用于第一和第二线格子两者。因此，简化了工艺，并且将限定用于第一线和第二线的独立线格子所需要的相对较长时间减少了至少50％。
根据本发明的另外方面，提出了一种十字电路器件，包括第一线的第一格子和第二线的第二格子，第一线沿第一方向延伸，第二线沿第二方向延伸，第一线的第一方向和第二线的第二方向被相对于彼此配置，以便形成二维线格子，每一个第一线通过位于第一线和第二线重叠的位置处的中间层与每一个第二线隔离；
根据上述方法制造十字电路器件。
根据本发明的另一个方面，提出了一种在上述方法中使用的模具，所述模具包括在其表面上用于压印的几何形状，其特征在于所述几何形状包括二维格子掩模。
根据本发明的另一个方面，提出了一种用于制造半导体器件的方法，包括如上所述的用于制造十字电路器件的方法。
根据本发明的另一个方面，提出了一种半导体器件，包括如上所述的十字电路器件。
附图说明
下面参考一些附图更加详细地解释本发明，附图中示出了本发明的说明性实施例。它们倾向于专用于说明性目的，并且不限制本发明的原理，本发明的原理由权利要求限定。
图1a-1e示出了十字抗蚀剂掩模的形成；
图2示出了示范性十字抗蚀剂掩模的顶视图；
图3示出了衬底上的十字抗蚀剂掩模的透视图；
图4示出了在第一沉积步骤之后的十字抗蚀剂掩模的第一截面图；
图5示出了在第一沉积步骤之后的十字抗蚀剂掩模的第二截面图；
图6示出了在第一沉积步骤之后的十字抗蚀剂掩模的平面图；
图7示出了在第二沉积步骤之后的十字抗蚀剂掩模的第一截面图；
图8示出了在第三沉积步骤之后的十字抗蚀剂掩模的第二截面图；
图9示出了在第三沉积步骤之后的十字抗蚀剂掩模的第一截面图；
图10示出了在沿线X-X剥离之后的已沉积结构的截面图；
图11示出了在沿线XI-XI剥离之后的已沉积结构的另外的截面图；
图12示出了在去除抗蚀剂层之前十字电路的示意性布局和一部分外围电路；
图13示出了在去除抗蚀剂层之前适应的十字电路的示意性布局和一部分外围电路；以及
图14a-14d示出了根据本发明另外的实施例的十字抗蚀剂掩模的形成。
具体实施方式
在该应用中，建议只使用单个光刻步骤，例如经由纳米压印，用于制造两层十字网络，例如用于制造非常高密度存储器。
图1a-1e示出了十字抗蚀剂掩模M的形成。十字抗蚀剂掩模如下制造：
例如，通过旋涂(图1a)或“按需滴落”工艺在衬底1上沉积可压印的抗蚀剂层2。衬底1典型地包括隔离层，并且如果在随后步骤中通过辐射(例如UV)硬化所述抗蚀剂，衬底1可以对于辐射是透明的。抗蚀剂层2可以具有从约3nm至约30nm的厚度，并且可以包括任意合适的抗蚀剂材料。
接下来在图1b中，将包括待压印到抗蚀剂层2中的几何形状的模具或印模3与抗蚀剂层2接触。
模具3的印刷表面上的几何形状包括作为垂直朝向的第一和第二1-D线格子的联合体的2-D(二维)正交线格子。代替压印第一1-D线格子，并且随后按照相对于第一1-D线格子垂直朝向压印第二1-D线格子，在一个单个的步骤中压印2-D正交的线格子。因此，该2-D线格子在压印之后，留下包括呈正方形或矩形凸起的“柱子”的规则阵列的十字抗蚀剂掩模。请注意：本发明不局限于正交的2D格子布局。本领域普通技术人员应该理解的是，也可以将本发明应用于其他2D格子几何形状(六边形、三角形等)。
可以经由直接的电子束写入或经由底部向上生长、或任何其他合适的技术来获得用于2-D格子的模具或印模，如公知的纳米压印技术。现在模具简单地具有与2-D线格子的所需形状相同的图案。模具3将2-D线格子压印到抗蚀剂层2中，所述抗蚀剂层2在硬化之后保持2-D格子掩模5，所述2-D格子掩模5与待形成的2-D线格子互补(这样：格子掩模中的线变为线格子中的沟槽，并且格子掩模中的沟槽变为线格子中的线)。
图1c示出了抗蚀剂层的固化步骤。通过UV辐射6将抗蚀剂层硬化为包括2-D格子掩模5的成形的抗蚀剂掩模。
图1d示出了在去除模具3之后的成形抗蚀剂掩模的2-D格子掩模部分5。如这里所示的，在固化/硬化之后，抗蚀剂掩模可以在实际2-D格子掩模5的凹入区域中包括薄残余层部分5b。这种薄残余层部分5b典型地比沉积的抗蚀剂层5更薄，比如10％或更少。残余部分5b的实际厚度可以依赖于所使用的抗蚀剂材料、压印期间施加到抗蚀剂层上的压力以及压印时间而变化。
可以通过刻蚀去除残余层5b(如图1e所示)以在十字抗蚀剂掩模M的现在的自由站立(free-standing)的抗蚀剂柱子7之间获得开口12(即，衬底1的开口表面)。
应该注意的是，当待形成的十字抗蚀剂掩模的高宽比(即柱子7的高度与(直接)相邻的柱子7之间的开口12的宽度的比)在从大约为1至大约为2的范围内时，在大多数情况下足以实现根据本发明的方法。柱子7可以具有实质上等于抗蚀剂层2的厚度的高度，即10nm。针对给定的高宽比范围，在该示例中优选地，柱子7之间的开口12的宽度在约5nm和约10nm之间。
图2示出了十字抗蚀剂掩模M的顶视图。清楚的是，自由站立的柱子7的顺序限定了柱子之间的衬底表面上的正交2-D格子。将正交的方向X和Y示出作为参考。线IV-IV表示如图4所示的第一截面视图的截面线。线V-V表示如图5所示的第二截面视图的截面线。下面将分别参考图10和图11讨论线X-X和XI-XI。
图3示出了衬底1上的十字抗蚀剂掩模M的透视图。柱子7用矩形方块表示。为了清楚起见，已经省略了一些柱子的标号。按照针对创建十字电路而限定掩模的方式来将柱子7设置在衬底1上。
图4示出了在第一沉积步骤之后的十字抗蚀剂掩模M的第一截面图。所述截面图沿图2的IV-IV线沿X方向延伸。
在真空中，第一沉积源E1产生第一金属8(或其他导电材料)。将金属蒸气以相对于已压印衬底1的法线方向的合适角度(如箭头8所示)，并且沿要形成为2-D格子的线组之一的X方向导引到衬底1上。
假设视线遮蔽，相对于已压印衬底的法线方向的沉积角度依赖于格子掩模5中的抗蚀剂层的高度与开口12的宽度的高宽比。例如，在0.5和2之间的高宽比下，沉积角度例如在相对于衬底的法线方向约60和约45度之间。本领域普通技术人员应该理解，较高的高宽比将允许相对于法线方向的较小沉积角度。
如果柱子7不提供遮蔽掩模，通过第一源E1产生的第一金属8将被沉积到衬底1的表面上。沿X方向在抗蚀剂掩模柱子7的顶部区域和面对第一沉积源E1的相应侧面上用金属层9来覆盖抗蚀剂掩模柱子7。十字抗蚀剂掩模M中衬底的开口12的由柱子7遮蔽的部分保持无金属。
只有在沿选定的沉积方向(与方向X平行)延伸的线上，通过第一源E1产生的第一金属8到达已压印的开口12的底部，从而形成下部导电线10(例如，沿线IX-IX)，而沿垂直的方向Y延伸的线实际上通过凸起的抗蚀剂柱子7的“遮蔽”而被切断。
注意，按照以下方式来选择柱子7之间的开口12的高宽比和沉积角度：使得在将这些开口12通过柱子7相对于第一源E1遮蔽的范围中，沉积的第一金属8只到达凸起的柱子的顶部和面对一侧，而不会到达柱子7之间的开口12。
优选地，金属层9的厚度比抗蚀剂层厚度的大约一半小。下限由导电线(至少)是导电的要求来表示。实际的最小厚度可以依赖于第一金属8的种类及其性质，例如表面上的金属的结晶和表面的浸润。
应该注意的是来自源E1的金属流可以通过蒸发、定向溅射或分子束来产生。
沉积第一金属8之前可以在衬底1的表面上沉积较薄的粘附层，所述粘附层提高了所述表面上的第一金属的粘附性。同样，依赖于用于第一金属的沉积方法，粘附层可以用作种子层。典型地，粘附层是约几个原子层厚。
图5示出了在第一沉积步骤之后的十字抗蚀剂掩模M的第二截面图。所述截面图沿图2的V-V线沿Y方向延伸。将金属层9沉积到抗蚀剂柱子7的顶部上。已经将沿X方向延伸的下部导电线10沉积到柱子7之间的衬底1上。
图6示出了在第一沉积步骤之后的十字抗蚀剂掩模的平面图。在图6中，具有相同标号的实体表示如前图所示的相同实体。用衬底1上的金属9来覆盖抗蚀剂掩模图案M的柱子7。下部导电线10沿X方向在柱子7之间延伸。区域11位于柱子7之间，由于柱子的投影导致区域11没有金属9。注意，将这些区域11设置为沿与X方向垂直的Y方向彼此相邻。
图7示出了在第二沉积步骤之后的十字抗蚀剂掩模的第一截面图。在第二沉积步骤期间(真空中)，将存储材料13按照实质上垂直的角度沉积到衬底的表面上以形成电学可控的存储层14。本领域的普通技术人员应该理解，所述存储材料包括一起组成电学可控的存储层的一个或更多个材料层。例如，存储材料层可以包括诸如轮烷(Rotaxane)之类的有机材料或无机相变材料的层。
在沉积存储材料13之前，可以在第一已沉积金属层的表面上沉积第二粘附层(例如Ti，未示出)，以提高存储材料与第一已沉积金属层的粘附性。
由于以垂直角度入射，将存储层14均匀地沉积在衬底上。较小的遮蔽区域可能存在于柱子7一侧上的金属层部分9下面。
存储层14的厚度依赖于正在沉积的材料、其作为信息存储材料的性质和所设计的十字电路的总厚度。对于有机材料，所述厚度可以从约一个单层到几个纳米变化。对于诸如相变层之类的无机材料，所述厚度可以是约1-2nm，但是这可以依赖于实际的相变材料。
应该理解的是存储材料13也可以具有合适的非线性电学性质，从而十字电路可以作为逻辑电路(的一部分)。
图8示出了在第三沉积步骤之后的十字抗蚀剂掩模的第二截面图。所述截面图沿图2的V-V线沿Y方向延伸。
在真空中，第二沉积源E2产生了第二金属15(或其他导电材料)的蒸气。将所述金属蒸气按照相对于已压印衬底1的法线的合适角度(如箭头15所示)并且沿线组之一的Y方向导引至衬底1，以形成2-D格子。
假设视线遮蔽，相对于已压印衬底的法线方向的沉积角度依赖于格子掩模5中的抗蚀剂层的高度与开口12的宽度的高宽比。例如，在0.5和2之间的高宽比下，沉积角度例如在相对于法线方向约60和约45度之间。本领域普通技术人员应该理解，较高的高宽比将允许相对于法线方向的较小沉积角度。
如果柱子7不提供遮蔽掩模，将通过源E2产生的第二金属15沉积到衬底1的表面上。沿Y方向通过抗蚀剂掩模柱子7的顶部区域和面对第二沉积源E2的相应侧面上的金属层16来覆盖抗蚀剂掩模柱子7(已经被金属9和存储层14部分地覆盖)。十字抗蚀剂掩模M中开口12的由柱子7遮蔽的那部分保持无金属。
通过源E2产生的第二金属15仅在沿与Y方向平行的选定沉积方向延伸的线上到达已压印的开口12的底部，从而形成上部导电线17(例如，沿线X-X)，而沿垂直的方向X延伸的线实际上通过凸起的抗蚀剂柱子7的“遮蔽”而被“切断”。
应该注意的是来自源E2的金属流15可以通过蒸发、定向溅射或分子束来产生。
再次地，为了促进第二金属15的沉积，可以在沉积第二金属15之前提供较薄的粘附层或种子层(例如Ti)。
此外，第二源E2可以与第一源E1相同，在这种情况下在第三沉积步骤中沉积第二金属15之前将衬底1旋转90°。注意，除了90°之外的旋转角度可以适用于2D线格子的非正交布局。
优选地，无需暂停合适的沉积机器中的真空就执行第一沉积步骤中第一金属8、第二步骤中存储层14和第三步骤中第二金属15的沉积。
图9示出了在第三沉积步骤之后的十字抗蚀剂掩模的第一截面图。所述截面图沿图2的IV-IV线沿X方向延伸。已经将沿Y方向延伸的上部导电线17沉积到柱子7之间的衬底1上。
图10示出了在沿X-X线剥离之后的已沉积结构的截面图。X-X线沿X方向延伸。与多条上部导电线17交叉的存储层14位于下部导电线10上。其中上部导电线17与存储层14和下部导电线10重叠的每一个区域组成了十字电路的存储单元。每一个存储单元由虚线矩形表示。
图11示出了在沿XI-XI线剥离之后的已沉积结构的另外的截面图。XI-XI线沿Y方向延伸。多个下部导电线10位于衬底1上(沿与绘图平面垂直的X方向延伸)。存储层14位于每一个下部导电线10上。具有覆盖存储层14的多个下部线10与上述导电线17交叉。其中上部导电线17与用存储层14覆盖的下部导电线重叠的每一个区域组成十字电路的存储单元。每一个存储单元由虚线矩形表示。
应该注意的是，尽管在以上截面图中未示出，由于各个沉积工艺的定向性，第一和第二导电线10、17两者可以具有稍微不对称形状的截面。
有利地，本发明的方法不要求十字电路器件的下部导电线10的创建和上部导电线17的创建之间的平整步骤。
存储材料14的物理或化学状态可以在电信号的影响下在至少两个值之间改变。当可以在十字电路中检测到实际状态值时，可以将这些状态用于保持信息。应该注意的是，存储层14的电学可控状态可以与存储材料的各种电学可控的物理和/或化学性质有关。存储单元中的存储层14可以作为电学可编程的高欧姆电阻器，或者可以作为(反)熔丝或具有可编程浮置栅极的场效应晶体管的等价物。存储层也可以包括提供二极管效应以减小泄漏路径的问题的材料层。这里的关键是具有一些存储效果：即使只写入一次(OTP/ROM)，存储材料的电学可控状态也能将其本身表现为在电学上可观察的。
另外，应该注意的是第一和第二金属8、15可以是相同的导电材料。它们的选择可以依赖于许多因素，所述因素可以与所需十字电路性质有关，或者与它们各自的电学/物理/化学性质有关。同样，因为十字电路器件与微电子电路或半导体器件的集成是理想的，它们与微电子器件(工艺)的兼容性可以发挥作用。
在上述方法中，可以将剥离工艺用于在沉积第一和第二金属8和15之后去除十字抗蚀剂掩模M的柱子7。典型地，通过在应用超声波的情况下将包括抗蚀剂图案的衬底暴露给合适的溶剂(例如丙酮)来执行剥离。认为十字电路器件的区域中抗蚀剂的潜在去除可能是有困难的。
注意，在用于创建十字电路的抗蚀剂掩模附近，必须限定抗蚀剂图案的附加外围部分用于创建外围电路，所述外围电路提供与衬底上的其他互连线和/或电路(未示出)的连接路径。典型地，例如使用用于微电子器件的工艺在早期工艺期间创建衬底上的这种其他互连线和/或电路。
在第一、第二和第三沉积步骤期间，将材料沉积到抗蚀剂图案的附加外围部分上，用于在上述十字电路和其他电路之间形成互连线。
图12示出了在去除抗蚀剂层之前十字电路的示意性布局和一部分外围电路。
在中心处，将十字电路示出为抗蚀剂柱子7(由第一金属9、存储材料14和第二金属16覆盖)的阵列。十字电路的二维格子中的金属由标号10、17表示。虚线正方形C表示抗蚀剂柱子7之间的存储单元。围绕阵列的是多个互连线P，连接衬底上的另外的电路(未示出)。外部抗蚀剂区7b位于互连线P之间。注意：外部抗蚀剂区域7b已经分别在第一、第二和第三沉积步骤期间通过第一金属、存储材料和第二金属覆盖。箭头8和15分别表示第一已沉积金属8和第二已沉积金属15的沉积方向。
具体地，在一些区域中，覆盖相对较长距离上的外部抗蚀剂区域7b的金属可以接触在第一和第二金属8、15的定向沉积期间暴露的侧面上的十字电路的2-D格子中的金属10、17。这些接触区可能阻碍十字抗蚀剂掩模的抗蚀剂区域7B和抗蚀剂柱子7的去除。
在这一方面相对较长的距离可能与至少超过单个抗蚀剂柱子7的一个宽度的长度有关，但是这可能也依赖于所使用的十字电路的实际尺寸、线和高宽比。另外，该距离也依赖于撕开/断开需要从衬底表面上去除的材料和需要保持在衬底表面上的材料之间的接触所需的(超声)能量。
同样地，在剥离期间的困难可能会在十字电路的外边沿(边缘)上的位置处增加，其中已沉积的材料可以与下部和上部导电线接触，并且引起上部和下部导电线之间的短路，即，由于在剥离工艺期间已沉积材料的撕裂带来的损坏。
在图12中，其中难以剥离的十字电路的短路区R由阴影表示。
类似地，可能难以剥离的外围部分P的区域R1也被加上阴影。由于十字电路区域的外边沿处的遮蔽掩模隔栅，因为只有单独的金属线(或者是下部10或上部导电线17)从外围部分P与十字电路相连，外围部分的区域R1不会不利地影响各个外围部分P的电学性质。
图13示出了在去除抗蚀剂层之前适应的十字电路的示意性布局和一部分外围电路。
在图13中，具有相同标号的实体表示如前图12中所示的相同实体。
为了消除易于导致通过剥离进行的抗蚀剂去除的可能失败的抗蚀剂图案的十字电路部分中的区域R，在另外实施例中的本发明的方法向与抗蚀剂图案的十字电路部分的外边沿相邻的抗蚀剂区域7B中提供凹槽(残端stub)S。典型地，残端S的长度和宽度基本上等于抗蚀剂柱子7的相应长度和宽度。通过线格子中的柱子7的图案来固定和确定残端S之间的距离。按照这样的方式布置残端S，使得在剥离工艺之后剩余的金属的垂直边缘不会与其中第二导电线与第一导电线重叠的区域过分靠近，以避免它们之间的电短路。
这样，当在第一和第三沉积步骤期间暴露给定向金属流8、15时，残端S有效地提供遮蔽效应，并且将相对较宽的区域R划分为较小的区域，所述较小区域可以毫不困难地利用剥离来去除。
也可以通过向侧面提供残端来去除外围部分P中的区域R1，其中所述侧面在第一和第三沉积步骤期间被暴露给金属8、15的定向沉积。再次，残端S是凹槽，所述凹槽侵占了与外围部分P相邻的抗蚀剂区域7B。与上述类似，残端在第一或第三沉积步骤期间提供对于侧面的遮蔽效应。这样，将较大区域R1划分为较小区域，所述较小区域相比于较大的未划分区域R1更容易通过剥离来去除。
另外，可以通过应用易碎的导电材料(例如铬)作为第一和/或第二金属8、15来改进剥离工艺。这种易碎材料公知为易于(自发的)破裂，特别在器件或抗蚀剂结构的(高度)的急剧转变时。
应该注意的是：因为第一定向沉积步骤可以引起一些抗蚀剂侧面由金属(部分地)覆盖，第一已沉积的金属8也可以是易碎金属。在这种情况下，易碎金属的自发破裂可以有助于避免可能起源于该侧面覆盖的电短路。
图14a-14d示出了根据本发明另外的实施例的十字抗蚀剂掩模的形成。在图14a-14d中，具有相同标号的实体表示如前图所示的相同实体。
可以通过提供抗蚀剂层的欠刻蚀(under-etch)来改善剥离工艺。在这种情况下，抗蚀剂层2由第一薄层2A和第二附加抗蚀剂层2B组成，其中将第一薄层2A沉积到衬底1上，并且将第二附加抗蚀剂层2B沉积到第一薄层2A的顶部上。
第一薄层2A可以是合适的薄金属膜(例如铜)或第一薄抗蚀剂膜。
在第一薄抗蚀剂膜2A的情况下，在参考图1b-1d所述的纳米压印步骤之后，抗蚀剂柱子7包括薄下部部分7A和上部部分7B(图14b)。接下来如图14c所示，沿与衬底1的表面平行的方向部分地刻蚀掉薄下部部分7A。图14d示出在经欠刻蚀的抗蚀剂柱子7上的第一沉积步骤。
在薄金属膜2A的情况下，可以在压印步骤之后直接执行欠刻蚀，在这种情况下，首先去除在刻蚀工艺中暴露的那部分金属薄膜，在随后的步骤中执行第一定向沉积步骤。
应该注意的是，在如上给出的本发明的描述中，十字电路包括正交2D格子布局，如现有技术所公开的。然而，可以想得到的是十字电路可以具有不同的格子布局，例如2D格子可以是六边形、三角形或斜长方形。在这种情况下，沉积方向X和Y之间的角度将与如图所示的垂直角度不同，并且代替地，将与2D格子布局限定的第一和第二导电线10、17的方向之间的角度相对应。
同样，可以依赖于实际的格子布局应用多于两个非正交沉积方向。例如，格子可以具有三角形布局，在这种情况下存在三个沉积方向。在这种情况下，材料的定向沉积将沿多于两个方向发生。
应该注意的是，虽然根据本发明的方法描述了具有纳米范围特征的十字电路，所述方法还可以应用于具有微米范围特征的十字电路。在给定高宽比(0.5-2)的情况下，可压印层的厚度可以在几微米至几十微米的范围内。柱子和开口的尺寸相应地进行缩放。例如，具有微米级特征的这种电路可以包括光发射器的矩阵或像素存储矩阵。
同样，应该注意的是：可以将本发明的方法应用于除了第一和第二导电材料之外的材料，即在十字电路内部使用这种另外材料的定向沉积。这种另外的材料可以包括导体、半导体或绝缘体材料。可以想得到的是依赖于十字电路的所需功能，十字电路除了第一和第二导电材料以外还可以包括这种另外的材料，或者可以包括这种另外的材料来代替第一和第二导电材料。甚至还可以想得到的是本发明的方法用于其中第一和第二材料都不是导体的情况。
Claims (24)
1.一种用于在衬底(1)上制造十字电路器件的方法，所述十字电路器件包括第一线(10)的第一格子和第二线(17)的第二格子，第一线(10)沿第一方向延伸，第二线(17)沿第二方向延伸，第一线(10)的第一方向和第二线(17)的第二方向被相对于彼此配置，从而形成二维线格子，每一个第一线(10)通过位于第一线(10)和第二线(17)重叠的位置处的中间层(14)与每一个第二线(17)隔离；
所述方法包括在衬底(1)上沉积可压印层(2)的步骤，
其特征在于：
-通过模具(3)将二维格子掩模(5)压印到可压印层(2)上，所述格子掩模(5)包括多个柱子(7)和在相邻柱子之间插入的开口(12)，并且所述格子掩模(5)与二维线格子互补；
-沿实质上第一方向将第一材料(8)定向沉积到二维格子掩模(5)上；以及
-沿实质上第二方向将第二材料(15)定向沉积到二维格子掩模(5)上，
-在第一和第二材料(8；15)的定向沉积期间，所述二维格子掩模(5)作为遮蔽掩模。
2.根据权利要求1所述的用于制造十字电路器件的方法，还包括：
在第一材料(8)的定向沉积之后并且在第二材料(15)的定向沉积之前，沉积中间层材料(13)以形成中间层(14)。
3.根据权利要求1或2所述的用于制造十字电路器件的方法，还包括：
-在压印二维掩模(M)之后，从2-D格子掩模(5)的凹入区域去除残余层(5b)。
4.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中按照相对于已压印衬底的法线方向的沉积角度来执行第一或第二材料的定向沉积，所述沉积角度依赖于格子掩模(5)的高宽比，将所述高宽比定义为柱子(7)的高度与相邻柱子(7)之间的开口(12)的宽度的比。
5.根据权利要求4所述的用于制造十字电路器件的方法，其中高宽比在0.5和2之间，并且沉积角度是相对于衬底(1)上的法线方向的约60度至约45度。
6.根据权利要求1所述的用于制造十字电路器件的方法，其中第一材料(8)或第二材料(15)的定向沉积包括以下步骤中的至少一个：
-定向蒸发所述材料(8；15)，
-定向溅射所述材料(8；15)以及
-使用包括所述材料(8；15)的分子束。
7.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中第一方向(X)和第二方向(Y)是正交的。
8.根据前述权利要求1-6中任一项所述的用于制造十字电路器件的方法，其中第一方向和第二方向是非正交的。
9.根据权利要求8所述的用于制造十字电路器件的方法，其中所述方法还包括：
-沿实质上另外的方向将另外的材料定向沉积到二维格子掩模(5)上，所述另外的方向与第一方向和/或第二方向是非正交的。
10.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中在沉积中间层材料(13)以形成中间层(14)之前沉积粘附层。
11.根据权利要求7所述的用于制造十字电路器件的方法，其中所述粘附层包含钛。
12.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中第一线(10)或第二线(17)的高度等于或小于可压印层的厚度的一半。
13.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中第一材料(8)和第二材料(15)中的至少一种是导电材料。
14.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中所述中间层(14)包含存储材料。
15.根据权利要求14所述的用于制造十字电路器件的方法，其中存储材料的物理和/或化学性质允许中间层(14)的至少两个电学可控的状态。
16.根据权利要求1所述的用于制造十字电路器件的方法，其中二维格子掩模(5)包括外边沿残端(S)，用于将外边沿处的侧面区域(R)划分为较小区域。
17.根据权利要求1或16所述的用于制造十字电路器件的方法，其中二维格子掩模(5)包括外围部分图案(P)，其中将外围部分图案(P)残端(S)设置在外围侧面区域(R1)中，用于将外围侧壁区域(R1)划分为较小区域。
18.根据任一前述权利要求所述的用于制造十字电路器件的方法，其中第一和第二材料(8；15)中的至少一种是诸如铬之类的易碎材料。
19.根据权利要求1所述的用于制造十字电路器件的方法，其中可压印层(2)由第一薄层(2A)和第二附加抗蚀剂层(2B)组成；将第一薄层(2A)沉积到衬底(1)上，并且将第二附加抗蚀剂层(2B)沉积到第一薄层(2A)的顶部上，并且其中在将二维格子掩模(5)压印到可压印层(2)中之后，进行格子掩模(5)的欠刻蚀。
20.根据权利要求19所述的用于制造十字电路器件的方法，其中所述薄层(2A)或者是薄抗蚀剂膜或者是薄金属膜。
21.一种十字电路器件，包括第一线(10)的第一格子和第二线(17)的第二格子，第一线(10)沿第一方向延伸，第二线(17)沿第二方向延伸，第一线(10)的第一方向和第二线(17)的第二方向被相对于彼此配置，从而形成二维线格子，每一个第一线(10)通过位于第一线(10)和第二线(27)重叠的位置处的中间层(14)与每一个第二线(17)隔离；
根据前述权利要求1-20中的任一项来制造所述十字电路器件。
22.一种模具(3)，用在根据前述权利要求1-20中的任一项的方法中，所述模具(3)包括其表面上的用于压印的几何形状，其特征在于：所述几何形状包括二维格子掩模(5)。
23.一种用于制造半导体器件的方法，包括用于制造根据前述权利要求1-22中的任一项所述的十字电路器件的方法。
24.一种半导体器件，包括根据权利要求21所述的十字电路器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05104901.3 | 2005-06-06 | ||
| EP05104901 | 2005-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101189720A true CN101189720A (zh) | 2008-05-28 |
Family
ID=37307494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800198232A Pending CN101189720A (zh) | 2005-06-06 | 2006-05-24 | 用于制造十字电路器件的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100052177A1 (zh) |
| EP (1) | EP1894242A2 (zh) |
| JP (1) | JP2008543105A (zh) |
| CN (1) | CN101189720A (zh) |
| TW (1) | TW200703449A (zh) |
| WO (1) | WO2006131838A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115110026A (zh) * | 2021-03-18 | 2022-09-27 | 铠侠股份有限公司 | 成膜装置、成膜方法及半导体装置的制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
| CN109103075B (zh) * | 2017-06-21 | 2020-12-04 | 清华大学 | 纳米级沟道的制备方法 |
| JP2020145364A (ja) * | 2019-03-08 | 2020-09-10 | キオクシア株式会社 | 記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204742A (ja) * | 1998-01-20 | 1999-07-30 | Sony Corp | メモリ及び情報機器 |
| SE521415C2 (sv) * | 1998-02-17 | 2003-10-28 | Hans Goeran Evald Martin | Metod för att framställa en gassensortillhörig detektor, samt en detektor framställd enligt metoden |
| US6128214A (en) * | 1999-03-29 | 2000-10-03 | Hewlett-Packard | Molecular wire crossbar memory |
| US6518156B1 (en) * | 1999-03-29 | 2003-02-11 | Hewlett-Packard Company | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
| US6459095B1 (en) * | 1999-03-29 | 2002-10-01 | Hewlett-Packard Company | Chemically synthesized and assembled electronics devices |
| US6365059B1 (en) * | 2000-04-28 | 2002-04-02 | Alexander Pechenik | Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate |
| US6756296B2 (en) * | 2001-12-11 | 2004-06-29 | California Institute Of Technology | Method for lithographic processing on molecular monolayer and multilayer thin films |
| US6861365B2 (en) * | 2002-06-28 | 2005-03-01 | Hewlett-Packard Development Company, L.P. | Method and system for forming a semiconductor device |
| US7256435B1 (en) * | 2003-06-02 | 2007-08-14 | Hewlett-Packard Development Company, L.P. | Multilevel imprint lithography |
-
2006
- 2006-05-24 CN CNA2006800198232A patent/CN101189720A/zh active Pending
- 2006-05-24 US US11/916,122 patent/US20100052177A1/en not_active Abandoned
- 2006-05-24 WO PCT/IB2006/051660 patent/WO2006131838A2/en active Application Filing
- 2006-05-24 JP JP2008515328A patent/JP2008543105A/ja not_active Withdrawn
- 2006-05-24 EP EP06745018A patent/EP1894242A2/en not_active Withdrawn
- 2006-06-02 TW TW095119693A patent/TW200703449A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115110026A (zh) * | 2021-03-18 | 2022-09-27 | 铠侠股份有限公司 | 成膜装置、成膜方法及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006131838A3 (en) | 2007-02-22 |
| JP2008543105A (ja) | 2008-11-27 |
| TW200703449A (en) | 2007-01-16 |
| EP1894242A2 (en) | 2008-03-05 |
| WO2006131838A2 (en) | 2006-12-14 |
| US20100052177A1 (en) | 2010-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956962B2 (en) | Method for fabricating large-area nanoscale pattern | |
| US7803712B2 (en) | Multilevel imprint lithography | |
| CN102651312B (zh) | 栅极的形成方法 | |
| CN100565796C (zh) | 半导体器件的制造方法和系统 | |
| US7507663B2 (en) | Fabrication of semiconductor devices | |
| US7195950B2 (en) | Forming a plurality of thin-film devices | |
| US20080149488A1 (en) | Solvent-soluble stamp for nano-imprint lithography and method of manufacturing the same | |
| US10672765B2 (en) | Methods of manufacturing transistors including forming a depression in a surface of a covering of resist material | |
| JPH0936105A (ja) | サブリソグラフ式エッチングマスクの製造方法 | |
| CN101189720A (zh) | 用于制造十字电路器件的方法 | |
| CN102428554A (zh) | 用于将电连接提供到隔开的导电线的方法 | |
| US20080261395A1 (en) | Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices | |
| EP3483920B1 (en) | Transistor and its method of manufacture | |
| JP2006165555A (ja) | 自己整合パターニング方法 | |
| CN1173734A (zh) | 用于制造半导体器件的接触掩模 | |
| US7795152B2 (en) | Methods of making self-aligned nano-structures | |
| KR20090088170A (ko) | 상이한 간격을 갖는 패턴을 구비한 반도체 소자 및 그제조방법 | |
| GB2492532A (en) | Method of manufacturing a thin film transistor | |
| WO2014061652A1 (ja) | パターン構造体の形成方法 | |
| KR100920050B1 (ko) | 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법 | |
| EP1741671B1 (en) | Method for realising an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components | |
| CN103872246A (zh) | 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080528 |