CN101183643A - 薄膜半导体装置的制造方法 - Google Patents

薄膜半导体装置的制造方法 Download PDF

Info

Publication number
CN101183643A
CN101183643A CNA2007101860062A CN200710186006A CN101183643A CN 101183643 A CN101183643 A CN 101183643A CN A2007101860062 A CNA2007101860062 A CN A2007101860062A CN 200710186006 A CN200710186006 A CN 200710186006A CN 101183643 A CN101183643 A CN 101183643A
Authority
CN
China
Prior art keywords
film
thin film
gas
silicon thin
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101860062A
Other languages
English (en)
Inventor
国井正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101183643A publication Critical patent/CN101183643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种薄膜半导体装置的制造方法，即使在低的基板温度下也能维持成膜速度而把结晶性硅薄膜在基板上成膜，这样把结晶性硅薄膜直接向基板上成膜在生产上实用化，而且谋求通过使用该硅薄膜而高性能化。利用把以SinH2n+2(n＝1、2、3、…)表示的硅烷类气体和卤化锗气体作为原料气体而使用的等离子CVD法，把包含结晶结构的硅薄膜在基板上进行成膜的工序。作为卤化锗气体至少使用GeF2、GeF4和GeCl4中的一种。作为原料气体还通过使用掺杂剂气体而把含有被活性化了的掺杂剂的硅薄膜进行成膜。

Description

薄膜半导体装置的制造方法
技术领域
本发明涉及薄膜半导体装置的制造方法，特别涉及薄膜晶体管和具备它的显示装置，以及以使用半导体薄膜的太阳能电池和传感器为代表的包括光电变换元件等的薄膜半导体装置的制造方法。
背景技术
在液晶显示器和有机EL显示器等平板显示器中作为像素电极的驱动用元件而设置有薄膜晶体管(TFT：thin film transistor)。其中作为半导体薄膜而使用多晶硅(poly-Si)的poly-Si·TFT，由于能形成驱动电路和把高性能电路内置在板中的所谓能够系统-导通-玻璃化等的原因而被关注。为了实现把该poly-Si·TFT形成在低成本的玻璃基板上，把制造处理的温度抑制在600℃以下的所谓低温poly-Si处理的开发在进行。
在利用低温poly-Si处理的poly-Si·TFT制造中，现有知道把非晶硅利用等离子CVD等方法在低熔点的玻璃基板上成膜，并向它照射激光束和电子束这样的能量束而结晶化的方法。
作为使非晶硅结晶化的能量束，一般例如使用激发XeCl气体所得到的波长308nm的激元激光。通过把该激光束整形成线状束并在玻璃基板上进行扫描而使整个玻璃基板结晶化的方法正在工业性使用。
但使用这种激光退火法制作时，激光退火装置则需要精密的光学系统和用于进行稳定激光振荡的大规模稳定化装置等，招致设备成本的增大。且由于激光束的光学系统和振荡能量有限度，所以光束的大小就有一定的限度，难于在大面积基板上进行均匀照射。因此，考虑到基板的大型化，从生产性的观点来看则激光退火法未必理想。且由激光束结晶化得到的多晶硅反映激光束能量的偏差而结晶粒径容易有偏差，其结果是有招致TFT特性有偏差的问题点。
于是，不进行激光退火而是把包含结晶结构的硅薄膜直接在基板上进行堆积成膜的几个方法被提案。
例如下述专利文献1公开了使用硅烷-氟化硅烷-氟气体的等离子CVD法所进行的成膜。且由该方法得到的硅薄膜被记载有观察到根据结晶硅的清晰的喇曼分光光谱。
且下述专利文献2公开了向成膜室导入硅化物气体(例如硅烷)和氟或氟化卤素的等离子CVD法所进行的成膜。且记载有利用该方法从成膜开始就形成了具有柱状结晶结构半非晶硅薄膜。
且下述专利文献3公开了向加热了的基板上导入蚀刻性气体和成膜气体，在存在有蚀刻性气体的情况下由被加热了的基板使成膜气体进行热的活性化而产生热化学反应，把结晶半导体薄膜直接成膜的方法即反应性热CVD法。
专利文献1：特开平6-168882
专利文献2：特开2005-243951
专利文献3：特开2001-68422
但例如专利文献1公开的硅烷-氟化硅烷-氟气体的等离子CVD法中，为了分解难于分解的氟化硅烷而需要大的电力。且为了补充氟化硅烷的分解也需要增加氟化硅烷的气体流量。
且在专利文献2公开的硅烷-氟的等离子CVD法中，由于氟气体对于硅的蚀刻性高而成膜速度慢。且由于氟气体的反应性高，所以仅由硅烷气体与氟气体混合就生成氟化硅烷，为了分解它就需要高的等离子电力。
且在专利文献3的反应性热CVD法中，由于成膜气体乙硅烷的分解温度最低在400℃以上才能得到足够的成膜速度，所以基板温度需要450℃以上。在基板温度450℃以上的情况下则一般的SUS钢材制CVD室不能应对，需要设计特殊耐热规格的CVD成膜装置。且即使把基板温度设定在450℃的情况下，不使用等离子反应的反应性热CVD法的成膜速度也是8～9nm/min左右。
发明内容
本发明的目的在于提供一种薄膜半导体装置的制造方法，即使在低的基板温度下也能维持成膜速度而把结晶性硅薄膜在基板上成膜，这样把结晶性硅薄膜直接向基板上成膜在生产上实用化，而且谋求通过使用该硅薄膜而高性能化。
为了达到该目的，本发明薄膜半导体装置的制造方法是作为半导体薄膜而具备硅薄膜的薄膜半导体装置的制造方法。利用把以SinH2n+2(n＝1、2、3...)表示的硅烷类气体和卤化锗气体作为原料气体使用的等离子CVD法来进行该硅薄膜的成膜。
根据使用如上原料气体的等离子CVD法，则如下面实施例中详细说明的那样，确认能把由结晶粒径数nm～100nm左右的微结晶硅构成的微结晶硅薄膜进行成膜。且还能一并确认：该等离子成膜方法即使在低的基板温度下也能进行维持成膜速度的成膜。具体说就是在一般玻璃基板的变形点600～700℃以下，例如以400℃左右的基板温度，甚至比其更低的基板温度下也能得到上述的微结晶硅薄膜。且还被确认：与现有技术的反应性热CVD法相比能以5倍左右的成膜速度进行成膜。
根据以上说明的本发明，即使在低的基板温度下也能维持成膜速度而把结晶性硅薄膜在基板上成膜。因此，在把结晶性硅薄膜直接向基板上成膜在生产上实用化，而且谋求通过使用该硅薄膜而高性能化，能得到这样的薄膜半导体装置。
附图说明
图1是表示实施例制造方法中所使用的成膜装置一例的结构图；
图2(1-2)由实施例制造方法得到的微结晶硅薄膜的喇曼光谱；
图3(1-3)是适用本发明薄膜半导体装置第一例的剖面工序图(其1)；
图4(1-4)是适用本发明薄膜半导体装置第一例的剖面工序图(其2)；
图5(1-3)是适用本发明薄膜半导体装置第一例的剖面工序图(其3)；
图6(1-3)是适用本发明薄膜半导体装置第二例的剖面工序图(其1)；
图7(1-3)是适用本发明薄膜半导体装置第二例的剖面工序图(其2)；
图8(1-3)是适用本发明薄膜半导体装置第三例的剖面工序图(其1)；
图9(1-3)是适用本发明薄膜半导体装置第三例的剖面工序图(其2)；
图10是本发明所适用的其他薄膜晶体管(薄膜半导体装置)的结构图；
图11是本发明所适用的又其他薄膜晶体管(薄膜半导体装置)的结构图。
符号说明
1基板  7微结晶硅薄膜  23n型微结晶硅薄膜、n TFT...n通道型薄膜晶体管、p TFT...p通道型薄膜晶体管、TFT’，TFT”...薄膜晶体管
具体实施方式
以下根据附图详细说明关于本发明薄膜半导体装置制造方法的实施例。在此，按薄膜半导体装置的制造方法中所使用的成膜装置、使用该成膜装置的结晶性硅薄膜的成膜方法以及适用该成膜方法的薄膜半导体装置的制造方法的顺序来说明实施例。
<成膜装置>
图1是表示薄膜半导体装置的制造中所使用的成膜装置一例的整体结构图。该图所示的成膜装置100是平行平板型等离子CVD装置，包括：进行成膜处理的处理室101、在处理室101内把实施成膜处理的基板W保持固定的工作台103、与工作台103对应配置的上部电极105和与上部电极105连接的高频电源107。
其中处理室101被设置成接地状态，且具备把内部气体进行排气的排气管101a。
工作台103兼作下部电极，以与处理室101同样的接地状态配置在处理室101内。由该兼作下部电极的工作台103和下面要说明的上部电极105构成平行平板。该工作台103也可以设置用于把基板W加热保持到规定温度的调温机构。
上部电极105兼作用于把处理气体向处理室101内供给的喷淋头，与被保持固定的基板W整个面相对地配置在处理室101上。气体导入管105a与该上部电极105连接。气体导入管105a设置有气体混合室105b，从气体导入管105a导入的气体在气体混合室105b内被混合后向上部电极105内导入，以给予成膜的均匀化。
且该上部电极105内设有气体分散板105c，且与工作台102相对的面是喷淋板105d。目的是，分散板105c使导入的原料气体向基板W整个面分散，喷淋板105d把被分散板105c分散的气体均匀地向基板W上供给。附图中气体导入管105a仅表示了一个系统，但根据需要能设置多个气体系统。
高频电源107用于向上部电极103施加高频RF电力。
根据以上结构的成膜装置100，在基板W的上方能进行利用产生原料气体等离子的等离子CVD法的成膜。本发明并不限定于使用在此所示的平行平板型等离子CVD装置进行成膜，只要是能进行等离子CVD法成膜的装置，则同样地能使用。
<成膜方法-1>
说明使用上述成膜装置100的结晶性硅薄膜的成膜方法。
首先把基板W固定保持在处理室101内的工作台103上。然后把处理室101内的压力设定为13.3～1330Pa，优选是133～400Pa，把基板W的温度设定在100～600℃，优选是300～450℃。
在如上所述地保持处理室101内的压力和基板W温度的状态下，从高频电源107向上部电极105施加频率10～100MHz，优选是10～30MHz的高频。这样，在上部电极105与下部电极(工作台103)之间就形成了电场。
保持该条件向处理室101内从气体导入管105a供给原料气体，通过使等离子产生以进行等离子CVD成膜。
本实施例在此供给的原料气体是有特点的。
即，向处理室101内作为原料气体而供给硅烷类气体和卤化锗类气体。所谓硅烷类气体是以SinH2n+2(n＝1、2、3、...)表示的气体，典型的甲硅烷(SiH4、)或乙硅烷(Si2H6、)或丙硅烷(Si3H8)被使用。作为卤化锗气体被使用四氟化锗(GeF4)和二氟化锗(GeF2)这样的氟化锗类气体，而且使用四氯化锗(GeCl4)这样的氯化锗类气体。
根据需要，在供给以上原料气体的同时，也可以把Ar、He、Ne、Kr、Xe、N2等惰性气体或氢气作为稀释气体从气体导入管105a向处理室101内供给。
如上所述，在基板W上把包含结晶结构的硅薄膜(以下叫做微结晶硅薄膜)进行等离子CVD成膜。
在以上说明的成膜方法中，为了抑制杂质向成膜的微结晶硅薄膜中混入，所使用气体的纯度被设定在3N以上，优选是4N。且为了抑制成膜的微结晶硅薄膜中的氧、碳、氮等杂质元素的浓度，在进行上述的等离子CVD成膜前，优选使用洗净气体(例如氟气体和氟化卤气体或NF3气体等)进行等离子处理，把处理室内洗净。
下面说明由上述等离子CVD法得到的试料1～4微结晶硅薄膜的膜质、成膜速度等的评价结果。
如下面表1所示，作为原料气体使用硅烷类气体Si2H6(Si2H6100％、流量＝10sccm)，作为氟化锗类气体使用GeF4(Ar气体稀释GeF410％、流量＝各流量)。作为稀释气体使用Ar气体(流量＝700sccm)。处理室内的压力＝270Pa、RF电力(RF电源频率27.12MHz)＝1.2kW、基板温度＝400℃。
[表1]
  Si2H6(sccm)   GeF4(sccm)   Ar(sccm)   压力(Pa) RF电力(kW)  基板温度(℃)   结晶性   膜厚度(nm)   成膜速度(nm/min)
试料1 10     5 700 270 1.2 400 微结晶+纳结晶     410     41.0
试料2     10     400     40.0
试料3     20     391     39.1
试料4     40     412     41.2
比较例1     5   170     0.4     350 非结晶     -
比较例2     5   270     0.1     -
平行平板型等离子CVD装置中电极之间距离是25nm，电极面积设定为2500cm2，成膜时间设定为10分钟。作为基板W，是在玻璃基板上由等离子CVD法把氧化硅薄膜成膜100nm膜厚度时使用。
作为在上述表1中一起表示的比较例1、2，是变化了处理室内的压力、RF电力(RF电源频率27.12MHz)和基板温度来进行成膜。
对于以上那样成膜的试料1～4微结晶硅薄膜，使用波长514nm的参照光进行了喇曼测定。图2(1)表示对试料1测定的喇曼光谱，图2(2)表示对试料4测定的喇曼光谱。
如这些喇曼光谱所代表的那样，在试料1～4所有的微结晶硅薄膜中观察到：在表示包含结晶结构Si的Si-Si结的TO声子模式即518～520cm-1附近有尖锐的峰值。峰值的半值幅度是9.7～10.8cm-1。
在此应该被关注的是，在试料1～试料4成膜中所使用的Si2H6与GeF4的等离子反应中，与GeF4的流量无关地在成膜的微结晶硅薄膜中几乎没有Ge的混入。了解到这是由于在Si中包含有结晶性Ge的情况下，出现Ge-Ge结的TO声子模式的峰值(290cm-1附近)和Si-Ge结的TO声子模式的峰值(400cm-1)，但在图2(1)、图2(2)表示的任何喇曼光谱中与这些Ge结有关的峰值都不出现的缘故。
如图2(1)、图2(2)所示，任何喇曼光谱在500cm-1附近都被看到有微小的峰值。该峰值是由结晶尺寸效果所引起的喇曼峰值移动，被认为是结晶粒径是数nm尺寸的纳结晶硅所引起的峰值。
这些所有的喇曼光谱中，非晶硅起作用的480cm-1的峰值与Si-Si结的TO声子模式即518～520cm-1附近的峰值和由结晶尺寸效果所引起的500cm-1附近的峰值相比小。根据这点了解到试料1～4微结晶硅薄膜中非结晶成分非常少。
把试料1～4微结晶硅薄膜的表面利用扫描电子显微镜进行观察，结果是确认在任何条件下结晶粒径20～100的微结晶硅都生长。且在截面TEM观察中了解到：具有柱状结晶结构(也被叫做纵列状)的晶粒从基板表面开始生长。
根据以上实施例的成膜方法能确认：能把由结晶粒径是数nm尺寸的纳结晶硅和结晶粒径是10～100nm的微结晶硅构成的微结晶硅薄膜进行成膜。
如上述表1所示，根据试料1～试料4微结晶硅薄膜的膜厚度和成膜时间(10分钟)计算出的成膜速度是39.1～41.2nm/min。这与专利文献3所示的反应性热CVD法(基板温度450℃)中达到的成膜速度8～9nm/min相比，是约5倍的速度。
如以上所说明的，按照实施例的成膜方法与反应性热CVD法比较，即使以更低的基板温度也能把成膜速度维持5倍以上而把结晶性硅薄膜在基板上成膜。因此，在使用结晶性硅薄膜构成的高性能薄膜半导体装置(薄膜半导体装置)的制造中，在生产上能把向基板上直接进行结晶性硅薄膜的成膜实用化，对提高生产性有大的效果。
在以上说明的试料1～4的硅薄膜成膜方法中，把基板温度设定成了400℃，但通过把处理室内(成膜环境内)的压力、RF电力、原料气体和稀释气体的流量比等最佳化，即使基板温度在100～300℃左右更低的温度下，也能把包含结晶性成分的微结晶硅薄膜进行成膜。由于这样在低基板温度下能进行成膜，所以仅通过气体类的追加就能使用已经有的等离子CVD装置。
而且不需要激光结晶化装置这样复杂且高价的装置，能由减少工序、缩短生产周期而降低制造成本。
上述表1一起表示的比较例1、2，也都是把RF电力(RF电源频率27.12MHz)设定成低的0.4kW、1.2kW进行成膜。这样成膜得到的硅薄膜不能确认结晶结构，而是形成非晶硅薄膜。仅从这点就了解到：在作为原料气体而供给硅烷类气体和卤化锗类气体的等离子CVD成膜中，通过把RF电力保持一定程度的高度就能把含有结晶结构的硅薄膜进行成膜。
在以上的效果之外还从图2(1)、图2(2)所示的喇曼光谱了解到：由本发明成膜方法得到的微结晶硅薄膜是膜内部应力少的膜。这根据下面的情况就清楚了，一般包含结晶的微结晶硅薄膜的喇曼光谱由膜的内部应力为起因而在比本来单晶硅喇曼光谱峰值520cm-1低的波长侧510cm-1附近出现峰值。但本发明得到的微结晶硅薄膜其喇曼光谱的峰值非常接近520cm-1。
因此，能制造出由膜应力为起因的载流子移动度偏差小的微结晶硅薄膜。其结果是使用该微结晶硅薄膜的薄膜半导体装置能使由载流子移动度为起因的特性变均匀。
且在上述的截面TEM观察中，确认具有柱状结晶结构(也被叫做纵列状)的晶粒从基板表面开始生长。从这点则根据本发明的成膜方法能得到成膜底面侧结晶性特别良好的微结晶硅薄膜。因此，若是例如把该微结晶硅薄膜作为通道层使用的薄膜晶体管，则通过制造底部栅极型就能把结晶性更良好的微结晶硅薄膜部分设定成通道形成部(即栅电极侧的部分)，由于能确实谋求提高载流子移动度，所以是有利的。
本成膜方法作为原料气体使用的卤化锗类气体、硅烷类气体在低温下不反应。因此，能在气体混合室105b内不反应地均匀被混合。因此能把原料气体成分均匀地向大面积的基板上供给，所以能得到均匀膜质的微结晶硅薄膜。在此所说的低温是指作为一例而使用Si2H6和GeF4时气体的温度在400℃以下。
且本成膜方法作为原料气体使用的卤化锗类气体，例如GeF4→GeF3+F的离解能量低到5.0eV。这与氟化硅烷类气体的SiF4→SiF4+F的离解能量具有10.8eV相比是1/2。因此，以低等离子电极就能进行效率良好的气体分解，能降低等离子电极和提高原料气体的利用效率而谋求降低制造成本。
在上述实施例的成膜方法中尽管作为原料气体而使用了硅烷类气体和卤化锗气体，但在成膜的微结晶硅薄膜中几乎没有Ge混入，这根据以下的反应系列进行说明。
即在本实施例的等离子CVD成膜中，作为原料气体使用的Si2H6和GeF4的气相反应是复杂的，但知道一般是下面式(1)那样的反应系列。
[反应式1]
SiH3SiH3+GeF4→SiH3GeF3+SiH3F    (1)
作为接续上述式(1)的反应，是下面的式(2)～式(4)。
[反应式2]
SiH3GeF3→SiH3F+GeF2    (2)
SiH3GeF3→SiH2+GeF3H    (3)
SiH3GeF3→SiH3+GeF3    (4)
在以上的反应系列中认为Si-Ge结容易被分解。换言之在Si2H6和GeF4的气相反应中Ge不进入最终生成物，结果是GeF4作为催化剂起作用。这被认为是由本发明成膜方法得到的微结晶硅薄膜中不认为有Ge混入的理由。在式(4)中产生的SiH3原子团一般被认为是用于硅膜生长的主要原子团。
相反地，在专利文献3公开的反应性热CVD法中，即使由气体流量等条件而同样地有Ge混入变少的倾向，但知道一般地在成膜的薄膜中Ge的混入达到数％～数10％左右。这能由被堆积的薄膜的喇曼光谱中在波数290cm-1或400cm-1附近出现尖锐的峰值而被确认。但由本发明的方法则几乎看不到Ge的混入，这是大特点。
例如，为了把SiGe膜进行成膜而在SiH4和GeH4的等离子反应中，非晶硅SixGe1-x(0＜x＜1)被成膜，但由SiH4和GeH4的流量比而Ge的含有率(即x的值)在变化。但在适用本发明的成膜方法的情况下，如上述那样不依赖GeF4的流量而Ge的含有率几乎是零，这与现有知道的等离子反应大不同。
<成膜方法-2>
作为使用上述成膜装置100的微结晶硅薄膜成膜方法的第二例，说明把n型和p型杂质(掺杂剂)预先导入的n型微结晶硅薄膜或p型微结晶硅薄膜的成膜情况。与第一例重复的说明则省略。
这时，把第一例所示的原料气体和含有杂质的掺杂剂气体从气体导入管105a向处理室101内导入。除此之外则与第一例同样进行便可。
作为掺杂剂气体，若是n型微结晶硅薄膜的成膜则使用含有n型杂质磷(P)的磷化氢(PH3)。另一方面，若是p型微结晶硅薄膜的成膜则使用含有p型杂质硼(B)的乙硼烷(B2H6)。
利用这种成膜方法能把微结晶硅薄膜直接成膜，而且能把成膜了的微结晶硅薄膜内含有的杂质(掺杂剂)活性化。
优选的是，如上所述，在被活性化杂质的状态下，把进行含有微结晶硅薄膜的成膜的处理室101与进行不含有杂质的微结晶硅薄膜的成膜的处理室101分开设置。这样就防止了杂质向不含有杂质的微结晶硅薄膜的混入。在把不含有杂质的微结晶硅薄膜与含有杂质的微结晶硅薄膜进行层合成膜时，为了防止有杂质从大气中混入，优选使用多室形式的等离子CVD装置，不破坏真空地在各自进行成膜的处理室之间来进行基板W的转送。
<薄膜半导体装置的制造方法-1>
下面根据图3～图5的剖面工序图说明适用上述成膜方法的薄膜半导体装置制造方法的第一例。第一例说明在具备CMOS结构的平面型底部栅极TFT的显示装置用驱动板的制作中适用本发明的实施例。
首先，如图3(1)所示准备绝缘性的基板1。该基板1例如能适当地使用旭玻璃公司制的AN100和科宁(コ一ニング)公司制的Code1737等。
在该基板1上把栅极电极3形成图形。在此，把Mo、W、Ta、Cu等金属膜溅射成膜，把成膜了的金属膜布图并设定成栅极电极3。栅极电极(金属膜)的膜厚度设定为30～200nm。
然后，通过等离子CVD法或LPCVD法等成膜方法在该栅极电极3上把成为栅极绝缘膜5的氮化硅膜(SiNx)成膜10～50nm，在其上把氧化硅膜(SiOx)成膜10～100nm。这样，来形成氮化硅膜和氧化硅膜层合结构的栅极绝缘膜5。
如上之后，如图3(2)所示，利用在前面<成膜方法-1>中说明的实施例的CVD成膜方法把不含有杂质的微结晶硅薄膜7进行成膜。在此是把膜厚度10～100nm，优选是40nm的微结晶硅薄膜7进行成膜。
该微结晶硅薄膜7成为TFT活性层，但该活性层包含的氧、碳、氮等杂质元素的浓度优选是3×1020cm-3以下。因此如<成膜方法-1>中说明的那样，供给洗净气体(例如氟气体、氟化卤素气体或NF3气体等)进行等离子蚀刻而把处理室内洗净了之后再进行CVD成膜，能把这些杂质元素的浓度抑制低。
对于成膜了的微结晶硅薄膜7也可以照射激元激光等脉冲激光、Ar激光等气体激光、YAG等固体激光、GaN等半导体激光、Xe(氙)弧灯等的急速加热法(RTA)、等离子流照射等的能量照射，以助长结晶性。
然后如图3(3)所示，继续利用等离子CVD等方法把氧化硅膜9在微结晶硅薄膜7上层合1～100nm左右的膜厚度。
然后根据需要，在此以控制形成的薄膜晶体管的Vth为目的把B+离子以剂量0.1E12～4E12/cm2左右向微结晶硅薄膜7进行离子注入。这时离子束的加速电压被设定为20～200keV左右。
然后如图4(1)所示，从把栅极电极3作为掩膜的基板1侧进行背面曝光而在氧化硅膜9上形成抗蚀剂图形201。利用把该抗蚀剂图形201作为掩膜的离子注入法，向微结晶硅薄膜7中进行杂质导入以用于形成n型MOS晶体管的LDD扩散层7-1。这时例如使用P+离子以设定成注入剂量：6E12～5E13/cm2、加速电压：20～200keV左右来进行质量分离或非质量分离型的离子注入。在离子注入后把抗蚀剂图形201剥离。
然后如图4(2)所示，把p通道区域1p的栅极电极3上部覆盖，并形成覆盖n通道区域1n的抗蚀剂图形203。利用把该抗蚀剂图形203作为掩膜的离子注入，进行杂质导入以用于形成p通道薄膜晶体管的源极-漏极7-2。这时，例如使用B+离子以进行设定注入剂量：1E14～3E15/cm2、加速电压：5～100keV左右的质量分离或非质量分离型的离子注入。这样来形成p通道的薄膜晶体管(pTFT)。在离子注入后把抗蚀剂图形203剥离。
然后如图4(3)所示，把p通道区域1p覆盖，并形成覆盖n通道区域1n的栅极电极3上部的抗蚀剂图形205。利用把该抗蚀剂图形205作为掩膜的离子注入法，进行杂质导入以用于形成n通道薄膜晶体管的源极-漏极7-3。这时，例如使用P+离子以进行设定注入剂量：1E15～3E15/cm2、加速电压：10～200keV左右来注入，这样来形成n通道的薄膜晶体管(nTFT)。在离子注入后把抗蚀剂图形205剥离。
在以上的离子注入后，利用红外灯加热、燃烧炉加热等的急速加热法(RTA)或激光退火法、在600℃以下的N2环境中的炉退火法等，把向微结晶硅薄膜7中导入的杂质活性化。
然后如图4(4)所示，把氧化硅膜9和微结晶硅薄膜7同时进行图形蚀刻，把各薄膜晶体管按每pTFT、nTFT形成岛状图形。
然后如图5(1)所示，在把作为岛状图形的各薄膜晶体管pTFT、nTFT覆盖的状态下，把氧化硅薄膜11a和含有氢的氮化硅薄膜11b按该顺序层合成膜，成膜为双层结构的层间绝缘膜11。这些成膜例如能由等离子CVD等进行。
该阶段通过在惰性气体或成形气体中等的退火处理而进行把层间绝缘膜11中的氢、特别是氮化硅薄膜11b中的氢向微结晶硅薄膜7中扩散的氢化工序。退火条件优选例如是400℃、两小时左右。通过该氢化工序把微结晶硅薄膜7中的悬挂链消去，能谋求提高TFT特性。该氢化工序并不限定于从氮化硅薄膜11b中把氢扩散的方法，把微结晶硅薄膜7暴露在氢离子环境中也能达到。
然后如图5(2)所示，在层间绝缘膜11和氧化硅膜9上形成达到微结晶硅薄膜7的源极/漏极7-2、7-3的接触孔13。之后在层间绝缘膜11上经由该接触孔13而形成与源极/漏极7-2、7-3连接的配线电极15。该配线电极15的形成由把Al-Si等配线用电极材料进行溅射成膜，并把它进行布图来进行。
然后如图5(3)所示，例如把由丙烯类有机树脂构成的平坦化绝缘膜17涂布形成约1μm的膜厚度。接着在该平坦化绝缘膜17上形成达到配线电极15的接触孔19。经由该接触孔19把与配线电极15连接的像素电极21形成在平坦化绝缘膜17上。像素电极21例如由把透明导电性材料ITO(Indium Tin Oxide)进行溅射成膜，并把它进行布图来形成。
在像素电极21是由ITO构成的情况下，把像素电极21在氮环境中进行约220℃、30分钟的退火。
在此，显示装置用的驱动板中，像素电极的驱动用像素晶体管是n通道型的薄膜晶体管n TFT，周边电路是CMOS结构，仅表示周边电路的一部分即p通道型的薄膜晶体管pTFT。
如上所述完成驱动板。在以上之后，例如若是液晶显示装置，则在覆盖像素电极21的状态下形成定向膜。在基板上容易制作按相对电极和定向膜的顺序进行成膜的相对电极，在定向膜之间封入液晶相则完成显示装置。若是使用有机电场发光元件的有机EL显示装置，则在像素电极上层合形成包含发光层的有机层，在有机层上设置电极并根据需要在电极上覆盖保护层，而完成显示装置。
根据以上的制造方法，由于把上述的成膜方法适用在了微结晶硅薄膜7的成膜中，所以以生产上能实用化程度地保持成膜速度，并得到把成膜的微结晶硅薄膜7作为通道层使用的底部栅极型的薄膜晶体管pTFT、nTFT。这些薄膜晶体管pTFT、nTFT由于把结晶性硅薄膜7作为通道层使用，所以载流子移动度比非晶硅高而能构成高性能电路，能这样使用薄膜晶体管pTFT、nTFT来构成驱动电路以谋求显示装置的高性能化。
由于微结晶硅薄膜7的成膜能以低温进行，所以作为栅极电极3能使用比较低熔点的Al、Cu、Ag、Au等金属。
且不使用激光结晶化装置这样复杂高价的装置，而仅利用等离子CVD装置、金属溅射装置、曝光装置和蚀刻装置就能制作薄膜晶体管。这意味着通过与非晶硅TFT同等的处理就能变成使用微结晶硅薄膜的TFT。即，与近年来大型化进展的非晶硅TFT同样的基板大型化由本发明则成为可能，由于对于一般G8代以后的2m见方以上的大型玻璃基板也能应对，所以也能进行对角50英寸以上的大型显示装置的生产，能得到工业上有益的效果。
本实施例把薄膜晶体管pTFT、nTFT表示了单栅极结构，但像素晶体管即薄膜晶体管nTFT也可以是在源极区域与漏极区域之间具有多个栅极的多栅极结构。多栅极结构的TFT与单栅极结构的TFT相比，有容易降低导通电流的特点，与使用非晶硅的TFT相比，则对于导通电流高的微结晶硅TFT有用。
<薄膜半导体装置的制造方法-2)
下面根据图6～图7的剖面工序图说明适用上述成膜方法的薄膜半导体装置制造方法的第二例。第二例说明在具备仅n通道的单通道结构的通道停止型底部栅极TFT的显示装置用驱动板的制作中适用本发明的实施例。
首先按照第一例使用图3(1)～图3(3)说明的同样的次序在绝缘性基板1上把栅极电极3形成图形。在把它覆盖的状态下进行栅极绝缘膜5的成膜，按照前面<成膜方法-1>中说明的实施例的CVD成膜方法把不含有杂质的微结晶硅薄膜7进行成膜，然后进行到把氧化硅膜9成膜。而且之后根据需要，在此以控制形成的薄膜晶体管的Vth为目的进行离子注入。
在以上之后如图6(1)所示，通过从把栅极电极3作为掩膜的基板1侧进行背面曝光而在氧化硅膜9上形成抗蚀剂图形207。通过进行把该抗蚀剂图形201作为掩膜的蚀刻，把微结晶硅薄膜7上的氧化硅膜9除去而仅在栅极电极3上残留氧化硅膜9。在该蚀刻后把抗蚀剂图形207剥离。
然后如图6(2)所示，按照前面<成膜方法-2>中说明的实施例的CVD成膜方法把含有被活性化杂质的微结晶硅薄膜23进行成膜。在此是把膜厚度10～500nm的微结晶硅薄膜23进行成膜。这时通过在掺杂剂气体中使用磷化氢(PH3)而形成n型微结晶硅21(以下记为n型微结晶硅薄膜23)。且该n型微结晶硅薄膜23的成膜在与把不含有杂质的微结晶硅薄膜7进行成膜的处理室另外的处理室内进行。当把掺杂剂气体设定为乙硼烷(B2H6)时，则能得到含有p型杂质的p型微结晶硅薄膜。
这样，先前形成的微结晶硅薄膜7成为通道层7，在此形成的含有掺杂剂的n型微结晶硅薄膜23成为源极/漏极层23。
然后如图6(3)所示，把源极/漏极层23和通道层7同时按源极/漏极层23的图形进行蚀刻，按各薄膜晶体管的区域形成岛状图形。
由于在成为蚀刻停止层的氧化硅膜9上蚀刻被停止，所以源极/漏极层23和通道层7被在一个工序同时形成。这样，就形成了n通道的通道停止型薄膜晶体管nTFT。
在以上之后，图7(1)～图7(3)所示的工序与第一例使用图5(1)～图5(3)说明的同样进行。
即首先如图7(1)所示，在把形成的薄膜晶体管nTFT覆盖的状态下，把氧化硅薄膜11a和含有氢的氮化硅薄膜11b这双层结构的层间绝缘膜11进行成膜。然后进行氢化处理。
接着如图7(2)所示，在层间绝缘膜11上形成达到源极/漏极23a的接触孔13。并形成与源极/漏极23a连接的配线电极15。
然后如图7(3)所示，涂布形成平坦化绝缘膜17，并形成达到作为像素晶体管使用的薄膜晶体管nTFT的配线电极15的接触孔19。然后经由接触孔19形成与配线电极15连接的像素电极21。
通过以上方法完成驱动板。以上之后显示装置的制作顺序与第一例相同。
即使是以上第二例的制造方法，也由于把上述的成膜方法适用在了微结晶硅薄膜7的成膜中，所以能得到与第一例同样的效果。而且把上述的成膜方法也适用在了成为源极/漏极23a的n型微结晶硅薄膜23的成膜中，所以能谋求通道停止型底部栅极TFT制作工序的效率化。且由于微结晶硅薄膜7和n型微结晶硅薄膜23的成膜能以低温进行，所以作为栅极电极3能使用比较低熔点的Al、Cu、Ag、Au等金属。
本第二例表示了仅n通道的单通道结构的通道停止型底部栅极TFT的形成。但在设定成CMOS结构时，只要把微结晶硅薄膜23的成膜n型和p型地进行两次便可。且也可以与其他结构的p通道型薄膜晶体管组合。
<薄膜半导体装置的制造方法-3>
下面根据图6～图7的剖面工序图说明适用上述成膜方法的薄膜半导体装置制造方法的第二例。第二例说明在具备仅n通道的单通道结构的通道蚀刻型底部栅极TFT的显示装置用驱动板的制作中适用本发明的实施例。
首先按照第一例使用图3(1)～图3(3)说明的同样的次序在绝缘性基板1上把栅极电极3形成图形，并且在把它覆盖的状态下，进行栅极绝缘膜5的成膜，按照前面<成膜方法-1>中说明的实施例的CVD成膜方法把不含有杂质的微结晶硅薄膜7进行到成膜。然后根据需要，在此以控制形成的薄膜晶体管的Vth为目的进行离子注入。
然后如图8(1)所示，按照前面<成膜方法-2>中说明的实施例的CVD成膜方法把含有被活性化杂质的微结晶硅薄膜23进行成膜。在此是把膜厚度10～200nm的微结晶硅薄膜23进行成膜。这时通过在掺杂剂中使用磷化氢(PH3)而形成n型微结晶硅21(以下记为n型微结晶硅薄膜23)。且该n型微结晶硅薄膜23的成膜在与把不含有杂质的微结晶硅薄膜7进行成膜的处理室另外的处理室内进行。但优选是，把微结晶硅薄膜7成膜后，不破坏处理室内真空状态地转送基板来进行n型微结晶硅薄膜23的成膜。当把掺杂剂气体设定为乙硼烷(B2H6)时，则能得到含有p型杂质的p型微结晶硅薄膜。
这样，先前形成的微结晶硅薄膜7成为通道层7，在此形成的含有掺杂剂的n型微结晶硅薄膜23成为源极/漏极层23。
然后如图8(2)所示，把源极/漏极层23和通道层7同时进行图形蚀刻，按各薄膜晶体管的区域形成岛状图形。
然后如图8(3)所示，把成为岛状图形的源极/漏极层23使在栅极电极3的上方分割为2地进行图形蚀刻，形成源极/漏极23a。这样，就形成了n通道的通道蚀刻型薄膜晶体管nTFT。
在以上之后，图9(1)～图9(3)所示的工序与第一例使用图5(1)～图5(3)说明的同样进行。
即首先如图9(1)所示，在把形成的薄膜晶体管nTFT覆盖的状态下把氧化硅薄膜11a和含有氢的氮化硅薄膜11b这双层结构的层间绝缘膜11进行成膜。然后进行氢化处理。
接着如图9(2)所示，在层间绝缘膜11上形成达到源极/漏极23a的接触孔13。并形成与源极/漏极23a连接的配线电极15。
然后如图9(3)所示，涂布形成平坦化绝缘膜17，并形成达到作为像素晶体管使用的薄膜晶体管nTFT的配线电极15的接触孔19。然后经由接触孔19形成与配线电极15连接的像素电极21。
如上完成驱动板。以上之后显示装置的制作顺序与第一例相同。
由于以上第三例的制造方法也把上述的成膜方法适用在了微结晶硅薄膜7的成膜中，所以能得到与第一例同样的效果。而且把上述的成膜方法也适用在了成为源极/漏极23a的n型微结晶硅薄膜23的成膜中，所以能谋求通道停止型底部栅极TFT制作工序的效率化。且由于微结晶硅薄膜7和n型微结晶硅薄膜23的成膜能以低温进行，所以作为栅极电极3能使用比较低熔点的Al、Cu、Ag、Au等金属的内容与第二实施例相同。
本第三例表示了仅n通道的单通道结构的通道蚀刻型底部栅极TFT的形成。但在设定成CMOS结构时，只要把微结晶硅薄膜23的成膜n型和p型地进行两次便可。且也可以与其他结构的p通道型薄膜晶体管组合。
以上说明的第一例～第三例都例示了在平坦化绝缘膜17上形成像素电极21的结构，但也不一定需要平坦化绝缘膜17，也可以直接在层间绝缘膜11上形成像素电极21。
且以上说明的第一例～第三例都说明了把本发明适用在底部栅极型薄膜晶体管制作中的实施例。但本发明在图10所示的双栅极型薄膜晶体管TFT′的制造中也能适用。这时与第三例同样地在进行到图4(4)说明的工序后，适用本发明<成膜方法-1>，在成膜了的微结晶硅薄膜7上进行经由氧化硅膜9(栅极绝缘膜)而形成第二栅极电极3′的工序。该栅极电极3′被配置成与栅极电极3之间夹持微结晶硅薄膜7。也可以向上下的栅极电极3、3′给予相同的电位，或也可以给予不同的电位而有意地控制门槛电压。
且在图11所示的顶部栅极型薄膜晶体管TFT”的制造中也能适用。这时在基板1上把缓冲层氮化硅膜31和氧化硅膜33按该顺序进行成膜，在其上部适用本发明<成膜方法-1>，把成膜了的微结晶硅薄膜7进行成膜。在把该微结晶硅薄膜7布图成岛状后，在覆盖它的状态下把由氧化硅膜9构成的栅极绝缘膜进行成膜，在其上部进行形成栅极电极3′的工序。然后通过进行把该栅极电极3′和根据需要形成的抗蚀剂图形作为掩膜的离子注入，向微结晶硅薄膜7导入杂质以形成LDD扩散层和源极/漏极。
以上说明的第一例～第三例说明了在使用薄膜晶体管的显示装置的制作中适用本发明的薄膜半导体装置的制造方法，但本发明不仅对于具备薄膜晶体管的显示装置适用，而且对于太阳能电池、光传感器等使用光电转变换元件等结晶性硅薄膜的薄膜半导体装置的制造方法也同样能适用，能得到同样的效果。

Claims (5)

1.一种薄膜半导体装置的制造方法，其特征在于，利用把以SinH2n+2表示的硅烷类气体和卤化锗气体作为原料气体而使用的等离子CVD法，把包含结晶结构的硅薄膜在基板上进行成膜的工序，其中，n＝1、2、3、...。
2.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于，
所述卤化锗气体至少是GeF2、GeF4和GeCl4中的一种。
3.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于，
作为所述原料气体还通过使用掺杂剂气体而把含有被活性化了的掺杂剂的硅薄膜进行成膜。
4.如权利要求3所述的薄膜半导体装置的制造方法，其特征在于，
作为所述掺杂剂气体而使用含有n型或p型杂质的气体。
5.如权利要求1所述的薄膜半导体装置的制造方法，其特征在于，
在所述硅薄膜进行成膜的工序中把所述基板加热。
CNA2007101860062A 2006-11-16 2007-11-09 薄膜半导体装置的制造方法 Pending CN101183643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006309829A JP2008124408A (ja) 2006-11-16 2006-11-16 薄膜半導体装置の製造方法
JP309829/06 2006-11-16

Publications (1)

Publication Number Publication Date
CN101183643A true CN101183643A (zh) 2008-05-21

Family

ID=39417435

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101860062A Pending CN101183643A (zh) 2006-11-16 2007-11-09 薄膜半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20080119030A1 (zh)
JP (1) JP2008124408A (zh)
KR (1) KR20080044765A (zh)
CN (1) CN101183643A (zh)
TW (1) TW200834674A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017177A (zh) * 2017-04-25 2017-08-04 京东方科技集团股份有限公司 成膜速率检测模组、成膜设备、成膜速率检测方法
WO2018035902A1 (zh) * 2016-08-24 2018-03-01 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI367565B (en) * 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8034663B2 (en) * 2008-09-24 2011-10-11 Eastman Kodak Company Low cost die release wafer
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
JP5698950B2 (ja) 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
KR101880721B1 (ko) * 2011-06-21 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
JP5902073B2 (ja) * 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
DE102013210092A1 (de) * 2013-05-29 2014-12-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
CN103681515B (zh) * 2013-12-24 2016-06-22 京东方科技集团股份有限公司 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置
TWI519668B (zh) 2014-07-17 2016-02-01 國立清華大學 具有結晶矽薄膜之基板及其製備方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
US5648175A (en) * 1996-02-14 1997-07-15 Applied Materials, Inc. Chemical vapor deposition reactor system and integrated circuit
US6338880B1 (en) * 1998-09-04 2002-01-15 Micron Technology, Inc. Chemical vapor deposition process for depositing titanium nitride films from an organometallic compound

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018035902A1 (zh) * 2016-08-24 2018-03-01 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板
CN107017177A (zh) * 2017-04-25 2017-08-04 京东方科技集团股份有限公司 成膜速率检测模组、成膜设备、成膜速率检测方法
CN107017177B (zh) * 2017-04-25 2019-06-07 京东方科技集团股份有限公司 成膜速率检测模组、成膜设备、成膜速率检测方法

Also Published As

Publication number Publication date
JP2008124408A (ja) 2008-05-29
TW200834674A (en) 2008-08-16
KR20080044765A (ko) 2008-05-21
US20080119030A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
CN101183643A (zh) 薄膜半导体装置的制造方法
KR101451104B1 (ko) 박막 반도체장치의 제조 방법
CN1123934C (zh) 半导体制造工艺和半导体器件制造工艺
KR100734393B1 (ko) 실리콘 박막의 원자층 증착 방법
WO1995034916A1 (fr) Fabrication d&#39;un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
KR20100100187A (ko) 다결정 실리콘층의 제조방법
US20140335680A1 (en) Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
CN1235367A (zh) 成膜设备和形成结晶硅薄膜的方法
US6531654B2 (en) Semiconductor thin-film formation process, and amorphous silicon solar-cell device
JP2009521797A (ja) 透明基板を用いる多結晶シリコン薄膜の製造方法及び製造装置
CN1842919A (zh) 薄膜晶体管及其制造方法
US7833579B2 (en) Method for in-situ polycrystalline thin film growth
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2001189275A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
CN102414791A (zh) 制造多晶硅薄膜的方法
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
KR20040036761A (ko) 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법
CN101946312A (zh) 成膜方法
EP0731493A2 (en) Method for formation of a polycrystalline semiconductor film
CN1338782A (zh) 薄膜的形成方法
CN100537838C (zh) 一种低温多晶硅薄膜器件及其制造方法与设备
US20130089972A1 (en) Method for forming nanocrystalline silicon film
CN1549313A (zh) 将非晶硅转换为多晶硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080521