CN101183504A - 驱动装置 - Google Patents

Abstract

本发明公开了一种驱动装置，适用于驱动包含多条栅极线的显示面板，此驱动装置包括驱动单元与电压检测单元。其中驱动单元用以产生多个输出信号，以通过上述输出信号驱动上述栅极线。电压检测单元电性连接驱动单元，并依据驱动单元的逻辑驱动电压的电位而产生控制信号。电压检测单元输出控制信号至驱动单元，以使驱动单元依据控制信号而同时产生上述输出信号。

Description

驱动装置

技术领域

本发明有关于一种驱动装置，且特别有关于一种可以解决显示面板的潮汐现象的驱动装置。

背景技术

当使用者在关闭电脑主机瞬间若不将显示面板的背光光源关闭而仅关闭信号及信号的电源，则显示面板上的显示画面会以很慢的速度散去。反之，在关机瞬间若同时关闭背光光源、信号以及信号的电源，此时仍会发现显示面板上隐约出现如潮汐般的光影变化，这是由于显示面板中薄膜晶体管成膜时因膜厚不均，导致各像素晶体管放电速度不同而产生的潮汐现象(Fan-out)。更详细的说，当关上电源瞬间，因薄膜晶体管膜厚不同造成电容不同，所需的放电时间也不相同，因此液晶旋转回复的时间也不同，故在面板上出现如海潮退潮般残影画面。

因此，为了解决上述的潮汐现象，有些显示面板的设计厂商便针对此问题提供了一些解决方案，如图1与图2所示。图1为现有的栅极驱动器的架构方块图，图2为现有的栅极驱动器的信号时序图。请依照说明需要而参照图1与图2。

首先请参照图1。图1中包含输入缓冲器101、移位寄存器102、电位移位器103、输出缓冲器104、重置电路105。输入缓冲器101用以缓冲时钟脉冲信号CPV、启始信号STV、输出使能信号OE、以及全输出使能信号Xon。移位寄存器102依据时钟脉冲信号CPV与启始信号STV产生N个移位信号，然后再依据输出使能信号OE输出上述N个移位信号，以形成N个输出信号。电位移位器103接收并位移上述N个输出信号的信号电位，然后再透过输出缓冲器104将上述位移过信号电位的N个输出信号做信号缓冲后输出，分别为OUT1～OUTN，以依序驱动显示面板的栅极线G1～GN(图中未显示)。

请参照图1与图2。当使用者关机时，移位寄存器102便依据重置电路105所输出的全输出使能信号Xon(如图2的201所示)而使N个输出信号同时被产生，进一步地使栅极驱动器同时输出N个输出信号OUT1～OUTN-1、OUTN(如图2的202所示)，以同时驱动显示面板的栅极线G1～GN。如此一来，便可解决因显示面板中的各像素晶体管放电速度不同而产生的潮汐现象。

然而，由于全输出使能信号Xon必须仰赖显示面板的印刷电路板(PrintedCircuit Board，简称PCB)上的重置电路105所控制，而重置电路105为采用现成的重置芯片(Reset IC)。因此，若采取图1所示的现有架构来解决潮汐现象，不仅得额外采用重置芯片于印刷电路板上，造成制造成本的负担，且也必须针对此重置芯片而进行额外的印刷电路板布线，使得设计与制造显示面板显得耗时费工，这对于所有欲降低制造成本进而提高产品获利的显示面板厂商来说，是相当不利的。

发明内容

本发明的目的就是提供一种驱动装置，其不需要于显示面板的印刷电路板上采用重置芯片便可解决显示面板的潮汐现象。

基于上述及其他目的，本发明提出一种驱动装置，适用于驱动包含多条栅极线之显示面板，此驱动装置包括驱动单元与电压检测单元。其中驱动单元用以产生多个输出信号，以通过上述输出信号驱动上述栅极线。电压检测单元电性连接至驱动单元，并依据驱动单元的逻辑驱动电压的电位而产生控制信号。电压检测单元输出控制信号至驱动单元，以使驱动单元依据控制信号而同时产生上述输出信号。

依照本发明的一实施例所述，上述驱动单元包括移位寄存单元。移位寄存单元用以接收启始信号、时钟脉冲信号、输出使能信号、以及控制信号。移位寄存单元依据启始信号与时钟脉冲信号产生多个移位信号，并依据输出使能信号输出上述移位信号，以形成上述输出信号。移位寄存单元也依据控制信号而同时产生上述输出信号。

依照本发明的一实施例所述，上述移位寄存单元包括移位寄存器与逻辑控制电路。其中移位寄存器用以接收启始信号以及时钟脉冲信号，并据以产生上述之多个移位信号。逻辑控制电路电性连接至移位寄存器与电压检测单元，用以接收输出使能信号、上述多个移位信号、以及控制信号。逻辑控制电路依据输出使能信号输出上述多个移位信号，以形成上述输出信号，且逻辑控制电路亦依据控制信号而同时产生上述输出信号。

依照本发明的一实施例所述，上述电压检测单元包括比较电路与选择电路。其中比较电路电性连接至驱动单元的逻辑驱动电压与参考电压，用以比较上述逻辑驱动电压与参考电压之值，并据以输出比较信号。选择电路电性连接于驱动单元的逻辑驱动电压与接地电压之间，用以依据比较信号而决定输出驱动单元的逻辑驱动电压与接地电压其中之一。

依照本发明的一实施例所述，上述选择电路包括第一晶体管与第二晶体管，其中第一晶体管为PMOS晶体管(P-type metal-oxide-semiconductortransistor)，第二晶体管为NMOS晶体管(N-type metal-oxide-semiconductortransistor)。而上述比较电路包括比较器，比较器具有正输入端、负输入端、以及输出端。其中，第一晶体管的栅极接收比较信号，而第一晶体管的其中一源/漏极电性连接至驱动单元的逻辑驱动电压。第二晶体管的栅极也接收比较信号，而第二晶体管的其中一源/漏极电性连接至第一晶体管的另一源/漏极，第二晶体管的另一源/漏极电性连接至接地电压。而比较器的负输入端电性连接至驱动单元的逻辑驱动电压，比较器的正输入端电性连接至参考电压，而比较器的输出端电性连接至第一晶体管与第二晶体管之栅极。

依照本发明的一实施例所述，上述逻辑控制电路包括多个与门与多个或门。其中每一与门的其中一输入端接收输出使能信号的反相信号，每一与门的另一输入端对应地接收上述多个移位信号其中之一，而每一或门的其中一输入端接收控制信号的反相信号，每一或门的另一输入端对应地接收上述与门其中之一的输出端，而上述或门的输出端输出上述输出信号。

本发明因在驱动装置中采用电压检测单元，并利用电压检测单元比较预设的参考电压与驱动单元的逻辑驱动电压的值而产生控制信号，且在关机时使电压检测单元输出控制信号至驱动装置中的移位寄存单元，使移位寄存单元同时输出多个输出信号，进而同时驱动显示面板的栅极线，以解决因显示面板中的各像素晶体管放电速度不同而产生的潮汐现象。

因此，本发明不仅不需要额外采用重置芯片于印刷电路板上，减少制造成本的负担，且也不必针对重置芯片而进行额外的印刷电路板布线，简化了设计与制造显示面板的流程。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。

附图说明

图1为现有的栅极驱动器的架构方块图。

图2为现有的栅极驱动器的信号时序图。

图3为依照本发明一实施例驱动装置的架构方块图。

图4为依照本发明一实施例电压检测单元的电路图。

图5为依照本发明一实施例驱动装置的内部电路图。

图6为依照本发明一实施例驱动装置的部分内部信号的时序图。

具体实施方式

图3为依照本发明一实施例的驱动装置的架构方块图。请参照图3。图3所示的驱动装置包括驱动单元301与电压检测单元302。在此实施例中，驱动单元301接收一外来的电压，以作为驱动单元301的逻辑驱动电压VDDD。上述的驱动单元301用以产生N个输出信号，分别为OUT1～OUTN，以通过上述输出信号OUT1～OUTN驱动显示面板的栅极线G1～GN(图中未显示)。

电压检测单元302电性连接至驱动单元301，并依据驱动单元301的逻辑驱动电压VDDD的电位而产生控制信号CS，且电压检测单元302输出控制信号CS至驱动单元301，以使驱动单元301依据控制信号CS而同时产生输出信号OUT1～OUTN。当驱动单元301同时产生输出信号OUT1～OUTN，进而同时驱动显示面板的栅极线G1～GN时，便可解决因显示面板中的各像素晶体管放电速度不同而产生的潮汐现象。

在此实施例中，驱动单元301包括输入缓冲器303、移位寄存单元304、电位移位器305、以及输出缓冲器306。然而，由于各厂商对于驱动单元301的设计并无一定，故上述驱动单元301中所包括的各元件不应局限于此实施例。输入缓冲器303电性连接至移位寄存单元304，用以接收并缓冲启始信号STV、时钟脉冲信号CPV、以及输出使能信号OE。移位寄存单元304用以接收透过输入缓冲器303做信号缓冲的启始信号STV、时钟脉冲信号CPV、以及输出使能信号OE，并且移位寄存单元304也接收电压检测单元302所产生的控制信号CS。

移位寄存单元304依据时钟脉冲信号CPV与启始信号STV而产生N个移位信号，然后再依据输出使能信号OE输出上述的N个移位信号，以形成N个输出信号。电位移位器305接收并位移上述N个输出信号的信号电位，然后再透过输出缓冲器306将上述位移过信号电位的N个输出信号做信号缓冲而输出，分别为OUT1～OUTN，以依序驱动显示面板的栅极线G1～GN(图中未显示)。其中，移位寄存单元304也依据控制信号CS而同时产生上述N个输出信号。

移位寄存单元304包括移位寄存器307与逻辑控制电路308。移位寄存器307用以接收启始信号STV以及时钟脉冲信号CPV，并据以产生上述多个移位信号。逻辑控制电路308电性连接至移位寄存器307与电压检测单元302，用以接收输出使能信号OE、上述N个移位信号、以及控制信号CS。逻辑控制电路308依据输出使能信号OE输出上述N个移位信号，以形成上述N个输出信号。逻辑控制电路308也用以依据控制信号CS而同时产生上述N个输出信号。

图4为依照本发明一实施例的电压检测单元的电路图。请参照图4。图4所示即为图3的电压检测单元302的内部电路，其包括比较电路401与选择电路402。其中比较电路401电性连接至驱动单元的逻辑驱动电压VDDD与参考电压VTH，用以比较上述逻辑驱动电压VDDD与参考电压VTH之值，并据以输出比较信号PS。选择电路402电性连接于驱动单元301之逻辑驱动电压VDDD与接地电压GND之间，用以依据比较信号PS而决定输出驱动单元之逻辑驱动电压VDDD与接地电压GND其中之一。

在此实施例中，比较电路401以比较器403来实现，而选择电路402以晶体管404与晶体管405来实现，其中晶体管404为PMOS晶体管，而晶体管405为NMOS晶体管。

比较器403具有正输入端、负输入端、以及输出端。比较器403的负输入端电性连接驱动单元的逻辑驱动电压VDDD，比较器403的正输入端电性连接参考电压VTH，而比较器的输出端电性连接晶体管404与晶体管405的栅极。晶体管404的栅极接收比较信号PS，而晶体管404的源极电性连接驱动单元的逻辑驱动电压VDDD。晶体管405的栅极接收比较信号PS，晶体管405的漏极电性连接晶体管404的漏极，而晶体管405的源极电性连接接地电压GND。

然而，使用者当可依照实际上的需要而变更比较电路401及/或选择电路402内部的设计，上述所列举的实现方式并非用以限定比较电路401与选择电路402内部的设计方式。

当比较器403所接收的逻辑驱动电压VDDD小于参考电压VTH时，比较器403所输出的比较信号PS为高逻辑，使得晶体管404截止、晶体管405导通，因此电压检测单元302所输出的控制信号CS为接地电压GND(也即低逻辑)。当比较器403所接收的逻辑驱动电压VDDD大于参考电压VTH时，比较器403所输出的比较信号PS为低逻辑，使得晶体管404导通、晶体管405截止，因此电压检测单元302所输出的控制信号CS为逻辑驱动电压VDDD(也即高逻辑)。因此，电压检测单元302是以比较逻辑驱动电压VDDD与参考电压VTH之值来决定控制信号CS为高逻辑或是低逻辑，使得图3所示的驱动单元301可以依据控制信号CS的信号状态而同时产生输出信号OUT1～OUTN。

请依照说明之需要而参照图3与图5。图5为依照本发明一实施例的驱动装置的内部电路图。请参照图5，图5所示的输入缓冲器501、移位寄存器502、逻辑控制电路503、以及电压检测单元505即分别为图3所示的输入缓冲器303、移位寄存器307、逻辑控制电路308、以及电压检测单元302，而图5所示的电位移位器与输出缓冲器504即为图3所示的电位移位器305与输出缓冲器306的结合。

图5所示的电压检测单元505为采用图4所示的电压检测单元的设计方式，而图5的逻辑控制电路503所示即为图3的逻辑控制电路308的内部电路的实际设计方式。其中逻辑控制电路503包括N个与门507、N个或门508、反相器509与510。每一与门507的其中一输入端接收输出使能信号OE的反相信号/OE，每一与门507的另一输入端对应地接收移位信号Q1～QN其中之一。而每一或门508的其中一输入端接收控制信号CS的反相信号/CS，每一或门508的另一输入端对应地接收该些与门507其中之一的输出端，该些或门508的输出端输出信号P1～PN。

然而在图5所示的实施例中，电压检测单元505并非限于采用图4所示的电压检测单元的设计方式。另外，在一般的驱动装置中皆会设计逻辑控制电路，以进行驱动装置中信号的逻辑运算，然而由于各厂商对于逻辑控制电路的设计方式也不一样，因此图5的逻辑控制电路503所示的电路架构也并非用以限定逻辑控制电路内部电路的设计方式。

请依照说明需要而参照图4与图5。请先参照图4。当显示面板于正常操作时，此时逻辑驱动电压VDDD大于参考电压VTH，因此控制信号CS为高逻辑。请参照图5。在上述情况下，电压检测单元505所输出的控制信号CS经过反相器510反相成其反相信号/CS(即低逻辑)，因此逻辑控制电路503中的N个或门508便依据N个与门507所输出的信号K1～KN而操作，进而使驱动装置正常地依序输出输出信号OUT1～OUTN，以依序驱动显示面板的栅极线G1～GN(图中未显示)。

请再参照图4。当显示面板于关机瞬间时，电压检测单元505会去检测逻辑驱动电压VDDD，当逻辑驱动电压VDDD小于参考电压VTH，其控制信号CS为低逻辑。图6为依照本发明一实施例的驱动装置的部分内部信号的时序图。请参照图5与图6。在上述情况下，图5的电压检测单元505所输出的控制信号CS(为低逻辑，如图6的601所示)经过反相器510反相成其反相信号/CS(即高逻辑，如图6的602所示)，因此逻辑控制电路503中的N个或门508便依据高逻辑的反相信号/CS而同时输出高逻辑的输出信号P1～PN，如图6中的603所列举的P1与P2所示，其中图6的P1与P2为对应于图5的P1与P2的信号状态

图5的电位移位器与输出缓冲器504中的电位移位器用以接收并位移上述N个输出信号P1～PN的信号电位，然后再透过电位移位器与输出缓冲器504中的输出缓冲器将上述位移过信号电位的N个输出信号做信号缓冲而输出，分别为OUT1～OUTN，以同时驱动显示面板的栅极线G1～GN(图中未显示)。如此一来，便可解决因显示面板中的各像素晶体管放电速度不同而产生的潮汐现象。

值得一提的是，虽然在上述实施例中已经对电压检测单元与逻辑控制电路内部电路的设计方式描绘出了一个可能的型态，但熟知此技术者应知，各厂商对于电压检测单元与逻辑控制电路的设计方式都不一样，因此本发明的应用当不限制于此种可能的型态。换言之，只要是利用预设的参考电压与驱动单元的逻辑驱动电压的值相互比较而产生控制信号，并利用驱动装置中原有的逻辑控制电路接收此控制信号，进而使驱动装置同时产生所有的输出信号而同时驱动显示面板的栅极线，就已经是符合了本发明的精神所在。

综上所述，本发明因在驱动装置中采用电压检测单元，并利用电压检测单元比较预设的参考电压与驱动单元的逻辑驱动电压的值而产生控制信号，且在关机时使电压检测单元输出控制信号至驱动装置中的移位寄存单元，使移位寄存单元同时输出多个输出信号，进而同时驱动显示面板的栅极线，以解决因显示面板中的各像素晶体管放电速度不同而产生的潮汐现象。

因此，本发明不仅不需要额外采用重置芯片于印刷电路板上，减少制造成本的负担，且也不必针对重置芯片而进行额外的印刷电路板布线，简化了设计与制造显示面板的流程。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (14)

1.一种驱动装置，适用于驱动一包含多条栅极线的显示面板，该驱动装置包括：

一驱动单元，用以产生多个输出信号，通过该些输出信号驱动该些栅极线；以及

一电压检测单元，电性连接该驱动单元，并依据该驱动单元的逻辑驱动电压的电位产生一控制信号，该电压检测单元输出该控制信号至该驱动单元，以使该驱动单元依据该控制信号而同时产生该些输出信号。

2.如权利要求1所述的驱动装置，其特征在于，该驱动单元包括一移位寄存单元，用以接收一启始信号、一时钟脉冲信号、一输出使能信号、以及该控制信号，该移位寄存单元依据该启始信号与该时钟脉冲信号产生多个移位信号，并依据该输出使能信号输出该些移位信号，以形成该些输出信号，该移位寄存单元也依据该控制信号而同时产生该些输出信号。

3.如权利要求2所述的驱动装置，其特征在于，该移位寄存单元包括：

一移位寄存器，用以接收该启始信号以及该时钟脉冲信号，并据以产生该些移位信号；以及

一逻辑控制电路，电性连接该移位寄存器与该电压检测单元，用以接收该输出使能信号、该些移位信号、以及该控制信号，该逻辑控制电路依据该输出使能信号输出该些移位信号，以形成该些输出信号，该逻辑控制电路也依据该控制信号而同时产生该些输出信号。

4.如权利要求2所述的驱动装置，其特征在于，该驱动单元还包括：

一电位移位器，电性连接该移位寄存单元，用以接收该些输出信号，并位移该些输出信号的信号电位。

5.如权利要求4所述的驱动装置，其特征在于，该驱动单元还包括：

一输出缓冲器，电性连接该电位移位器，用以接收并缓冲该电位移位器的输出。

6.如权利要求2所述的驱动装置，其特征在于，该驱动单元还包括：

一输入缓冲器，电性连接该移位寄存单元，用以接收并缓冲该启始信号、该时钟脉冲信号、以及该输出使能信号。

7.如权利要求1所述的驱动装置，其特征在于，该电压检测单元包括：

一比较电路，电性连接该驱动单元的逻辑驱动电压与一参考电压，用以比较上述逻辑驱动电压与该参考电压之值，并据以输出一比较信号；

一选择电路，电性连接于该驱动单元的逻辑驱动电压与一接地电压之间，用以依据该比较信号而决定输出该驱动单元的逻辑驱动电压与该接地电压其中之一。

8.如权利要求7所述的驱动装置，其特征在于，该选择电路包括：

一第一晶体管，该第一晶体管的栅极接收该比较信号，该第一晶体管的其中一源/漏极电性连接该驱动单元的逻辑驱动电压；以及

一第二晶体管，该第二晶体管的栅极接收该比较信号，该第二晶体管的其中一源/漏极电性连接该第一晶体管的另一源/漏极，该第二晶体管的另一源/漏极电性连接该接地电压。

9.如权利要求8所述的驱动装置，其特征在于，该比较电路包括一比较器，该比较器具有一正输入端、一负输入端、以及一输出端，该比较器的该负输入端电性连接该驱动单元的逻辑驱动电压，该比较器的该正输入端电性连接该参考电压，该比较器的该输出端电性连接该第一晶体管与该第二晶体管的栅极。

10.如权利要求9所述的驱动装置，其特征在于，该第一晶体管包括一PMOS晶体管。

11.如权利要求10所述的驱动装置，其特征在于，该第二晶体管包括一NMOS晶体管。

12.如权利要求3所述的驱动装置，其特征在于，该逻辑控制电路包括多个与门与多个或门，其中每一该些与门的一输入端接收该输出使能信号的反相信号，每一该些与门的另一输入端对应地接收该些移位信号其中之一，而每一该些或门的一输入端接收该控制信号的反相信号，每一该些或门的另一输入端对应地接收该些与门其中之一的输出端，该些或门的输出端输出该些输出信号。

13.如权利要求12所述的驱动装置，其特征在于，该逻辑控制电路还包括一第一反相器，该第一反相器用以接收该输出使能信号，以将该输出使能信号反相成其反相信号。

14.如权利要求12所述的驱动装置，其特征在于，该逻辑控制电路还包括一第二反相器，该第二反相器用以接收该控制信号，以将该控制信号反相成其反相信号。

Images