CN101174468B - 非易失性存储装置及其数据读取方法 - Google Patents
非易失性存储装置及其数据读取方法 Download PDFInfo
- Publication number
- CN101174468B CN101174468B CN2007101364024A CN200710136402A CN101174468B CN 101174468 B CN101174468 B CN 101174468B CN 2007101364024 A CN2007101364024 A CN 2007101364024A CN 200710136402 A CN200710136402 A CN 200710136402A CN 101174468 B CN101174468 B CN 101174468B
- Authority
- CN
- China
- Prior art keywords
- sector
- data
- read
- address
- wiping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
用于非易失性存储装置的数据读取方法包括多扇区擦除操作和写同时读(RWW)操作。在多扇区擦除操作中,顺序擦除待擦除的多个扇区。在RWW操作中,如果在执行多扇区擦除操作同时接收到指示读取待读取扇区的读取命令,那么读取待读取扇区中的数据。在RWW操作中,读取待读取扇区中的数据,所述待读取扇区属于包括其中数据已经擦除的擦除扇区的存储体。还公开了相关的存储装置。
Description
技术领域
本发明涉及存储装置及其数据读取方法,更为具体的是,涉及非易失性存储装置和该非易失性存储装置所执行的数据读取方法。
本申请根据35 USC § 119要求2006年11月3日递交的申请号为10-2006-0108379的韩国专利申请的优先权,其公开通过引用整体合并于此,如同在此完整说明。
背景技术
对于本领域的技术人员来说,非易失性存储装置是众所周知的,其即使在没有电的时候,也能够保留所存储的信息。一种广泛使用的非易失性存储装置是闪存装置,其每次可以擦除一个区块。对于本领域的技术人员来说,包括闪存装置在内的非易失性存储装置的设计是众所周知的,不必于此进一步描述。不幸的是,在例如闪存装置这样的非易失性存储装置中,可能难于在执行擦除操作同时有效的读取数据。
图1是用于说明在多扇区擦除操作期间,非易失性存储装置常规的数据读取方法的示意图。在图1中,假定非易失性存储装置包括8个存储体,每个存储体包括多个扇区。
在图1中,如果假定正在删除扇区ES中的数据,那么非易失性存储装置可以读取尚未被删除数据的扇区RS1中的数据。然而,只能读取其余扇区中的状态数据,例如,存储体BANK1中的扇区RS2,存储体BANK1包括已经擦除数据的扇区LS1。也就是,在常规的数据读取方法中,只有在待擦除的所有扇区被擦除之后,才可以读取其余扇区的数据,例如存储体BANK1中的扇区RS2,存储体BANK1包括已经擦除数据的扇区LS1。
发明内容
本发明的一些实施例提供了由非易失性存储装置执行的数据读取方法,所述非易失性存储装置包括多个存储体,每个存储体包括至少一个非易失性存储单元。这些方法包括,在已经通过了第一存储体的多存储体擦除操作期间,从第一存储体中读取数据。在其他实施例中,多个存储体中的每个包括多个扇区,并且在已经擦除了第一存储体中的第二扇区的多扇区擦除操作期间,从第一存储体中的第一扇区中读取数据。根据本发明其他实施例的方法还包括,在尚未到达第二存储体的多存储体擦除操作期间,从第二存储体中读取数据。这些实施例可以包括,在将要擦除第二存储体之中或超出第二存储体的第四扇区但还没有擦除第二存储体之中或超出第二存储体的第四扇区的多扇区擦除操作期间,从第二存储体中的第三扇区中读取数据。
根据本发明的其他实施例,数据读取方法包括多扇区擦除操作和写同时读(RWW)操作。在多扇区擦除操作中,顺序擦除待擦除的多个扇区。在RWW操作中,如果在执行多扇区擦除操作同时接收到指示读取待读取扇区的读取命令,那么读取待读取扇区中的数据。在RWW操作中,读取待读取扇区中的数据,所述待读取扇区属于包括其中数据已经擦除的擦除扇区的存储体。
上面描述了与数据读取方法相关的本发明的实施例。然而,在其他实施例中,可以通过控制器执行这些数据读取方法,所述控制器被配置为执行上述的操作。
附图说明
通过参考附图详细描述本发明的示例实施例,使得本发明的上述和其他特征与优点更为清楚,其中:
图1是用于说明多扇区擦除操作中常规的数据读取方法的示意图;
图2是根据本发明一些实施例,用于说明非易失性存储装置在多扇区擦除操作中读取数据的示意图;
图3是根据本发明一些实施例的非易失性存储装置的方框图;
图4是根据本发明一些实施例,图3中的非易失性存储装置的擦除控制器的详细方框图;和
图5是根据本发明一些实施例的数据读取操作的流程图。
具体实施方式
下文中通过参考附图更加详细的描述本发明,其中所示的是本发明的示例实施例。然而,本发明可以以多种不同的形式实现,并且不应解释为受限于在此描述的示例实施例。相反,所提供的这些示例实施例使得本公开全面而完整,并且向本领域的技术人员充分表达了本发明的范围。
可以理解的是,当元件被称作“连接”、“耦合”或“响应”(和/或其变体)另一个元件时,可以是直接连接、耦合或响应另一个元件,或可以存在居间元件。相反,当元件被称作“直接连接”、“直接耦合”或“直接响应”(和/或其变体)另一个元件时,不存在居间元件。贯穿始终相同的数字指代相同的元件。正如此处所使用的,术语“和/或”包括一个或多个所列出的相关项目的任意和所有组合,并且可以简写为“/”。
可以理解的是,尽管术语第一、第二、第三等可以在此用于描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个区域、层或部分区别开来。因此,下文所讨论的第一元件、组件、区域、层或部分,在不脱离本发明教义的情况下,可以称为第二元件、组件、区域、层或部分。
于此所使用的术语仅为了描述具体实施例的目的,而不是有意限制本发明。正如在此所使用的,除非上下文中明确的指出,否则单数形式也可以包括复数形式。还可以理解的是,本说明书中所使用的术语“包括”(和/或其变体)指明所提及的特征、整体、步骤、操作、元件和/或组件的存在,但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。相反,本说明书中所使用的术语“由…组成”(和/或其变体)指明所提及数目的特征、整体、步骤、操作、元件和/或组件的存在,并且排除其他特征、整体、步骤、操作、元件和/或组件的添加。
除非另有说明,否则于此所使用的所有术语(包括技术和科学术语)具有本发明所属技术领域的普通技术人员通常所理解的相同意思。还可以理解的是,例如那些在常用字典中所定义的术语,应该解释为具有与相关技术领域和本申请的语境中的含义相一致的意思,除非于此明确说明,否则不能解释为理想化或过于正式的意思。
下面通过参考根据本发明实施例的方法和/或装置(系统)的方框图和/或流程图,描述本发明。可以理解的是,方框图和/或流程图中的方框,以及方框图和/或流程图中方框的组合,可以体现用于实现在方框图和/或流程图方框中所说明的功能/动作的装置/系统(结构)、装置(功能)和/或步骤(方法)。
还应注意的是,在某些替代的实施方式中,方框中所指明的功能/动作可以不按照流程图中所指明的顺序发生。例如,依据相关的功能/动作,连续示出的两个方框实际上可以几乎同时执行或方框有时可以按相反的顺序执行。此外,流程图和/或方框图中给定方框的功能可以分割为多个方框,和/或流程图和/或方框图中两个或多个方框的功能可以至少部分合并。
图2是根据本发明一些实施例的非易失性存储装置的示意图,其用于说明在多扇区擦除操作中的数据读取操作。可以理解的是,在其他的实施例中可以存在更少或更多的存储体/扇区。
在图2中,假定扇区LS1-LS3是其中数据已经擦除的扇区,扇区ES是其中数据当前正在擦除的扇区,扇区RS1和扇区LS4-LS6是其中数据尚未擦除,但是在多扇区擦除操作期间将被擦除的扇区。
作为比较,在常规的数据读取方法中,仅可以从其余扇区中读取状态数据,例如,仅是包括已经擦除数据的扇区LS1的存储体BANK1的扇区RS2中的状态数据。
然而,在根据本发明一些实施例的数据读取操作中,其余扇区的数据,例如包括已经擦除数据的扇区LS1的存储体BANK1的扇区RS2中的数据,和其中数据尚未擦除的扇区RS1的数据,都可以读取。
图5是示出了根据本发明一些实施例的数据读取操作500的流程图。
参见图5,数据读取500由非易失性存储装置执行,该非易失性存储装置包括扇区LS1-LS6、扇区ES和扇区RS1-RS2,其中扇区LS1-LS6、扇区ES和扇区RS1-RS2每个包括至少一个非易失性存储单元。
数据读取操作500包括多扇区擦除方框530和写同时读(RWW)方框540。在多扇区擦除操作方框530中,图2中所示的LS1-LS6、扇区ES和扇区RS1被顺序擦除。参见图2和图5,在RWW方框540中,当在执行多扇区擦除方框530同时,接收到指示读取待读取的扇区RS2的读取命令时,就读取待读取的扇区RS2中的数据。
在RWW方框540中,可以读取包括已经擦除数据的擦除扇区LS1的存储体BANK1中待读取的扇区RS2中的数据。
数据读取500还可以包括锁存方框520。在锁存方框520中,存储待擦除的扇区LS1-LS6、ES和RS1的擦除地址。在多扇区擦除方框530中,顺序擦除与锁存方框520中存储的擦除地址相对应的待擦除扇区LS1-LS6、ES和RS1。
方框530的多扇区擦除可以包括:对扇区LS1-LS6、ES和RS1的地址进行顺序计数;比较计数地址与存储的擦除地址;如果计数地址与存储的擦除地址之一相匹配,那么擦除与该计数地址相对应的扇区。
例如,从存储体BANK1的第一扇区(未示出)开始对扇区的地址进行计数。然后,将计数地址与在方框520的锁存操作中存储的擦除地址比较。比较的结果是,如果计数地址与存储的擦除地址之一相匹配,那么擦除与该计数地址相对应的扇区中的数据。然后,再次对扇区的地址进行计数。通过重复这样的过程,执行擦除扇区LS1-LS6、ES和RS1的多扇区擦除操作。
数据读取500还可以包括加载待擦除的扇区LS1-LS6、ES和RS1(方框510)。在方框530的多扇区擦除操作中,顺序擦除加载的待擦除扇区LS1-LS6、ES和RS1。
图3是根据本发明一些实施例的非易失性存储装置300的方框图。
参考图3,非易失性存储装置300包括非易失性存储单元阵列310和RWW控制器380。RWW控制器380(也简称为控制器)可以被配置为执行如上描述的图5中的操作。具体的,非易失性存储单元阵列310包括多个扇区,其中每个扇区包括至少一个非易失性存储单元。在擦除多个扇区的多扇区擦除操作中,如果在所有的扇区擦除之前接收到读取命令,那么RWW控制器380读取由读取命令指示的待读取扇区中的数据。RWW控制器380可以读取待读取扇区中的数据,该待读取扇区属于包括其中数据已经擦除的擦除扇区的存储体。
非易失性存储装置300还可以包括锁存单元360和擦除控制器370。锁存单元360存储其中数据待擦除的扇区的擦除地址ESA。擦除控制器370顺序擦除与擦除地址ESA相对应的待擦除扇区的数据。可以理解的是,在RWW控制器380中可以包括擦除控制器370的至少部分功能。
仍参考图3,非易失性存储装置300还包括:写入单元320,其包括写入驱动器322、写入缓冲器324和数据输入缓冲器326,并且该写入单元被配置为执行数据写入操作;以及读取单元340,其包括读出放大器342、页缓冲器344和数据输出缓冲器346,并且该读取单元被配置为执行数据读取操作。
图4是根据本发明一些实施例,如图3中所示的非易失性存储装置300的擦除控制器370的详细方框图。
参考图4,擦除控制器370包括计数器372、比较器374和擦除单元376。在图4中,为便于描述,也示出了图3中非易失性存储装置300的的锁存单元360。
擦除控制器370的计数器372对所有扇区的地址进行顺序计数。比较器374将计数地址CSA与存储在锁存单元360中的擦除地址ESA相比较。如果计数地址CSA与存储在锁存单元360中的擦除地址ESA之一相匹配,那么擦除控制器37的擦除单元376擦除与计数地址CSA相对应的扇区中的数据。
如上所述,根据本发明的一些实施例,非易失性存储装置和数据读取方法可以提高RWW的效率。
在附图和说明书中,公开了本发明的实施例,尽管使用的是特定的术语,但是仅用于一般性的和描述性的意义,而不是限制的目的,本发明的范围由所附权利要求限定。
Claims (7)
1.一种数据读取方法,由非易失性存储装置执行,所述非易失性存储装置包括多个扇区,每个扇区包括至少一个非易失性存储单元,所述方法包括:
顺序擦除待擦除的多个扇区中的数据;和
如果在擦除待擦除的多个扇区同时,接收到指示读取待读取的扇区的读取命令,那么读取待读取的扇区中的数据,
其中,在读取待读取的扇区中的数据期间,如果待读取的扇区属于包括其中数据已经被擦除的擦除扇区的存储体,那么读取待读取的扇区中的数据。
2.根据权利要求1所述的数据读取方法,还包括存储待擦除的多个扇区的多个擦除地址,并且顺序擦除待擦除的多个扇区中的数据的操作包括:顺序擦除与存储的擦除地址相对应的待擦除的多个扇区。
3.根据权利要求2所述的数据读取方法,其中,顺序擦除待擦除的多个扇区中的数据的操作包括:
对待擦除的多个扇区的地址进行顺序计数;
将计数地址与存储的擦除地址比较;和
如果计数地址与存储的擦除地址之一相匹配,那么擦除与所述计数地址相对应的扇区中的数据。
4.根据权利要求1所述的数据读取方法,还包括:
加载待擦除的多个扇区,
其中,顺序擦除多个扇区中的数据的操作包括:顺序擦除所加载的待擦除的扇区。
5.一种非易失性存储装置,包括:
非易失性存储单元阵列,包括多个扇区,每个扇区包括至少一个非易失性存储单元;和
写同时读控制器,被配置为在擦除多个扇区的多扇区擦除操作期间,当在擦除所有的待擦除扇区之前接收到读取命令时,读取由读取命令所指示的待读取扇区中的数据,
其中,写同时读控制器被配置为如果待读取扇区属于包括其中数据已经被擦除的擦除扇区的存储体,那么读取待读取扇区中的数据。
6.根据权利要求5所述的非易失性存储装置,还包括:
锁存单元,被配置为存储待擦除扇区的擦除地址;和
擦除控制器,被配置为顺序擦除与存储的擦除地址相对应的待擦除扇区中的数据。
7.根据权利要求6所述的非易失性存储装置,其中,擦除控制器包括:
计数器,被配置为对多个扇区的地址进行顺序计数;
比较器,被配置为将计数地址与存储的擦除地址比较;和
擦除单元,被配置为如果计数地址与存储的擦除地址之一相匹配,那么擦除与所述计数地址相对应的扇区。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108379A KR20080040425A (ko) | 2006-11-03 | 2006-11-03 | 멀티 섹터 소거 동작 도중에 데이터를 독출할 수 있는불휘발성 메모리 장치 및 데이터 독출 방법 |
KR10-2006-0108379 | 2006-11-03 | ||
KR1020060108379 | 2006-11-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101174468A CN101174468A (zh) | 2008-05-07 |
CN101174468B true CN101174468B (zh) | 2012-05-09 |
Family
ID=39422901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101364024A Active CN101174468B (zh) | 2006-11-03 | 2007-07-16 | 非易失性存储装置及其数据读取方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7602643B2 (zh) |
KR (1) | KR20080040425A (zh) |
CN (1) | CN101174468B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101638764B1 (ko) * | 2008-12-19 | 2016-07-22 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 균일한 판독 대기시간을 위한 중복 데이터 저장 |
KR20100129808A (ko) | 2009-06-02 | 2010-12-10 | 삼성전자주식회사 | 리드 와일 라이트 동작이 가능한 불휘발성 메모리 장치의 커플링 노이즈 방지 방법 |
KR102168076B1 (ko) | 2013-12-24 | 2020-10-20 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
CN111739569B (zh) * | 2020-06-19 | 2022-04-26 | 西安微电子技术研究所 | 一种边读边写的sdram控制系统及控制方法 |
CN117406935B (zh) * | 2023-12-13 | 2024-02-20 | 苏州萨沙迈半导体有限公司 | 数据读取方法及装置、读写控制器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
US6137729A (en) * | 1997-12-29 | 2000-10-24 | Samsung Electronics Co., Ltd. | Method for erasing memory cells in a flash memory device |
US6856552B2 (en) * | 2001-11-30 | 2005-02-15 | Fujitsu Limited | Semiconductor memory and method of driving the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355464A (en) * | 1991-02-11 | 1994-10-11 | Intel Corporation | Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory |
US6344502B1 (en) * | 1996-06-06 | 2002-02-05 | The Sherwin-Williams Company | Automotive coatings from non-aqueous dispersions |
KR100517544B1 (ko) | 1999-01-20 | 2005-09-28 | 삼성전자주식회사 | 멀티-뱅크 플래시 메모리 장치 |
JP4047515B2 (ja) | 1999-05-10 | 2008-02-13 | 株式会社東芝 | 半導体装置 |
US6377502B1 (en) * | 1999-05-10 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device that enables simultaneous read and write/erase operation |
US6331950B1 (en) * | 1999-10-19 | 2001-12-18 | Fujitsu Limited | Write protect input implementation for a simultaneous operation flash memory device |
KR100398040B1 (ko) * | 1999-12-28 | 2003-09-19 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 |
JP4159779B2 (ja) * | 2001-12-28 | 2008-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
-
2006
- 2006-11-03 KR KR1020060108379A patent/KR20080040425A/ko active Search and Examination
- 2006-12-11 US US11/608,976 patent/US7602643B2/en active Active
-
2007
- 2007-07-16 CN CN2007101364024A patent/CN101174468B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867430A (en) * | 1996-12-20 | 1999-02-02 | Advanced Micro Devices Inc | Bank architecture for a non-volatile memory enabling simultaneous reading and writing |
US6137729A (en) * | 1997-12-29 | 2000-10-24 | Samsung Electronics Co., Ltd. | Method for erasing memory cells in a flash memory device |
US6856552B2 (en) * | 2001-11-30 | 2005-02-15 | Fujitsu Limited | Semiconductor memory and method of driving the same |
Also Published As
Publication number | Publication date |
---|---|
CN101174468A (zh) | 2008-05-07 |
KR20080040425A (ko) | 2008-05-08 |
US7602643B2 (en) | 2009-10-13 |
US20080123422A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7916538B2 (en) | Memory device employing NVRAM and flash memory cells | |
US7663924B2 (en) | Non-volatile memory devices having multi-page programming capabilities and related methods of operating such devices | |
TWI391936B (zh) | 記憶體裝置架構以及操作 | |
JP5021220B2 (ja) | 不揮発性メモリ装置及びそのマルチページコピーバック方法 | |
US8560756B2 (en) | Hybrid flash memory device | |
US20050055493A1 (en) | [method for accessing large block flash memory] | |
CN101093724B (zh) | 单锁存结构的多位闪存器件及编程方法、系统和存储卡 | |
US7180784B2 (en) | Page buffer and verify method of flash memory device using the same | |
CN101587751B (zh) | 擦除非易失性存储器件的方法 | |
CN101174468B (zh) | 非易失性存储装置及其数据读取方法 | |
US7502885B2 (en) | Method of operating flash memory chips | |
CN101145396A (zh) | 编程多位闪存设备和相关设备的方法 | |
EP2404299A1 (en) | Nand flash architecture with multi-level row decoding | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
JP2012069192A (ja) | メモリシステム | |
CN101625898A (zh) | 对非易失性存储器设备进行编程的方法 | |
US20060146612A1 (en) | Flash memory devices configured to output data without waiting for bitline and wordline recovery and methods of operating same | |
US8745312B2 (en) | Storage device and method of mapping a nonvolatile memory based on a map history | |
CN101246736A (zh) | 存储器系统及其数据读取方法 | |
US7102927B2 (en) | Memory devices and programming methods that simultaneously store erase status indications for memory blocks | |
CN1779864B (zh) | 用于检验非易失性存储器件的初始状态的方法和单元 | |
CN105006251A (zh) | Nand型闪存及其程序化方法 | |
US20090059662A1 (en) | Multi-level cell memory devices and methods using sequential writing of pages to cells sharing bit buffers | |
US8209474B1 (en) | System and method for superblock data writes | |
US7706184B2 (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |