CN101169754B - 计算机系统及其控制方法 - Google Patents

计算机系统及其控制方法 Download PDF

Info

Publication number
CN101169754B
CN101169754B CN2007101634610A CN200710163461A CN101169754B CN 101169754 B CN101169754 B CN 101169754B CN 2007101634610 A CN2007101634610 A CN 2007101634610A CN 200710163461 A CN200710163461 A CN 200710163461A CN 101169754 B CN101169754 B CN 101169754B
Authority
CN
China
Prior art keywords
defective unit
address
unit
computer system
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101634610A
Other languages
English (en)
Other versions
CN101169754A (zh
Inventor
韩奎寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101169754A publication Critical patent/CN101169754A/zh
Application granted granted Critical
Publication of CN101169754B publication Critical patent/CN101169754B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种具有多个设备的计算机系统,包括:数据存储部分,其包括多个用于存储数据的单元;以及控制器,用于如果满足执行单元检查功能的条件,则检查数据存储部分中是否存在缺陷单元,并且如果找到缺陷单元,则设置缺陷单元以分配给各设备之一。

Description

计算机系统及其控制方法
技术领域
本一般发明性构思的装置和方法涉及计算机系统及其控制方法,并且更具体地,涉及检查存储器中的缺陷单元的计算机系统及其控制方法。
背景技术
传统的存储器用作计算机系统中的存储设备,并且具有包括随机存取存储器(RAM)和只读存储器(ROM)的两种类型。RAM通常由处理器使用以读和写数据,并且是典型的易失性存储器,其当计算机系统断电时丢失存储的数据。ROM用于存储不变的数据(如基本输入/输出系统(BIOS)),并且是典型的非易失性存储器,其当计算机系统断电时不会丢失存储的数据。
近来,已经有增加存储器容量的趋势。然而,如果只要存储器中的多个单元之一变为有缺陷,则存储器会变为不可用,从而导致整个系统不可用。
为防止上述问题,韩国专利首次公开号为1999-032660的“系统存储器控制设备(System Memory Control Device)”中公开了传统技术,其中包括缺陷单元的存储器,通过使用电路来重新安排存储器中的地址能够可用。
更特别地,传统技术检查存储器并存储存储器的地址,该存储器的地址替代存储器的缺陷单元的地址或缺陷存储器地址。中央处理单元(CPU)检查要访问的存储器地址是否是缺陷存储器地址,如果事实上该存储器地址是有缺陷的,则重新安排存储器地址,使得指示该缺陷存储器地址的存储器单元指示指示替代存储器地址的存储器单元。因此,包括缺陷单元的存储器可以被使用。
然而,传统技术中,无论何时CPU访问存储器,CPU都检查要访问的存储器地址是否是缺陷存储器地址。此外,由于存储器地址被替代存储器地址替代,所以花费许多时间来访问该存储器。因此,系统的性能可能劣化,并且具有大容量的存储器没有有效地工作。
同样,提供了额外的电路来重新安排存储器地址,并且由于如果不存在缺陷单元则该电路不工作,因此可能出现过多的功率消耗。
发明内容
本一般发明性构思提供一种计算机系统及其控制方法,该计算机系统通过软件方式设置预定设备来使用具有缺陷单元的区域,通过成块访问允许使用具有缺陷单元的存储器。
本一般发明性构思还提供一种计算机系统及其控制方法,该计算机系统使用具有缺陷单元的存储器而没有额外的电路,因此降低了成本并提高了使用周期。
本一般发明性构思的额外的方面和效用将在描述中部分提出,其跟随并且部分的将从该描述中显而易见、或可以通过实施本一般发明性构思学习。
本一般发明性构思的前述的和/或其它的方面和效用,通过提供一种具有多个设备的计算机系统获得,该计算机系统包括:数据存储部分,其包括多个用于存储数据的单元;以及控制器,如果符合执行单元检查功能的条件,则检查数据存储部分中是否存在缺陷单元,并且如果找到缺陷单元,则设置该缺陷单元以分配给各设备之一。
当执行上电自检(POST)过程时,控制器可以执行单元检查功能。
计算机系统还可以包括用户选择部分以选择是否执行单元检查功能,其中如果从用户选择部分选择了单元检查功能,则控制器执行单元检查功能。
计算机系统还可以包括地址存储部分以存储数据存储部分的缺陷单元的地址,其中如果数据存储部分中存在缺陷单元,则控制器存储对应于地址存储部分中的缺陷单元的缺陷单元地址。
控制器根据根据作为执行单元检查功能的结果,数据存储部分的缺陷单元地址是否与之前存储在地址存储部分中的缺陷单元地址相同,更新存储在地址存储部分中的缺陷单元地址。
控制器可以通过改变和/或删除缺陷单元的地址更新。
本一般发明性构思的前述和/或其它的方面和效用,还可以通过以下方法获得:提供一种计算机系统的控制方法,该计算机系统包括多个设备和数据存储部分来存储数据;包括如果符合执行单元检查功能的条件,则检查数据存储部分中是否存在缺陷单元;以及如果数据存储部分中存在缺陷单元,则设置缺陷单元以分配给各设备之一。
如果执行了POST过程,则可以执行单元检查功能。
如果由用户选择了单元检查功能,则可以执行单元检查功能。
计算机系统的控制方法还可以包括:如果数据存储部分中存在缺陷单元,则存储对应于该缺陷单元的缺陷单元地址。
计算机系统的控制方法还可以包括:根据作为执行单元检查功能的结果,数据存储部分的缺陷单元地址是否与之前存储在地址存储部分中的缺陷单元地址相同,更新存储在地址存储部分中的缺陷单元地址。
更新可以包括改变和/或删除缺陷单元的地址。
本一般发明性构思的前述和/或其它的方面和效用,还可以通过提供一种计算机系统获得,该计算机系统包括:数据存储部分,其包括多个用于存储数据的单元;以及控制器,用于检查和确定数据存储部分中是否存在缺陷单元,并且使缺陷单元不可访问,使得能够使用该数据存储部分。
当计算机系统上电时,控制器可以执行单元检查功能。
控制器可以通过将缺陷单元分配给预定设备,使缺陷单元不可访问。
计算机系统还可以包括地址存储部分,用于存储数据存储部分的缺陷单元的地址,以防止另一设备访问该缺陷单元。
本一般发明性构思的前述和/或其它的方面和效用,还可以通过提供一种计算机系统的控制方法来获得,该计算机系统具有包括多个数据存储单元的数据存储部分,该方法包括检查以确定数据存储部分中是否存在缺陷单元,并且控制该缺陷单元以不可访问,使得能够使用该数据存储部分。
该方法还可以包括将缺陷单元分配给预定的设备。
该方法还可以包括:如果在第二次检查期间再次定位了缺陷单元,则更新该缺陷单元的地址。
附图说明
从结合附图的实施例的以下描述中,本一般发明性构思的这些和/或其它方面和效用将变得明显并且更加容易理解,在附图中:
图1是根据本一般发明性构思的示例性实施例的计算机系统的控制方框图;
图2A图示根据本一般发明性构思的示例性实施例的、设置以对应于数据存储部分的每个地址的设备;
图2B图示根据本一般发明性构思的示例性实施例的、设置以对应于其中存在缺陷像素的数据存储部分的每个地址的设备;
图3是控制流程图,用于图示根据本一般发明性构思的示例性实施例的、计算机系统的控制过程;
图4是控制流程图,用于图示更新存储在根据本一般发明性构思的示例性实施例的、计算机系统的地址存储部分中的缺陷单元地址的过程。
具体实施方式
现在将详细参照本一般发明性构思的各实施例,在附图中图示了其示例,其中贯穿全文相同的标号指相同的元件。以下描述了各实施例,以便通过参照各图解释本一般发明性构思。
图1是根据本一般发明性构思的示例性实施例的计算机系统的控制方框图。参照图1,根据本一般发明性构思的示例性实施例的计算机系统包括:控制器11、北桥12、显示模块13、数据存储部分14、南桥15、BIOS ROM 16、输入/输出(I/O)控制器17、用户选择部分18、集成驱动电路(IDE)控制器19、硬盘驱动器(HDD)20以及地址存储部分21。
北桥12是设置以控制在控制器11、数据存储部分14和显示模块13之间移动的数据的芯片,并且是图形存储器控制中枢(hub),其包括视频处理单元(未图示)的功能。如果北桥12是英特尔系统,则它可以包括存储器控制中枢(MCH)的功能。
根据本一般发明性构思的示例性实施例的数据存储部分14,用于通过控制器11读和写数据,并且是易失性存储器,其当计算机系统断电时丢失存储的数据。根据本一般发明性构思的示例性实施例的数据存储部分14,可以提供为随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、以及其它本领域中已知的存储器。
显示模块13是处理外部或内部视频信号的图像处理器。显示模块13包括:图像处理部分(未图示),用于处理视频信号;以及显示器(未图示),用于显示处理的视频信号作为图像。
南桥15是设置以控制在I/O控制器17、IDE控制器19以及BIOS ROM 16之间移动的数据的芯片,并且包括输入/输出控制中枢。
用户选择部分18包括键或其它选择机制来选择单元检查功能的可操作性(operability),以检查数据存储部分14中的缺陷单元,并且可以提供为键盘、鼠标和其它本领域中已知的设备。
地址存储部分21存储数据存储部分14的缺陷单元的地址,并且可以提供为非易失性存储器。非易失性存储器包括互补金属氧化物半导体(CMOS)、硬盘以及其它本领域中已知的存储器。
BIOS ROM 16存储BIOS。BIOS具有启动例行程序和服务处理例行程序,并且包括处理硬件中断的功能。
启动例行程序是用于控制和测试系统设备的内置软件,并执行称为上电自检(POST)的过程,以确保当计算机系统上电时系统设备正常工作。
控制器11检查并确定数据存储部分14中是否存在缺陷单元,并设置缺陷单元以分配给预定设备。
详细来说,当信号从控制系统重置并执行POST过程的芯片(未图示)产生时,控制器11被引导。如果POST过程完成,则控制器11在POST过程后将操作系统(O/S)(如微软Windows)加载到存储器中。因此,控制器11能执行由O/S安装的各种硬件设备驱动的O/S引导。当O/S引导完成时,计算机系统正常工作。控制器11能读取BIOS的内容并将它们存储在数据存储部分14中,并且还能执行BIOS过程。
如果POST过程启动,则控制器11执行单元检查功能,以检查和确定数据存储部分14中是否存在缺陷单元。
控制器11还能使用户能够选择是否执行单元检查功能。也就是说,当POST过程启动时,控制器11显示消息以允许用户选择是否执行单元检查功能。如果通过用户选择部分18选择了单元检查功能,则控制器11检查和确定数据存储部分14中是否存在缺陷单元。
如果确定在数据存储部分14中存在缺陷单元,则控制器11设置缺陷单元以分配给预定设备。因此,当计算机系统完成引导后读或写数据时,数据存储部分14中的缺陷单元不能访问。
参照图2A,例如,将每个地址分配给使用数据存储部分14的每个区域的设备,该数据存储部分14由控制器11通过在引导计算机系统时执行POST过程设置。
如果作为计算机系统后续引导中的单元检查功能的结果,在数据存储部分14中找到缺陷单元,并且该缺陷单元的地址是000C0000,则控制器11设置分配给系统板的地址000C0000,以分配给虚拟设备A,如图2B中所示。因此,由于数据存储部分14中的缺陷单元的地址000C0000分配给虚拟设备A,所以在计算机系统完成引导后,另一设备不能访问地址000C0000。
此外,在执行单元检查功能后,控制器11可以将对应于确认的数据存储部分14的缺陷单元的缺陷单元地址,存储在地址存储部分21中。如上所述,地址存储部分21提供为非易失性存储器,因此即使计算机系统断电,缺陷单元的地址也保留在地址存储部分21中。
如果从用户选择部分18没有选择单元检查功能,则控制器11检查是否缺陷单元的地址之前存储在地址存储部分21中。而且,控制器11设置对应于之前存储的数据存储部分14的缺陷单元地址的缺陷单元地址,以分配给预定的设备,因此即使没有选择单元检查功能,缺陷单元也不可访问。
执行单元检查功能后,控制器11确定之前存储在地址存储部分21中的缺陷单元的地址,是否与通过单元检查功能检查的缺陷单元的地址相同。然后,控制器11将存储在地址存储部分21中的缺陷单元的地址,更新为由单元检查功能检查的缺陷单元的地址。
如果在单元检查功能后在数据存储部分14中没有找到缺陷单元,则控制器11删除存储在地址存储部分21中的全部缺陷单元的地址,使得正常单元是可访问的。
因此,要分配给预定设备的数据存储部分14中的缺陷单元被设置为不可访问,从而允许使用包括缺陷单元的存储器。此外,具有缺陷单元的存储器可以是可用的而没有额外的电路,从而降低计算机系统的成本。
在下文中,将参照图3,描述上述根据本一般发明性构思的示例性实施例的显示设备的控制方法。
参照图3,如果在操作S11中满足对应于单元检查功能的执行条件,则在操作S12中,控制器11检查和确定数据存储部分14中是否存在缺陷单元。
如上所述,当执行POST过程或通过用户选择部分18选择单元检查功能时,可以执行单元检查功能。可替代地,当POST过程开始执行时,可以通过显示预定信息的用户选择,执行单元检查功能。
在操作S13中,控制器11设置数据存储部分14中的缺陷单元以分配给预定设备。
在操作S12中检查缺陷单元后,控制器11可以将对应于数据存储部分14的缺陷单元的缺陷单元地址,存储在地址存储部分21中。
在下文中,将描述当控制器11将缺陷单元的地址存储在地址存储部分21中时,根据执行缺陷单元检查的结果更新缺陷单元地址的过程。
参照图4,在操作S21中,如果作为进行缺陷单元检查的结果在数据存储部分14中找到缺陷单元,则在操作S23中,控制器11确认是否缺陷单元的地址之前存储在地址存储部分21中。
在操作S23中,如果缺陷单元的地址之前存储在地址存储部分21中,则控制器11根据作为检查的结果的缺陷单元的地址、是否等于操作S25中的之前存储的缺陷单元的地址,更新之前存储在地址存储部分21中的缺陷单元的地址。
在操作S23中,如果在地址存储部分21中没有找到之前存储的缺陷单元的地址,则缺陷单元的地址作为检查的结果,在操作S26中存储在地址存储部分21中。
在操作S21中,如果作为缺陷单元检查结果在数据存储部分14中没有找到缺陷单元,则在操作S24中,控制器11检查是否缺陷单元的地址之前存储在地址存储部分21中。
在操作S24中,如果缺陷单元的地址之前存储在地址存储部分21中,则在操作S27中,控制器11删除之前存储的缺陷单元地址。
因此,设置包括缺陷单元的区域以用在预定设备中,使得缺陷单元不可访问,从而允许使用包括缺陷单元的存储器。此外,可以使用具有缺陷单元的存储器而没有额外的电路,从而降低计算机系统的成本和功率消耗。
此外,如上所述的根据本一般发明性构思的示例性实施例的控制器11,可以提供为BIOS。
本一般发明性构思还能体现为计算机可读的介质上的计算机可读的代码。计算机可读的介质能包括计算机可读的记录介质和计算机可读的传输介质。计算机可读的记录介质是能够存储数据的任何数据存储设备,该数据随后能够由计算机系统读取。计算机可读的记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备。计算机可读的记录介质还能通过耦合各计算机系统的网络分布,使得计算机可读的代码以分布式的方式存储和执行。计算机可读的传输介质能传输载波或信号(例如,通过因特网的有线或无线数据传输)。同样,实现本一般发明性构思的功能程序、代码和代码段,能够由本一般发明性构思所属的领域中的程序员容易地解释。
如上所述,本一般发明性构思提供了一种计算机系统及其控制方法,该计算机系统通过软件方式不允许使用具有缺陷单元的存储器,使得能够使用具有缺陷单元的存储器。
此外,本一般发明性构思还提供了一种计算机系统,其允许使用具有缺陷单元的存储器而没有附加电路,从而降低成本并改进使用周期。
虽然已经示出和描述了本一般发明性构思的若干示例性实施例,但是本领域的技术人员将认识到:可以在这些实施例中进行改变而不脱离本一般发明性构思的原理和精神,在权利要求及它们的等效中定义了本一般发明性构思的范围。

Claims (17)

1.一种具有多个物理设备的计算机系统,包括:
易失性存储器,担当数据存储部分,其包括多个用于存储数据的单元,其中通过分别将该易失性存储器的多个单元的地址与该多个物理设备关联来将该多个单元分配给该多个物理设备;以及
控制器,用于如果符合执行单元检查功能的条件,则检查并确定在数据存储部分中是否存在缺陷单元,并且如果找到缺陷单元,则设置将该缺陷单元分配给不同于该多个物理设备中的每一个的预定虚拟设备以防止该多个物理设备存取该缺陷单元,
其中通过更新存储在一非易失性存储器中的信息以使得该易失性存储器的缺陷单元的地址在该非易失性存储器中与预定虚拟设备关联来将缺陷单元分配给预定虚拟设备。
2.根据权利要求1所述的计算机系统,其中当执行上电自检POST过程时,控制器执行单元检查功能。
3.根据权利要求1所述的计算机系统,还包括:
用户选择部分,用于选择是否执行单元检查功能,其中如果从用户选择部分选择了单元检查功能,则控制器执行单元检查功能。
4.根据权利要求1所述的计算机系统,还包括:
地址存储部分,用于存储数据存储部分的缺陷单元的地址,其中当确定数据存储部分中存在缺陷单元时,控制器存储对应于地址存储部分中的缺陷单元的缺陷单元地址。
5.根据权利要求4所述的计算机系统,其中作为执行单元检查功能的结果,控制器根据数据存储部分的缺陷单元地址是否与之前存储在地址存储部分中的缺陷单元地址相同,更新存储在地址存储部分中的缺陷单元地址。
6.根据权利要求5所述的计算机系统,其中控制器通过改变和/或删除缺陷单元的地址更新。
7.一种计算机系统的控制方法,该计算机系统包括多个物理设备和担当用于存储数据的数据存储部分的易失性存储器,该方法包括:
如果符合执行单元检查功能的条件,则确定数据存储部分中是否存在缺陷单元;以及
如果确定数据存储部分中存在缺陷单元,则设置将该缺陷单元分配给不是该多个物理设备之一的预定虚拟设备以防止该多个物理设备存取该缺陷单元,
其中通过更新存储在一非易失性存储器中的信息以使得该易失性存储器的缺陷单元的地址在该非易失性存储器中与预定虚拟设备关联来将缺陷单元分配给预定虚拟设备。
8.根据权利要求7所述的计算机系统的控制方法,其中如果执行POST过程,则执行单元检查功能。
9.根据权利要求7所述的计算机系统的控制方法,其中如果由用户选择了单元检查功能,则执行单元检查功能。
10.根据权利要求7所述的计算机系统的控制方法,还包括:
当确定数据存储部分中存在缺陷单元时,存储对应于该缺陷单元的缺陷单元地址。
11.根据权利要求10所述的计算机系统的控制方法,还包括:
作为执行单元检查功能的结果,根据数据存储部分的缺陷单元地址是否与之前存储在地址存储部分中的缺陷单元地址相同,更新存储在地址存储部分中的缺陷单元地址。
12.根据权利要求11所述的计算机系统的控制方法,其中更新包括:
改变和/或删除缺陷单元的地址。
13.一种具有多个物理设备的计算机系统,包括:
易失性存储器,担当数据存储部分,其包括多个用于存储数据的单元,其中通过分别将该易失性存储器的多个单元的地址与该多个物理设备关联来将该多个单元分配给该多个物理设备;以及
控制器,用于检查和确定在数据存储部分中是否存在缺陷单元,并通过将缺陷单元分配给不是该多个物理设备之一的预定虚拟设备来使得该多个物理设备无法存取该缺陷单元,以便能够使用数据存储部分,
其中通过更新存储在一非易失性存储器中的信息以使得该易失性存储器的缺陷单元的地址在该非易失性存储器中与预定虚拟设备关联来将缺陷单元分配给预定虚拟设备。
14.根据权利要求13所述的计算机系统,其中当计算机系统上电时,控制器执行单元检查功能。
15.根据权利要求13所述的计算机系统,还包括:
地址存储部分,用于存储数据存储部分的缺陷单元地址,以防止该多个物理设备访问该缺陷单元。
16.一种计算机系统的控制方法,该计算机系统具有多个物理设备以及包括多个数据存储单元的担当数据存储部分的易失性存储器,该方法包括:
检查以确定数据存储部分中是否存在缺陷单元;以及
通过将缺陷单元分配给不是物理设备的预定虚拟设备来控制使得该多个物理设备无法存取该缺陷单元,以便能够使用数据存储部分,
其中通过更新存储在一非易失性存储器中的信息以使得该易失性存储器的缺陷单元的地址在该非易失性存储器中与预定虚拟设备关联来将缺陷单元分配给预定虚拟设备。
17.根据权利要求16所述的方法,还包括:
如果在第二次检查期间再次定位缺陷单元,则更新该缺陷单元的地址。
CN2007101634610A 2006-10-25 2007-10-25 计算机系统及其控制方法 Expired - Fee Related CN101169754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR103957/06 2006-10-25
KR1020060103957A KR101342074B1 (ko) 2006-10-25 2006-10-25 컴퓨터시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
CN101169754A CN101169754A (zh) 2008-04-30
CN101169754B true CN101169754B (zh) 2012-03-14

Family

ID=39331835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101634610A Expired - Fee Related CN101169754B (zh) 2006-10-25 2007-10-25 计算机系统及其控制方法

Country Status (3)

Country Link
US (2) US7941705B2 (zh)
KR (1) KR101342074B1 (zh)
CN (1) CN101169754B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009046518A1 (de) * 2009-11-09 2011-05-12 Robert Bosch Gmbh Speicheranordnung
KR102178833B1 (ko) * 2013-12-12 2020-11-13 삼성전자주식회사 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677881A (en) * 1994-07-27 1997-10-14 Samsung Electronics Co., Ltd. Semiconductor memory device having a shortened test time and contol method therefor
US5864661A (en) * 1994-05-10 1999-01-26 Kabushiki Kaisha Toshiba IC memory card having flash memory
US5958068A (en) * 1997-04-14 1999-09-28 International Business Machines Corporation Cache array defect functional bypassing using repair mask
CN1148748C (zh) * 1999-04-21 2004-05-05 三星电子株式会社 处理光记录媒体中缺陷区的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
JPH0863406A (ja) 1994-08-19 1996-03-08 Fuji Xerox Co Ltd メモリアクセス制御装置
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
JPH10302497A (ja) * 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
KR19990032660A (ko) 1997-10-20 1999-05-15 김영환 시스템 메모리 제어장치
US6332183B1 (en) * 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
KR20000065408A (ko) 1999-04-02 2000-11-15 유춘열 메모리 주소 전환 수단
JP2001358296A (ja) * 2000-06-14 2001-12-26 Mitsubishi Electric Corp 半導体集積回路装置
US6421283B1 (en) * 2000-09-27 2002-07-16 Conexant Systems, Inc. Trap and patch system for virtual replacement of defective volatile memory cells
DE10134654A1 (de) * 2001-07-20 2003-02-13 Infineon Technologies Ag Verfahren zur Fehleranalyse von Speichermodulen
DE10146931B4 (de) * 2001-09-24 2007-12-06 Qimonda Ag Verfahren und Anordnung zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen
US7281114B2 (en) * 2003-12-26 2007-10-09 Tdk Corporation Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory
KR100608592B1 (ko) * 2004-01-27 2006-08-03 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
KR100622349B1 (ko) 2004-08-04 2006-09-14 삼성전자주식회사 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864661A (en) * 1994-05-10 1999-01-26 Kabushiki Kaisha Toshiba IC memory card having flash memory
US5677881A (en) * 1994-07-27 1997-10-14 Samsung Electronics Co., Ltd. Semiconductor memory device having a shortened test time and contol method therefor
US5958068A (en) * 1997-04-14 1999-09-28 International Business Machines Corporation Cache array defect functional bypassing using repair mask
CN1148748C (zh) * 1999-04-21 2004-05-05 三星电子株式会社 处理光记录媒体中缺陷区的方法

Also Published As

Publication number Publication date
US8510605B2 (en) 2013-08-13
KR101342074B1 (ko) 2013-12-18
US20110219269A1 (en) 2011-09-08
KR20080037210A (ko) 2008-04-30
US20080104450A1 (en) 2008-05-01
US7941705B2 (en) 2011-05-10
CN101169754A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
TWI388983B (zh) 用於促進快閃記憶體系統之快速喚起的方法及系統
US8341386B2 (en) Method for updating basic input/output system and method for repairing thereof
CN103198450B (zh) 图像形成装置
US8086841B2 (en) BIOS switching system and a method thereof
US20110153917A1 (en) Storage apparatus and its control method
CN101131671A (zh) 控制对非易失性存储器的访问
US20070101114A1 (en) Method and apparatus for memory initializing in a computer system
CN101140524A (zh) 程序启动控制装置
CN102081574A (zh) 用于加快系统的唤醒时间的方法和系统
JP2010198252A (ja) 不揮発メモリ装置、不揮発メモリの書込み方法、及び不揮発メモリ書込みプログラム
JP2011095916A (ja) 電子機器
TWI534707B (zh) 電腦系統及其開關機方法
US8065497B2 (en) Data management method, and storage apparatus and controller thereof
JP4966422B1 (ja) 情報処理装置及びデータ保護方法
JP2009187604A (ja) 磁気ディスク装置
CN101169754B (zh) 计算机系统及其控制方法
US7454687B2 (en) Method and infrastructure for recognition of the resources of a defective hardware unit
JP2008159003A (ja) 情報処理装置
CN1318964C (zh) 通信设备复位信息保存方法
US7337368B2 (en) System and method for shutdown memory testing
KR102123701B1 (ko) 네트워크 부트 시스템
US20070271311A1 (en) Disk array device and data management method for managing master data and replication data replicated from master data
CN102024129B (zh) 嵌入式设备的数据写入方法
CN1744039B (zh) 开机方法、计算机系统及其生产方法
CN100511145C (zh) 更新系统管理基本输入输出系统数据的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120314

Termination date: 20181025