CN101167254B - 用于非均匀采样信号的可变插值器和方法 - Google Patents

用于非均匀采样信号的可变插值器和方法 Download PDF

Info

Publication number
CN101167254B
CN101167254B CN2006800146647A CN200680014664A CN101167254B CN 101167254 B CN101167254 B CN 101167254B CN 2006800146647 A CN2006800146647 A CN 2006800146647A CN 200680014664 A CN200680014664 A CN 200680014664A CN 101167254 B CN101167254 B CN 101167254B
Authority
CN
China
Prior art keywords
signal
output
input
interpolator
summing junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800146647A
Other languages
English (en)
Other versions
CN101167254A (zh
Inventor
鲁希阿诺·佐索
阿兰·P·金
戴维·P·莱斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101167254A publication Critical patent/CN101167254A/zh
Application granted granted Critical
Publication of CN101167254B publication Critical patent/CN101167254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/14—Non-uniform sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

可变插值器(110)具有插值因子L以对输入信号(124)进行插值，其中L为可变的并且包括最小值。可变插值器包括差分器(110-1)、斩波器(112)以及积分器(110-2)。差分器(110-1)响应差分器输入信号以执行插值的差分器部分并提供差分器结果信号(134)。斩波器被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间。积分器响应斩波差分器结果信号以执行插值的积分器部分并提供积分器结果信号，对应于可变插值器的输出(142)。

Description

用于非均匀采样信号的可变插值器和方法
技术领域
本发明涉及插值器，具体地，涉及用于非均匀采样信号的SINC2插值器。
本发明还涉及用于音视频消费类电子产品的立体声音频编码器，具体地，涉及用于单片NICAM(准瞬时压扩音频复用)编码器和/或其它包括Sigma-Delta数模转换器(DAC)应用的可变插值器。
背景技术
目前在欧洲，DVD播放机、立体声VCR、机顶盒以及类似的音视频应用通过21针SCART(Syndicat francais desConstructeurs d’Appareils de Radio et de Télévision，法国视听设备互连工业标准)连接器或者通过分立的连接器(即视频、左声道、右声道)输出复合视频和立体声音频。具有RF调制器的NICAM编码器可以通过单根RF同轴电缆提供复合视频和高质量的立体声声音。这使得消费类电子产品制造商能降低总体系统成本。此外，它还极大简化了一般家庭娱乐设备布线。
NICAM编码器，例如被用于电视台的，是非常昂贵的机架安装单元。作为选择，用于其它应用的NICAM编码器的较便宜版本仍然需要具有许多分立部件的电路板。
传统编码器的成本和复杂性是由于几个问题，例如，如文中所述的专利申请中相对于相关申请的交叉引用所提到的。在一个申请中中，NICAM前端(front-end)使用单一时钟并用数字电路替代传统技术实现的几乎全部模拟模块。在另一个申请中，NICAM处理器以一种非常有效率的方式来实现NICAM算法。
在Zoso等人提出的美国共同待审专利申请第11/118,211号、名称为“具有前端的NICAM编码器”中，前端输出部分用定时电路由系统时钟为正交相移键控(QPSK)发送器产生符号速率，该定时电路产生只是平均值为364kHz的时钟。此外，前端输出部分在执行QPSK调制之前使用两个插值器将同相信号和正交信号上采样(upsample)到系统时钟频率。第一插值器为固定插值器，而第二插值器为可变插值器。第二插值器通过因子L执行可变插值以处理非均匀采样信号。虽然用系统时钟采样的有限冲激响应(FIR)和无限冲激响应(IIR)插值器可以被用于非均匀采样信号的可变插值，但是FIR和IIR插值器实现起来硬件代价太高，因此在费用低廉的技术实现中是不希望的。
因此，需要一种可变插值器的方法和装置以克服上述的技术领域中的问题。
发明内容
1.本发明提供一种可变插值器，其具有插值因子L以执行输入信号的插值，其中L是可变的并且包括最小值，该可变插值器包括：
差分器，其具有输入和输出，其中差分器响应差分器输入上的插值器输入信号以执行插值的差分器部分并在差分器输出上提供差分器结果信号；
斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间；以及
积分器，其具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行插值的积分器部分并在积分器输出上提供积分器结果信号，积分器输出对应于可变插值器的输出。
2.在上述1的可变插值器中，斩波器通过强制使差分器结果信号的采样的、可能超出最短持续时间L的任何部分归零，将差分器结果信号斩波为L的最小值的函数。
3.在上述1的可变插值器中，斩波器包括用于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出，其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。
4.在上述3的可变插值器中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分的差分器结果。
5.在上述1的可变插值器中，差分器包括单位延迟和求和节点，差分器输入被耦合到单位延迟的输入和求和节点的正输入，单位延迟具有用于接收插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，单位延迟响应(i)差分器输入上的信号、(ii)插值器选通脉冲信号、和(iii)时钟信号以在单位延迟输出上输出单位延迟输出信号，单位延迟输出被耦合到求和节点的负输入，求和节点还包括输出，求和节点响应求和节点输入上的信号以在求和节点输出上输出求和输出信号，求和节点输出对应于差分器的输出。
6.在上述1的可变插值器中，积分器包括求和节点、单位延迟和缩放器，积分器输入被耦合到求和节点的第一正输入，求和节点还具有第二正输入和输出，求和节点响应求和节点输入上的信号以在求和节点输出上输出求和输出信号，求和节点输出被耦合到单位延迟的输入，单位延迟还具有时钟输入和输出，单位延迟响应求和节点输出信号和时钟输入上的时钟信号以在单位延迟输出上输出单位延迟输出信号，单位延迟输出被耦合到求和节点的第二正输入和缩放器的输入上，缩放器还具有输出，缩放器响应单位延迟输出信号以在缩放器输出上输出缩放输出信号，缩放器输出对应于可变插值器的输出。
7.在上述1的可变插值器中，斩波器包括差分器的一部分。
8.在上述7的可变插值器中，差分器包括第一单位延迟、斩波器延迟、以及第一求和节点，斩波器延迟包括用于接收插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，斩波器延迟响应(a)插值器选通脉冲信号和(b)时钟信号以在斩波器延迟输出上输出斩波器延迟插值器选通脉冲信号，差分器输入被耦合到第一单位延迟的输入和第一求和节点的正输入上，第一单位延迟具有用于接收斩波器延迟插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，第一单位延迟响应(i)差分器输入上的信号、(ii)斩波器延迟插值器选通脉冲信号、和(iii)时钟信号以在第一单位延迟输出上输出第一单位延迟输出信号，第一单位延迟输出被耦合到第一求和节点的负输入上，第一求和节点还包括输出，第一求和节点响应第一求和节点输入上的信号以在第一求和节点输出上输出求和输出信号，第一求和节点输出对应于差分器的输出。
9.在上述8的可变插值器中，L包括从包括十六和十七的组中选择的值，L的最小值等于十六。
10.在上述9的可变插值器中，斩波器延迟单元将插值器选通脉冲信号延迟十六个延迟单位。
11.在上述8的可变插值器中，积分器包括第二求和节点、第二单位延迟、以及缩放器，积分器输入被耦合到第二求和节点的第一正输入，第二求和节点还具有第二正输入和输出，第二求和节点响应第二求和节点输入上的信号以在第二求和节点输出上输出求和输出信号，第二求和节点输出被耦合到第二单位延迟的输入上，第二单位延迟还具有时钟输入和输出，第二单位延迟响应第二求和节点输出信号和第二单位延迟时钟输入上的时钟信号以在第二单位延迟输出上输出第二单位延迟输出信号，第二单位延迟输出被耦合到第二求和节点的第二正输入和缩放器的输入，缩放器还具有输出，缩放器响应第二单位延迟输出信号以在缩放器输出上输出缩放输出信号，缩放器输出对应于可变插值器的输出。
12.在上述11的可变插值器中，斩波器延迟单元将插值器选通脉冲信号延迟十六个延迟单位，并且缩放器将第二单位延迟输出信号缩放十六倍。
13.本发明提供一种插值器，包括：
固定插值器，其具有插值因子K以对输入信号进行插值，其中K为固定值，固定插值器具有输入和输出，固定插值器响应固定插值器输入上的输入信号来对输入信号进行插值并在固定插值器输出上提供第一插值信号；以及
可变插值器，其具有插值因子L以对第一插值信号进行可变插值，其中L是可变的并包括最小值，其中可变插值器包括：
差分器，其具有输入和输出，其中差分器响应差分器输入上的第一插值信号以执行可变插值的差分器部分并在差分器输出上提供差分器结果信号；
斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的第一插值信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的第一插值信号，L的最小值对应于固定持续时间；以及
积分器，其具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行可变插值的积分器部分并在积分器输出上提供积分器结果信号，积分器输出对应于可变插值器的输出。
14.在上述13的可变插值器中，斩波器通过强制使差分器结果信号采样的可能超出最短持续时间的任何部分归零，将差分器结果信号斩波为L的最小值的函数。
15.在上述13的插值器中，斩波器包括用于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出，其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。
16.在上述15的插值器中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个可变插值器输入信号采样的初始部分的差分器结果，归零部分对应于具有持续时间长于最短持续时间的、每个可变插值器输入信号采样的后续部分的差分器结果。
17.本发明提供一种用插值因子L进行输入信号的可变插值的方法，其中L是可变的并包括最小值，该方法包括：
响应输入信号来执行插值的差分器部分并提供差分器结果信号；
将差分器结果信号斩波为L的最小值的函数以提供斩波差分器结果信号，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的差分器结果信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的差分器结果信号，L的最小值对应于固定持续时间；以及
响应斩波差分器结果信号来执行插值的积分器部分并提供积分器结果信号，积分器结果信号对应于可变插值的输出信号。
18.在上述17的方法中，将差分器结果信号斩波为L的最小值的函数的步骤包括强制使可能超出最短持续时间的差分器结果信号采样的任何部分归零。
19.在上述17的方法中，对差分器结果信号的斩波步骤还包括(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)提供斩波差分器结果信号。
20.在上述19的方法中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个输入信号采样的初始部分的差分器结果，归零部分对应于基于持续时间长于最短持续时间的、每个输入信号采样的后续部分差分器结果。
附图说明
本发明的实施方案通过举例来阐释并且不受限于附图，附图中相同的附图标记表示相似要素，其中：
图1为根据本发明一种实施方案所述的插值器功能模块的框图；
图2为SINC2插值器的幅度响应曲线(amplituderesponse)图示；
图3为用于非均匀采样信号的插值器的插值器时序图；
图4为本技术领域中已知的用于非均匀采样信号的SINC2插值器的框图；
图5为根据本发明一种实施方案所述用于非均匀采样信号的SINC2插值器的斩波插值器的定时信号的时序图；
图6为根据本发明一种实施方案所述用于非均匀采样信号的SINC2插值器；以及
图7为根据本发明另一种实施方案所述用于非均匀采样信号的SINC2插值器。
在不同附图中使用相同参考符号表示相似的或同一部件。本领域技术人员也可以理解附图中的要素是为了简明地阐释而不必按比例绘制。例如，附图中一些要素的尺寸可以相对于其它要素被放大以帮助更好地理解本发明的实施方案。
具体实施方式
根据本发明的一种实施方案，SINC2插值器，其用差分器和积分器来实现，包括被配置为处理包含非均匀采样信号(即不同持续时间的采样)的输入信号的斩波器。斩波器强制使持续时间比差分器输出信号的最短采样持续时间更长的差分器输出采样的任何部分归零。差分器输出信号的每个采样的初始部分不受影响或波及。而只有超出最短采样(即最短持续时间的采样)的持续时间的那部分差分器输出信号采样被归零。
这样，差分器输出信号的每个采样的未归零部分为相同持续时间。因此，SINC2插值器的差分器部分，其被耦合到斩波器，正确地对输入信号采样执行差分操作。换句话说，对于包含非均匀采样信号的输入信号，根据本发明实施方案所述的具有斩波器的SINC2插值器对SINC2插值器的差分器部分的输出进行后处理使得只有具有持续时间等于输入信号最短采样持续时间的、采样的初始部分被积分器积分。相反地，如果不使用斩波器，积分器将具有由于差分器处理不同持续时间的采样所产生错误的积分结果。
现在参考图1，插值器功能模块10包括具有固定插值因子(K)的第一插值器12，以及具有可变插值因子(L)的第二插值器14。如本文稍后将述，第二插值器14将其输入信号用可变插值因子(L)上采样。第一插值器12的信号输入以第一频率发生在信号线16上，其被表示为S(f1)。第一插值器12的信号输出以第二频率发生在信号线18上，其被表示为S(f2)。在一种实施方案中，响应输入信号线16上的输入信号S(f1)，并响应信号线20上的输入选通脉冲和信号线22上的插值器选通脉冲，第一插值器12将输入信号用固定插值因子(K)以第二频率S(f2)上采样为输出信号线18上的输出信号。系统时钟也在系统时钟信号线24上被提供给插值器功能模块10。
此外如图1中所示，第一插值器12的信号输出18，表示为S(f2)，其对应于第二插值器14的输入。第二插值器14在输出信号线26上的信号输出以第三频率发生，表示为S(f3)。响应信号线18上的输入信号S(f2)，并响应信号线22上的插值器选通脉冲，第二插值器14将输入信号用可变插值因子(L)以第三频率S(f3)上采样为输出信号线26上的输出信号。在一种实施方案中，f3为系统时钟的频率。在另一种实施方案中，选通脉冲被用于表示插值器14的输出处的采样信号何时为有效。
在图1中所示例子中，信号26被直接用系统时钟采样，但是在其它情况中系统可以使用选通脉冲来采样信号。在后一实例中，系统时钟将具有比f3更高的频率。信号线20上的输入选通脉冲和信号线22上的插值器选通脉冲一起来表示信号输入16上源自其它器件(诸如NICAM处理器)的数据何时为有效以及被插值的采样何时必须被提供给插值器14。另外，插值器选通脉冲对应于比系统时钟慢L倍的周期脉冲，其中L为插值因子。输入选通脉冲比插值器选通脉冲慢K倍。在另一种实施方案中，直接提供频率为f1、f2和f3的时钟而不是提供选通脉冲。在一种实施方案中，第一频率为364kHz，第二频率为1.456MHz，第三频率为24MHz。
因此，例如，由可变插值器14引入的平均插值大致等于24MHz除以1.456MHz即等于16.48351648(即，24MHz/1.456MHz＝16.48351648)。在一种实施方案中，在持续时间为1ms的帧期间，可变插值器14以16插值752次并且以17被插值704次。这意味着通过设计使可变插值器14(或其关联时钟)具有41.666ns(即24MHz的一个周期)的抖动。可变插值器14从而可以让数据信号(对应于固定插值器12在信号线18上的输出)被增采样到系统时钟的时钟频率上(即24MHz)。在一种实施方案中，可变插值器14被实现为包括文中所讨论的斩波器的SINC2滤波器。
图2为具有插值因子16的SINC2滤波器或插值器的幅度响应曲线的图示。对于SINC2滤波器，其幅度响应是标准SINC滤波器的两倍，即，相当于标准SINC滤波器的波瓣幅度(单位为dB)乘以因子2。SINC2滤波器的零值(null)(诸如附图标记34、36、38等所示)位于输入到滤波器的采样频率的整数倍处。
如文中所述，图1的第二插值器14的输入对应于第一插值器12的输出。信号线18上信号S(f2)的镜像(image)具有两倍于基带信号带宽的带宽并且集中在对应于第二插值器14的零值(34、36、38)的f2的整数倍附近。因此，SINC2滤波器被设计为在镜像位置上具有许多抑制(rejection)。换句话说，SINC2滤波器以使得会在这些区域中抑制的方式被配置。对于NICAM系统，基带信号具有大约300kHz的带宽。利用K＝4，镜像位于1.456MHz的倍频处并且SINC2滤波器在这些频率(34、36、38...)处具有零值。作为插值器处理的一部分，SINC2滤波器需要能够抑制被插值信号的镜像。最终目标是可以让原来的基带信号通过并抑制镜像达采样频率的二分之一，其在一种实施方案中为12MHz(即，24MHz除以因子2等于12MHz)。
图2中所示幅度响应是基于假设即插值因子L为常数等于16。然而，如文中所述，插值因子L可以不总为常数并且可以不断改变，例如，以因子一(1)改变。在一种实施方案中，可变插值因子L可以为16或17。因此，虽然幅度响应会看起来有些像图2中所示，但是它可以具有不同持续时间的间隔。换句话说，插值器幅度响应会随着时间改变(即不同)。因此，图2表示可变插值器14在给定时刻的插值因子等于十六(即L＝16)时幅度响应的例子。然而，根据给定时刻特定的L值，零值的位置(即34、36、38等)会随着时间改变。此外，如文中所述，本发明的实施方案涉及不能用均匀采样信号的理论来描述的插值器。
图3表示图1的可变插值器14的时序图40。信号48为输入24上的周期为T的系统时钟，其中周期T为常数。在一种实施方案中，系统时钟为24MHz。信号46为输入22上的插值器选通脉冲，是用于可变插值器14的输入18的控制信号。插值器选通脉冲46告知可变插值器14何时输入18上的输入信号采样是可用的。信号42表示可变插值器14的输入信号。信号42的输入信号采样在每个信号46的新脉冲发生时是可用的。换句话说，在中断选通脉冲46的新脉冲发生时，可变插值器14输入处的可用信息有效。
表达式“i”、“i+1”和“i+2”表示可变插值器输入处的第一、第二和第三采样的例子。对于输入采样的持续时间，该持续时间不为常数(即，TI(i)＝TL(i))。TI(i)为插值器输入时钟在时刻i的周期而L(i)等于L在时刻i的值。L的值取决于给定的插值应用的具体情况。例如，L可以等于16、17或者其它任意数。在一种阐释中，L可以为16或17，其中在任何一个时刻具体为16或17中的哪一个在是随机的。信号44为可变插值器14的输出并且在系统时钟的上升沿发生时有效。
虽然时序图40的时间间隔被显示为好像具有相同长度，但是实际上时间间隔可以为相同长度或彼此不同的长度。T为系统时钟周期，其为常数。对于均匀采样信号，要被插值的信号的采样间隔为T×L；而对于非均匀采样信号，采样间隔为T×L(i)。如所述的那样，L(i)表示给定间隔i的插值因子的值。表达式L(i)、L(i+1)、L(i+2)等表示由附图标记50、52、54等所表示的各种间隔(i)、(i+1)、(i+2)等的可变插值因子。
如文中所述，在一种实施方案中，在任意给定间隔i期间，L的值可以随机地等于16或17。L的具体值取决于其中使用了可变插值器的具体的可变插值器应用。另外，在另一种实施方案中，L的值可以以任意量改变，例如，(L的最小值)、(L+1的最小值)、(L+2的最小值)等等。在可变插值器中，L为可变的并且可以不必被局限于只变化为两个值(即16和17)。因此，本发明的实施方案还包括通用可变插值器。
信号44表示可变插值器的输出。输出发生于系统时钟的上升沿。对于可变插值器的每个输入，产生了很多个输出，其个数对应于插值因子L。假设L对于间隔50等于16。换句话说，在间隔50中将得到16个输出，其对应于i。再假设L对于间隔52等于17，其对应于i+1。图3的时序图显示了在间隔50、52、54等中的一个或多个中系统时钟上升沿的可变数量。采样数目在给定周期或间隔i中等于可变插值因子L。至于插值器输入，对于周期TI(i)＝T＊L(i)的持续时间，输入值将为常数。插值器输出采样的数目由时间间隔i期间的插值器输入时钟周期决定。L(i)为时间间隔i的L值。附图标记50、52、54等等是指可变插值器输入、输出、插值器选通脉冲和系统时钟的第一、第二、第三间隔等。
图3因此表示插值器输入的三个间隔50、52和54，而其它间隔被表示为一串圆点“...”。虽然图3中的间隔看起来像持续相同的时间，但是对于每个间隔都要考虑L的值以决定相应间隔的相关长度。换句话说，每个间隔的持续时间可以彼此不同。
为了更全面地理解本发明的实施方案，提出下列讨论。用于均匀采样信号的D阶SINC插值器的传递函数如下：
H(z)＝(1+z-1+z-2+z-3+...+z-L+2+z-L+1)D    (公式1)
其中L为插值因子。该公式涉及z变换，使用z域中的传递函数。尽管H(z)为FIR滤波器的传递函数其系数个数为D(L-1)+1，但是这样的插值器很少被实现为FIR滤波器。即，该插值器很少被实现为FIR因为它将需要太多的存储器和乘法/加法。考虑到公式1为几何级数可以获得更有效率的实现。事实上，公式1中L项几何级数的总和由下列公式给出：
H(z)＝((1-z-L)/(1-z-1))D    (公式2)
作为本技术领域中所知的一个例子，图4显示了SINC2滤波器(即，sin(x)/x滤波器)。SINC2滤波器由公式2描述，其中D＝2。SINC2滤波器或插值器的技术实现用附图标记60概括表示。差分器部分用附图标记60-1概括表示，实现H(z)的分子；而积分器部分用附图标记60-2概括表示，实现H(z)的分母。H(z)分子中延迟z-L的实现不需要L个寄存器，而只需被插值器选通脉冲(INTERPSTROBE)保存为保持状态(hold state)的一个寄存器62，该插值器选通脉冲对应于比系统时钟(SYS CLOCK)慢L倍的周期脉冲。
差分器60-1提供以系统时钟速率工作的输出76。插值器60的第二部分为积分器60-2，由传递函数H(z)的分母表示。当将信号从更低时钟速率插值到更高时钟速率时，采样和保持功能的执行自动实现了一阶SINC滤波器。从信号处理的观点看，将数据重复L次是插值。因此，图4的插值器60执行SINC2函数，因为信号72已经通过SINC函数被插值，由于其相对于系统时钟被重复L次，并且还通过由差分器60-1和积分器60-2级联实现的SINC函数被插值。因此插值器60的总体插值运算为SINC2函数。
缩放模块(scaling block)66对单位延迟64的输出80进行操作并调整在插值器60的差分器和积分器部分中引起的增益。因此，通过缩放模块66使输入72和输出82具有相同的信号幅度。
差分器部分60-1在当前输入(即当前输入采样)与前一个(即前一个输入采样)这两个采样都具有L个系统时钟周期的持续时间时精确地计算它们之间的差值，另外，该差值对于L个周期具有相同值。积分器部分60-2用系统时钟频率对上述差值进行积分。
然而，图4的电路实现对非均匀采样信号无法工作。问题起因于差分器部分60-1内。事实上，仅当(i)当前输入采样和储存于差分器寄存器62中的前一个输入采样具有相同持续时间时或者(ii)当前采样的持续时间比前一个采样持续时间更短时，差分器部分60-1才产生正确结果。当这两个采样都具有相同持续时间时，该插值器与用于均匀采样信号的插值器一样。然而，当当前采样的持续时间比寄存器中储存的前一个采样的持续时间更长时，在本例中，仅对于相当于前一个储存采样持续时间的那些周期，差分器部分60-1才产生正确结果。
当超过前一个采样的持续时间时，差分器部分60-1在超出前一个采样的真实持续时间(实际持续时间)之后继续进行对当前采样和储存于寄存器中的前一采样之间的差值，从而产生不正确结果，该不正确结果随后被积分器部分60-2积分。当当前采样持续时间比前一个采样持续时间更短时，差分器部分输出是正确的，因为差分器部分60-1只对当前采样的持续时间(其在本例中比前一个采样更短)计算差值。随后，寄存器62中的前一个采样被丢弃并被替换为当前采样。
在传统插值器技术实现中，假设插值器选通脉冲具有恒定周期。然而，在非均匀采样信号的情况中存在问题，因为传统插值器的差分器部分不能处理非均匀采样信号输入信号。即，差分器部分不适合于处理持续时间不同的输入采样。只要当前输入采样的持续时间等于前一个储存采样的持续时间，差分器部分就能正确地执行其功能并提供正确结果。但是当当前输入采样和前一储存采样的持续时间(即长度)不同时就产生了问题。在后一个实例中，差分器部分产生错误，因为两个采样的持续时间不同。例如，如果当前信号72比由延迟62从前一个周期存储并延迟了的信号74更长，那么差分器部分在定时超出延迟信号74的持续时间时将产生错误数据。换句话说，差分器部分任意地产生一个错误值，从而引发问题。
主要因素是持续时间比前一个储存采样的持续时间更长的输入采样。这引起差分器输出处的错误结果。具体地，问题是在求和节点68处，对于一定量的时间，错误结果被产生，其被输入到插值器60的积分器部分。
对于非均匀采样输入信号，积分器部分对错误值积分并产生更错误的结果。这样的操作将在插值器60内积累偏差其可能影响信号的正确值(增大或减小)。换句话说，输入错误信号被正确地计算，所以所要的正确信号要依靠迫使正确信号增大或减小的偏差。因此，插值器60对于非均匀采样信号将不会产生正确结果。
上述相对于图4的插值器所讨论的问题可以通过使用直接用系统时钟采样的低通滤波器来解决，因为在系统时钟频率上信号再次被均匀采样。然而，如果低通滤波器为有限冲激响应(FIR)滤波器，那么由于高采样速率它将需要很多系数和乘法器/加法器来执行卷积。由于相对于信号带宽的高采样速率，无限冲激响应(IIR)滤波器会具有非常接近于(i)单位圆和(ii)实轴的极点和零点。为了避免极限环，将需要增加系数和存储器分辨率(memory resolution)并相应增大乘法器和加法器尺寸。然而，这种解决方案不实用。
本发明的实施方案通过在SINC插值器内使用斩波器电路来强制使差分器的输出采样在它们的持续时间长于非均匀采样信号的最短采样的持续时间时归零而解决了非均匀采样信号的难题。用这种方式，每个采样的未归零部分都具有相同持续时间并且SINC插值器的接着斩波器的差分器总是执行正确地差分，因为现在差分器每个包含错误结果的输出采样部分都已经被归零。
图5为根据本发明一种实施方案所述的SINC2插值器的时序图。具体地，图5提供了与图6中要讨论的SINC2插值器有关的斩波信号的例子。根据本发明实施方案，SINC2插值器被配置为能正确地处理非均匀采样输入信号。此外，SINC2插值器包括被配置为执行斩波功能的斩波器电路。
再回到图5，插值器选通脉冲96与图3的插值器选通脉冲46相似。信号92表示斩波器输入，对应于差分器的输出。信号94表示斩波器输出。本发明的可变插值器实施方案通过对差分器输出(对应于信号92)进行斩波来对其进行处理，如后将述。斩波器功能包括使具有比非均匀采样输入信号的最短持续时间更长的持续时间的差分器输出采样的任何部分归零。换句话说，斩波器功能使具有超出最短持续时间的持续时间的差分器输出信号采样的任何部分归零。
如文中所述，对于其中L是可变的给定应用，即L可以具有一个以上的值，L值的范围假设通过设计为已知的。因此，定义了最小L并且斩波器对任何具有大于L的最小值的持续时间的差分器输出信号采样进行斩波。例如，间隔102显示了最小数量的脉冲的发生，即，斩波器输入持续时间在间隔102中等于插值器输入的持续时间。在间隔100中，差分器输出超过了最小L，因此输入的尾端部分被归零。换句话说，当超过最小L的持续时间时斩波器输出表示为零。同样，在间隔104和106中，插值器输入采样持续时间超过了最小L的持续时间，因此差分器输出采样相应的尾端部分被斩波(即归零)。
斩波器输入信号在每个间隔100、102、104、106等中包含具有相同持续时间的有效部分的间隔。斩波器输入92的有效部分的固定持续时间是基于L的最小值，通过为给定的可变插值器应用进行设计，L的最小值将是已知的。在间隔102中，因为斩波器输入92的有效部分分别开始和结束于间隔102的开头和结尾，所以该间隔假设等于L的最小值。斩波器功能确保对于所有间隔100、102、104、106等，差分器输出以相同持续时间即L的最小值(或持续时间)被采样。斩波输出的未归零部分的持续时间不会超出L的最小持续时间。图5据此显示了由斩波器电路所实现的基本功能。通过这样做，可变插值器即使处理非均匀采样输入信号也能产生所要的正确结果。
图6为根据本发明一种实施方案所述用于非均匀采样输入信号的SINC2插值器。图6与图4的插值器相似；然而，图6的实施方案的不同点在于其包括斩波器电路112。从图中可以看到，除了斩波器功能之外，其余部分的相似之处在于存在包括减法模块、执行采样和保持功能的单位延迟114、积分运算部分以及比例因子(scalefactor)模块的差分器部分。在本图示中，系统时钟为24MHz。
L的最小值在输入136处被提供给斩波器112。插值器输入用124表示。斩波器112在输入128上接收插值器选通脉冲。斩波器112内的计数器(未图示)确定斩波器输入134上的输入采样的长度，该计数器由系统时钟130驱动并由插值器选通脉冲128复位。如果输入采样的长度在持续时间上比L的最小值更长，那么斩波器强制使在最小L的持续时间之外发生的输入采样归零。
因此，斩波器112通过强制使所有差分器输出采样的超出预设持续时间、即最小持续时间L的部分归零，消除了现有已知的(prior known)插值器遇到的问题。通过消除由非均匀采样输入信号引入的错误，根据本发明实施方案所述的可变插值器对于插值均匀采样信号和非均匀采样信号中的任何一个或两个都可以产生所要的正确结果。
通过将原来的插值器修改为包括斩波器功能，使得sin(x)/x滤波器的有效实现适合于对非均匀采样输入信号以及均匀采样输入信号进行插值。再次简要地参考现有插值器电路，这样的插值器电路对非均匀采样信号无法工作。另一方面，如果直接以最大时钟(即系统时钟)来处理信号，那么全部输入信号都被均匀采样。然而，由于系统时钟的频率太高，所以这样的实现将非常低效，并且成本高。将需要非常长的FIR滤波器等。
仍然参考图6，根据本发明一种实施方案所述，可变插值器110具有插值因子L以执行输入信号的插值，其中L为可变的并且包括最小值，该可变插值器110包括差分器110-1、斩波器112以及积分器110-2。差分器110-1包括输入124和输出132，其中差分器110-1响应差分器输入124上的插值器输入信号以执行插值的差分器部分并在差分器输出132上提供差分器结果信号。斩波器112被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样输入信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间；而对于其中采样为固定持续时间的包含均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间。积分器110-2包括输入134和输出142，其中积分器响应积分器输入134上的斩波差分器结果信号以执行插值的积分器部分并在积分器输出142上提供积分器结果信号，积分器输出对应于可变插值器110的输出。在一种实施方案中，斩波器112通过强制使差分器输出采样的超出最短持续时间L的任何部分归零，将差分器结果信号斩波为L的最小值的函数(在输入136上)。
在另一种实施方案中，斩波器112包括用于接收差分器结果信号的斩波器输入132、用于接收插值器选通脉冲信号的插值器选通脉冲输入128、用于接收时钟信号的时钟输入130、以及输出134。斩波器112响应斩波器输入132上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出134上提供斩波差分器结果信号。此外，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于具有持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于基于具有持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分的差分器结果。
差分器110-1包括单位延迟114和求和节点120。差分器输入124被耦合到单位延迟114的输入和求和节点120的正输入。单位延迟114具有用于接收插值器选通脉冲信号128的输入、用于接收时钟信号130的时钟输入、以及输出126。单位延迟114响应(i)差分器输入124上的信号、(ii)插值器选通脉冲信号、和(iii)时钟信号以在单位延迟输出126上输出单位延迟输出信号。此外，单位延迟输出126被耦合到求和节点120的负输入，其中求和节点还包括输出132。求和节点120响应求和节点输入上的信号以在求和节点输出132上输出求和输出信号。求和节点输出132对应于差分器110-1的输出。
积分器110-2包括求和节点122，单位延迟116和缩放器118。积分器输入134被耦合到求和节点122的第一正输入。求和节点122还具有第二正输入和输出138。求和节点122响应求和节点输入上的信号以在求和节点输出138上输出求和输出信号。此外，求和节点输出138被耦合到单位延迟116的输入。单位延迟116具有时钟输入130和输出140。单位延迟116响应求和节点输出信号和时钟输入上的时钟信号以在单位延迟输出140上输出单位延迟输出信号。另外，单位延迟输出140被耦合到求和节点122的第二正输入和缩放器118的输入上，缩放器118还具有输出142。缩放器118响应单位延迟输出信号140以在缩放器输出142上输出缩放输出信号。缩放器输出142对应于可变插值器110的输出。
在本发明的一种实施方案中，文中所公开的SINC2插值器适合被用在NICAM编码器中。配置SINC2插值器以对非均匀采样信号进行插值，非均匀采样信号源自定时电路产生的抖动时钟的结果。这样的定时电路可以包括，例如，用于NICAM编码器前端部分的定时电路。
在使用本发明实施方案的NICAM编码器的一种技术实现中，存在只能假设为十六(16)和十七(17)的值的插值因子L，在稍后将参考图7进行讨论。在这样的实现中，斩波器包括在用于差分器寄存器的插值器选通脉冲上的简单延迟(simple delay)(即，通过具有持续时间等于L的最小持续时间的插值器选通脉冲信号延迟)。结果，插值器选通脉冲和减法器上的延迟的组合执行斩波功能。
响应具有插值因子L等于十六(即，L＝16)的当前采样和前一个采样二者，具有斩波器的SINC2插值器表现上类似于用于均匀采样信号(即，没有斩波器)的SINC2插值器。即，十六(16)个系统时钟周期的延迟对插值器选通脉冲没有影响。差分器在当前采样具有十六个周期的持续时间并且前一个采样具有十七个周期的持续时间时也正确地工作，因为在本例中，只进行持续十六个周期的差分，而之后差分器处理新的采样。
然而，响应具有插值因子L等于十七(即，L＝17)的当前采样以及具有插值因子L等于十六(即，L＝16)的前一个采样，SINC2插值器的差分器部分进行持续16个系统时钟周期的差分。因为插值器选通脉冲上的延迟只为16，而插值器选通脉冲对于L＝17时为十七(17)个周期，所以延迟的选通脉冲会在第十六个(16th)周期被断言(assert)(即，比当前采样的选通脉冲早一个周期)，从而使当前采样被存储到差分器寄存器中。在第十七个(17th)周期时，当前采样和存储的采样两者具有相同值。因此，差分器输出为0，从而完成当前采样的斩波。
响应当前采样和前一采样都具有十七(17)个周期的持续时间发生相似操作。因此，如文中所述配置包括斩波器或斩波电路的SINC2插值器使得SINC2插值器能够对均匀和非均匀采样信号插值同时使硬件复杂度的增加最小化。
图7为本发明的可变插值器150的另一种实施方案，其中可变插值器包括差分器部分150-1和积分器部分150-2。可变插值器150被配置为L值可以在两个值(例如16或17)之间变化的插值器设计。用这样的简化，可以获得更有效率的实现。在本实施方案中，斩波器功能现在由两个模块152和160实现。模块152为延迟十六(16)个单位的延迟并具有一(1)比特输入，其对应于预设的量的固定延迟。差分器减法模块160执行斩波。
为了说明的目的，假设输入包含一连串每个都正好为十六(16)个脉冲的采样。在延迟152，延迟被加在插值器选通脉冲输入166的信号上。另外，因为延迟正好为十六(16)，又因为每个输入采样都为十六(16)个脉冲，所以延迟的输入和输出将是相同的。因此，差分器150-1将正确地工作。即，因为通过斩波器使当前采样和前一个采样都为相同持续时间，所以当前采样和前一采样之间的差分被正确地计算。
再结合上述解释，在非均匀采样输入信号的非理想情况中可能发生下列情况。假设当前采样具有十七(17)个脉冲的持续时间。插值器选通脉冲166被延迟152处理从而被延迟十六(16)个系统时钟周期。对于系统时钟的前十六(16)个周期，差分器150-1进行当前采样和延迟152中所存储的延迟了十六(16)个延迟单位的采样之间的差分。在十六(16)个延迟单位的结尾，插值器选通脉冲将要被延迟十六(16)个延迟单位而不是十七(17)个延迟单位。因此，插值器选通脉冲延迟的输出将比插值器选通脉冲早一个延迟单位出现。这意味着模块154将锁住或捕获当前采样，即使并不是该这样做的时刻(即，在十六(16)个延迟单位而不是十七(17)个延迟单位后捕获当前采样)。换句话说，在当前插值器输入采样持续时间的实际结束之前，其中L＝17，模块154被强制在十六(16)个延迟单位处锁住当前采样。在该例中，虽然输入164上的输入采样持续时间为L＝17，但是插值器将采样斩波为十六(16)个延迟单位。相反地，对于相同长度的输入采样，现有的插值器将信号延迟了其整个持续时间L＝17。因为模块152实现了十六(16)个延迟单位，所以它在持续时间上比可变插值器输入164上的当前采样少一个延迟单位。
响应模块152的延迟期满(expiration)，模块152的输出锁住154使得154捕获当前可变插值器输入。所以，当系统时钟的第十七个周期(17th)发生于模块152和模块154时，信号164和170具有相同值。通过经由模块152和模块154处理插值器选通脉冲，当前采样(持续时间等于17)被提前一个周期处理。这意味着如果进行当前采样164和延迟的采样170之间的差值，那么差值为零。从而，在一个系统时钟周期(for one cycle)期间输出172将变为零。因此，在可变插值器输入被非均匀采样的情况(例如，为16或17个单位的持续时间长度)下，当最小值为十六(16)个脉冲周期长时，斩波器被设计为对太长的信号斩波从而消除差分器产生不必要的错误结果。在图7的实施方案中，延迟152结合求和节点160，进行所要的斩波功能。以有效的方式，除了延迟152之外，现成可用的门电路被用于执行文中所述斩波器的功能。
如文中所述，主要因素是在当前插值器输入比最小持续时间(例如16)更长(例如17)时。在此情况下，在最小数目L个系统时钟脉冲周期(即16)期满之后插值器选通脉冲被延迟152输出。结果，储存于模块154中的前一插值器输入在当前插值器输入持续时间期满之前被处理。相比于164上的当前可变插值器输入信号的更长持续时间(在本例中其持续时间为17)，插值器选通脉冲将提前一个延迟单位发生。
此外，积分器部分150-2与图4中所讨论的相类似。积分器部分包括单位延迟156，加法器功能模块162，以及缩放器158。为了提供单位增益，缩放器158的缩放因子为1/16，假设图示例子的L＝16或17。具体地，例如，缩放器158被配置以提供SINC2滤波器或可变插值器150的所需的总体增益。缩放器还可以被配置以提供不同于单位增益的增益，其中增益根据给定可变插值器实现的需求来选定。
在图7的一种实施方案中，斩波器包括差分器150-1的一部分。在这样的实施方案中，差分器150-1包括第一单位延迟154、斩波器延迟152、以及第一求和节点160。斩波器延迟152包括用于接收插值器选通脉冲信号的输入166、用于接收时钟信号的时钟输入168、以及输出167。斩波器延迟响应(a)插值器选通脉冲信号和(b)时钟信号以在斩波器延迟输出167上输出斩波器延迟插值器选通脉冲信号。另外，差分器输入164被耦合到第一单位延迟154的输入和第一求和节点160的正输入上。第一单位延迟154具有用于接收斩波器延迟插值器选通脉冲信号167的输入、用于接收时钟信号的时钟输入168、以及输出170。第一单位延迟154响应(i)差分器输入164上的信号，(ii)斩波器延迟插值器选通脉冲信号167和(iii)时钟信号168以在第一单位延迟输出170上输出第一单位延迟输出信号。此外，第一单位延迟输出170被耦合到第一求和节点160的负输入上，第一求和节点还具有输出172。第一求和节点160响应第一求和节点输入上的信号以在第一求和节点输出172上输出求和输出信号。第一求和节点输出对应于差分器的输出。
积分器150-2包括第二求和节点162、第二单位延迟156、以及缩放器158。差分器输入172被耦合到第二求和节点162的第一正输入。第二求和节点162还具有第二正输入176和输出174。第二求和节点162响应第二求和节点输入上的信号以在第二求和节点输出174上输出求和输出信号。第二求和节点输出174被耦合到第二单位延迟156的输入上，第二单位延迟还具有时钟输入168和输出176。第二单位延迟156响应第二求和节点输出信号174和第二单位延迟时钟输入168上的时钟信号以在第二单位延迟输出176上输出第二单位延迟输出信号。第二单位延迟输出176被耦合到第二求和节点162的第二正输入和缩放器158的输入，缩放器还具有输出178。缩放器158响应第二单位延迟输出信号176以在缩放器输出178上输出缩放输出信号。缩放器输出对应于可变插值器的输出。
根据另一种实施方案，插值器包括固定插值器和可变插值器。固定插值器具有插值因子K以对输入信号进行插值，其中K为固定值。固定插值器具有输入和输出，其中响应固定插值器输入上的输入信号，固定插值器对输入信号进行插值并在固定插值器输出上提供第一插值信号。可变插值器具有插值因子L以对第一插值信号进行可变插值，其中L为可变的并包括最小值。可变插值器包括差分器、斩波器和积分器。
差分器具有输入和输出，其中差分器响应差分器输入上的第一插值信号以执行可变插值的差分器部分并在差分器输出上提供差分器结果信号。斩波器被耦合到差分器以将差分器结果信号斩波为L的最小值的函数。对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的第一插值信号，L的最小值对应于最短持续时间的采样的持续时间。对于包含其中采样为固定持续时间的均匀采样信号的第一插值信号，L的最小值对应于固定持续时间。积分器具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行可变插值的积分器部分并在积分器输出上提供积分器结果信号。积分器输出对应于可变插值器的输出。
在前面段落中的实施方案中，斩波器通过强制使可能超出最短持续时间的差分器结果信号采样的任何部分归零，将差分器结果信号斩波为L的最小值的函数。在另一种实施方案中，斩波器包括用于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出，其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。此外，对于包括未归零部分和归零部分的斩波差分器结果信号，未归零部分对应于基于具有持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于基于具有持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分的差分器结果。
根据本发明又一种实施方案，提供一种用插值因子L进行输入信号的可变插值的方法，其中L为可变的并包括最小值，该方法包括：响应输入信号来执行插值的差分器部分并提供差分器结果信号；将差分器结果信号斩波为L的最小值的函数以提供斩波差分器结果信号，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的差分器结果信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的差分器结果信号，L的最小值对应于固定持续时间；以及响应斩波差分器结果信号来执行插值的差分器部分并提供积分器结果信号，积分器结果信号对应于可变插值的输出信号。
在一种实施方案中，将差分器结果信号斩波为L的最小值的函数的步骤包括强制使差分器结果信号采样的可能超出最短持续时间的任何部分归零。在另一种实施方案中，对差分器结果信号的斩波还包括(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。此外，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于具有持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于基于具有持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分的差分器结果。
因此，本发明的实施方案提供可变插值器的非常有效的实现。插值器输入信号在L个系统时钟周期的间隔处被采样，其中L表示插值因子。对于非均匀采样信号，L的值不固定，而是可变的。本发明实施方案还涉及被配置为对非均匀采样信号进行插值的SINC2插值器。这样的可变插值器可以被包括于，例如，NICAM和/或Sigma-Delta数模转换器(DAC)的其它应用的集成电路实现中。
在前述说明书中，本发明已经被结合多种实施方案来描述。然而，本领域普通技术人员可以理解，可以在所附的权利要求中提出的本发明实施方案的范围内作出各种修改和变化。因此，说明书和附图被认为是阐释性而不是限制性的，并且所有这样的修改都要被包括于本发明实施方案的范围内。例如，虽然本发明的实施方案已经讨论了SINC2插值器，但是斩波器电路也可以被用于SINC3插值器。另外，系统时钟可以包括不同于24MHz的频率。本发明的实施方案还包括具有本文所述的可变插值器的集成电路。
上文已经结合特定实施方案描述了益处、其它优点、以及问题的解决方案。然而，可能促成任何益处、优点、或解决方案出现或变得更为显著的益处、优点、问题的解决方案、以及任何要素都不能被解释为任意或所有权利要求的关键的、必要的、或基本的特点或要素。文中所用的术语“包括”，“包含”，或任何其它变种，规定为适用非排他性内含，使得包括一系列要素的过程、方法、物品、或装置不只包括那些要素而是可以包括该过程、方法、物品、或装置所固有的或未特别列出的其它要素。

Claims (20)

1.一种可变插值器，其具有插值因子L以执行输入信号的插值，其中L是可变的并且包括最小值，该可变插值器包括：
差分器，其具有输入和输出，其中差分器响应差分器输入上的插值器输入信号以执行插值的差分器部分并在差分器输出上提供差分器结果信号；
斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的插值器输入信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的插值器输入信号，L的最小值对应于固定持续时间；以及
积分器，其具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行插值的积分器部分并在积分器输出上提供积分器结果信号，积分器输出对应于可变插值器的输出。
2.根据权利要求1所述的可变插值器，其中，斩波器通过强制使差分器结果信号的采样的、可能超出最短持续时间L的任何部分归零，将差分器结果信号斩波为L的最小值的函数。
3.根据权利要求1所述的可变插值器，其中，斩波器包括用于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出，其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。
4.根据权利要求3所述的可变插值器，其中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个插值器输入信号采样的初始部分的差分器结果，归零部分对应于持续时间长于最短持续时间的、每个插值器输入信号采样的后续部分的差分器结果。
5.根据权利要求1所述的可变插值器，其中，差分器包括单位延迟和求和节点，差分器输入被耦合到单位延迟的输入和求和节点的正输入，单位延迟具有用于接收插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，单位延迟响应(i)差分器输入上的信号、(ii)插值器选通脉冲信号、和(iii)时钟信号以在单位延迟输出上输出单位延迟输出信号，单位延迟输出被耦合到求和节点的负输入，求和节点还包括输出，求和节点响应求和节点输入上的信号以在求和节点输出上输出求和输出信号，求和节点输出对应于差分器的输出。
6.根据权利要求1所述的可变插值器，其中，积分器包括求和节点、单位延迟和缩放器，积分器输入被耦合到求和节点的第一正输入，求和节点还具有第二正输入和输出，求和节点响应求和节点输入上的信号以在求和节点输出上输出求和输出信号，求和节点输出被耦合到单位延迟的输入，单位延迟还具有时钟输入和输出，单位延迟响应求和节点输出信号和时钟输入上的时钟信号以在单位延迟输出上输出单位延迟输出信号，单位延迟输出被耦合到求和节点的第二正输入和缩放器的输入上，缩放器还具有输出，缩放器响应单位延迟输出信号以在缩放器输出上输出缩放输出信号，缩放器输出对应于可变插值器的输出。
7.根据权利要求1所述的可变插值器，其中，斩波器包括差分器的一部分。
8.根据权利要求7所述的可变插值器，其中，差分器包括第一单位延迟、斩波器延迟、以及第一求和节点，斩波器延迟包括用于接收插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，斩波器延迟响应(a)插值器选通脉冲信号和(b)时钟信号以在斩波器延迟输出上输出斩波器延迟插值器选通脉冲信号，差分器输入被耦合到第一单位延迟的输入和第一求和节点的正输入上，第一单位延迟具有用于接收斩波器延迟插值器选通脉冲信号的输入、用于接收时钟信号的时钟输入、以及输出，第一单位延迟响应(i)差分器输入上的信号、(ii)斩波器延迟插值器选通脉冲信号、和(iii)时钟信号以在第一单位延迟输出上输出第一单位延迟输出信号，第一单位延迟输出被耦合到第一求和节点的负输入上，第一求和节点还包括输出，第一求和节点响应第一求和节点输入上的信号以在第一求和节点输出上输出求和输出信号，第一求和节点输出对应于差分器的输出。
9.根据权利要求8所述的可变插值器，其中，L包括从包括十六和十七的组中选择的值，L的最小值等于十六。
10.根据权利要求9所述的可变插值器，其中，斩波器延迟单元将插值器选通脉冲信号延迟十六个延迟单位。
11.根据权利要求8所述的可变插值器，其中，积分器包括第二求和节点、第二单位延迟、以及缩放器，积分器输入被耦合到第二求和节点的第一正输入，第二求和节点还具有第二正输入和输出，第二求和节点响应第二求和节点输入上的信号以在第二求和节点输出上输出求和输出信号，第二求和节点输出被耦合到第二单位延迟的输入上，第二单位延迟还具有时钟输入和输出，第二单位延迟响应第二求和节点输出信号和第二单位延迟时钟输入上的时钟信号以在第二单位延迟输出上输出第二单位延迟输出信号，第二单位延迟输出被耦合到第二求和节点的第二正输入和缩放器的输入，缩放器还具有输出，缩放器响应第二单位延迟输出信号以在缩放器输出上输出缩放输出信号，缩放器输出对应于可变插值器的输出。
12.根据权利要求11所述的可变插值器，其中，斩波器延迟单元将插值器选通脉冲信号延迟十六个延迟单位，并且缩放器将第二单位延迟输出信号缩放十六倍。
13.一种插值器，包括：
固定插值器，其具有插值因子K以对输入信号进行插值，其中K为固定值，固定插值器具有输入和输出，固定插值器响应固定插值器输入上的输入信号来对输入信号进行插值并在固定插值器输出上提供第一插值信号；以及
可变插值器，其具有插值因子L以对第一插值信号进行可变插值，其中L是可变的并包括最小值，其中可变插值器包括：
差分器，其具有输入和输出，其中差分器响应差分器输入上的第一插值信号以执行可变插值的差分器部分并在差分器输出上提供差分器结果信号；
斩波器，其被耦合到差分器以将差分器结果信号斩波为L的最小值的函数，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的第一插值信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的第一插值信号，L的最小值对应于固定持续时间；以及
积分器，其具有输入和输出，其中积分器响应积分器输入上的斩波差分器结果信号以执行可变插值的积分器部分并在积分器输出上提供积分器结果信号，积分器输出对应于可变插值器的输出。
14.根据权利要求13所述的插值器，其中，斩波器通过强制使差分器结果信号采样的可能超出最短持续时间的任何部分归零，将差分器结果信号斩波为L的最小值的函数。
15.根据权利要求13所述的插值器，其中，斩波器包括用于接收差分器结果信号的斩波器输入、用于接收插值器选通脉冲信号的插值器选通脉冲输入、用于接收时钟信号的时钟输入、以及输出，其中斩波器响应斩波器输入上的差分器结果信号以(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)在斩波器输出上提供斩波差分器结果信号。
16.根据权利要求15所述的插值器，其中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个可变插值器输入信号采样的初始部分的差分器结果，归零部分对应于具有持续时间长于最短持续时间的、每个可变插值器输入信号采样的后续部分的差分器结果。
17.一种用插值因子L进行输入信号的可变插值的方法，其中L是可变的并包括最小值，该方法包括：
响应输入信号来执行插值的差分器部分并提供差分器结果信号；
将差分器结果信号斩波为L的最小值的函数以提供斩波差分器结果信号，其中对于包含其中存在至少一个最短持续时间的采样和至少一个超过最短持续时间的持续时间的采样的非均匀采样信号的差分器结果信号，L的最小值对应于最短持续时间的采样的持续时间，而对于包含其中采样为固定持续时间的均匀采样信号的差分器结果信号，L的最小值对应于固定持续时间；以及
响应斩波差分器结果信号来执行插值的积分器部分并提供积分器结果信号，积分器结果信号对应于可变插值的输出信号。
18.根据权利要求17所述的方法，其中，将差分器结果信号斩波为L的最小值的函数的步骤包括强制使可能超出最短持续时间的差分器结果信号采样的任何部分归零。
19.根据权利要求17所述的方法，其中，对差分器结果信号的斩波步骤还包括(i)将差分器结果信号斩波为L的最小值、插值器选通脉冲信号和时钟信号的函数并且(ii)提供斩波差分器结果信号。
20.根据权利要求19所述的方法，其中，斩波差分器结果信号包括未归零部分和归零部分，未归零部分对应于基于持续时间等于最短持续时间的、每个输入信号采样的初始部分的差分器结果，归零部分对应于基于持续时间长于最短持续时间的、每个输入信号采样的后续部分差分器结果。
CN2006800146647A 2006-03-30 2006-04-28 用于非均匀采样信号的可变插值器和方法 Expired - Fee Related CN101167254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/394,254 US7327288B2 (en) 2005-04-29 2006-03-30 Variable interpolator for non-uniformly sampled signals and method
US11/394,254 2006-03-30
PCT/US2006/016264 WO2007114828A1 (en) 2006-03-30 2006-04-28 Variable interpolator for non-uniformly sampled signals and method

Publications (2)

Publication Number Publication Date
CN101167254A CN101167254A (zh) 2008-04-23
CN101167254B true CN101167254B (zh) 2010-10-06

Family

ID=38563986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800146647A Expired - Fee Related CN101167254B (zh) 2006-03-30 2006-04-28 用于非均匀采样信号的可变插值器和方法

Country Status (4)

Country Link
US (1) US7327288B2 (zh)
KR (1) KR101173973B1 (zh)
CN (1) CN101167254B (zh)
WO (1) WO2007114828A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643453B (zh) * 2014-07-11 2018-12-01 史華曲集團研發有限公司 數位內插器及內插法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7958178B2 (en) * 2005-12-09 2011-06-07 Agilent Technologies, Inc. Finite impulse response filter for a time-synchronized system
KR101317824B1 (ko) * 2012-09-06 2013-10-15 이동화 생체 신호 처리 방법
CN104579238B (zh) * 2014-12-03 2018-06-05 西安电子科技大学 应用于全数字接收机的基于Schur算法的插值滤波器
US10386243B2 (en) 2016-11-28 2019-08-20 Nxp Usa, Inc. Temperature sensor circuitry and method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592517A (en) * 1994-03-31 1997-01-07 Tellabs Wireless, Inc. Cascaded comb integrator interpolating filters
US6498823B1 (en) * 1997-10-09 2002-12-24 Broadcom Corporation Variable rate modulator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2125255B (en) 1982-07-28 1985-11-13 British Broadcasting Corp Digital data coding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592517A (en) * 1994-03-31 1997-01-07 Tellabs Wireless, Inc. Cascaded comb integrator interpolating filters
US6498823B1 (en) * 1997-10-09 2002-12-24 Broadcom Corporation Variable rate modulator

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HOGENAUER.An Economical Class of Digital Filters for Decimation andInterpolation.IEEE Transactions on Acoustics,Speech,and Signal ProcessingASSP-29 2.1981,ASSP-29(2),155-162.
HOGENAUER.An Economical Class of Digital Filters for Decimation andInterpolation.IEEE Transactions on Acoustics,Speech,and Signal ProcessingASSP-29 2.1981,ASSP-29(2),155-162. *
SAMADI.Complete Characterization of Systems for SimultaneousLagrangia Upsampling and Fractional-Sampling Delaying.IEEE Transactions on Circuits and Systems52 3.2005,52(3),656-667.
SAMADI.Complete Characterization of Systems for SimultaneousLagrangia Upsampling and Fractional-Sampling Delaying.IEEE Transactions on Circuits and Systems52 3.2005,52(3),656-667. *
US 5592517 A,全文.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643453B (zh) * 2014-07-11 2018-12-01 史華曲集團研發有限公司 數位內插器及內插法

Also Published As

Publication number Publication date
KR101173973B1 (ko) 2012-08-16
US20060244644A1 (en) 2006-11-02
US7327288B2 (en) 2008-02-05
KR20090009080A (ko) 2009-01-22
WO2007114828A1 (en) 2007-10-11
CN101167254A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
CN101167254B (zh) 用于非均匀采样信号的可变插值器和方法
US4723294A (en) Noise canceling system
JPH0575393A (ja) データ受信装置の等化器
EP3512125B1 (en) Optical receiver, optical reception method and optical communication system
US4404600A (en) Ghost signal cancelling apparatus
KR100295257B1 (ko) 디지탈필터
Pei et al. Fractional bilinear transform for analog-to-digital conversion
US8542786B2 (en) Multi-channel sample rate converter
US8643522B2 (en) Multichannel analog to digital converter apparatus and method for using
US4225832A (en) Self-adapting equalizer
CN101454993A (zh) 波形均衡装置
KR100289404B1 (ko) 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법
EP1458097A1 (en) Arbitrary sampling rate conversion
KR100565663B1 (ko) 디지털 필터
CN115085693B (zh) 一种多通道多相内插处理架构
JP2747146B2 (ja) ゴ−スト除去装置
JP2009239847A (ja) Ａ／ｄ変換装置
JP2628506B2 (ja) ディジタルフィルタ
JP2951019B2 (ja) 波形等化装置
JPH0313763B2 (zh)
US7406492B1 (en) Digital filter combination for interpolation
JPH1093391A (ja) 離散型フィルタ
JPH0435545A (ja) 干渉波除去装置
JP2016123014A (ja) ダイバーシチ受信装置及びダイバーシチ受信方法
CN115987250A (zh) 一种用于自适应流水线滤波器的有效系数更新方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20150428

EXPY Termination of patent right or utility model