JP2951019B2 - 波形等化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゴーストキャンセル及
び、ＭＵＳＥ信号の波形等化装置に関する。

【０００２】

【従来の技術】高品位映像信号を帯域圧縮する技術とし
て、多重サブナイキストサンプリングエンコード方式
（ＭＵＳＥ方式）（Ｍｕｌｔｉｐｌｅ Ｓｕｂ−Ｎｙｑ
ｕｉｓｔＳａｍｐｌｉｎｇ Ｅｎｃｏｄｉｎｇ）が、Ｎ
ＨＫ（日本放送協会）により開発され、衛星放送で定時
放送が為されている。

【０００３】このＭＵＳＥ方式は、帯域幅２７ＭＨｚの
衛星放送の１チャンネルで、高品位映像信号を伝送する
為の帯域圧縮方式である。このＭＵＳＥ方式では、高品
位映像信号を帯域圧縮エンコーダでサブナイキストサン
プリング処理を行い帯域幅８．１ＭＨｚの帯域圧縮信号
に変換する。

【０００４】尚、ＭＵＳＥ方式に関しては、以下の文献
に紹介されている。

【０００５】（Ａ） ＮＨＫ技術研究 昭和６２年第３
９巻第２号 通巻１７２号 １８（７６〜５３（１１
１）頁 二宮、大塚、和泉、合志、岩館著、「ＭＵＳＥ
方式の開発」 （Ｂ） 日経マグロウヒル社発行の雑誌 「日経エレク
トロニクス、１９８７年１１月２日号、Ｎｏ．４３３」
１８９頁〜２１２頁、二宮著、「衛星を使うハイビジョ
ン放送の伝送方式ＭＵＳＥ」 このＭＵＳＥ信号の波形等化について、説明する。

【０００６】ＭＵＳＥ信号は、波形等化の為のトレーニ
ング信号が、予かじめ送信側で挿入付加されている。

【０００７】このトレーニング信号は、ＶＩＴ信号（Ｖ
ｅｒｔｉｃａｌ ＩｎｔｅｒｖａｌＴｅｓｔ Ｓｉｇｎ
ａｌ）（ＶＩＴＳ）（ＶＩＴパルス）と呼称されてい
る。

【０００８】受信側では、このＭＵＳＥ信号を、アナロ
グ／デジタル変換した後、ＶＩＴ信号の応答波形を取り
込み、理想的なインパルスレスポンスとの誤差が少なく
成るように、受信側の等化フィルタの特性を操作するこ
とにより、伝送路の特性を等化する。

【０００９】ＭＵＳＥ信号用の波形等化装置は、「１９
８９年 電子情報通信学会春季全国大会講演論文集 分
冊３ ３−２９０ 講演Ｎｏ．Ｂ−５８４」にも示され
ている。

【００１０】従来の波形等化装置の概要を図２を参照し
つつ簡単に説明する。

【００１１】（１０）は伝送されたＭＵＳＥ信号が入力
される入力端子である。

【００１２】（１１）はＡＬＣ回路（自動レベル制御回
路）である。

【００１３】（１２）はＡ／Ｄ変換器である。

【００１４】（１３）はＰＬＬ同期クロック回路であ
り、１６．２ＭＨｚののリサンプルクロックを作成す
る。尚、高精度の波形等化を行うための３２．４ＭＨｚ
のリサンプルクロックを作成してもよい。

【００１５】（１４）はトランスバーサル型の等化フィ
ルタである。この等化フィルタ（１４）は、Ｎ＋１個の
タップを持つトランスバーサル型デジタルフィルタであ
り、Ｎ個のデータラッチ回路（１６₁〜１６_N ）、Ｎ＋
１個の乗算器（１８₀〜１８_N）、加算器（２０）を備え
る。

【００１６】（２２）はこの等化フィルタ（１４）のタ
ップ係数を設定記憶するタップ係数メモリである。

【００１７】（２４）は等化処理されたＭＵＳＥ信号を
出力する出力端子である。

【００１８】（２６）はＭＵＳＥ信号の垂直帰線期間に
多重されたＶＩＴ信号を抜き取り記憶するＶＩＳＴメモ
リである。（２８）は伝送歪みのない理想のＶＩＴ信号
のデータを記憶する理想ＶＩＴＳデータ記憶回路であ
る。（３０）は理想のＶＩＴデータとＶＩＴＳメモリ
（２６）のデータとを演算してタップ係数メモリ（２
２）を設定して等化処理を行う等化演算処理回路であ
る。

【００１９】上記動作を説明する。

【００２０】伝送路中で歪みを受けたＭＵＳＥ信号が、
入力端子（１０）から入力され等化フィルタ（１４）よ
り出力される。ＶＩＴ信号部分をＶＩＴＳメモリ（２
６）に記憶する。

【００２１】そして、この記憶されたＶＩＴ信号のデー
タと理想ＶＩＴ信号のデータとを等化演算処理回路（３
０）で比較して、等化誤差（ｅ_j）を求め、等化アルゴ
リズムにより、タップ係数を演算する。

【００２２】そして、ＭＵＳＥ信号が、入力端子（１
０）から入力され等化フィルタ（１４）に付与される。
ＭＵＳＥ信号はデータラッチ回路（１６₁〜１６_N）でそ
れぞれ１サンプルクロック単位で遅延され、それぞれ
が、タップ係数メモリ（２２）からのタップ係数と乗算
器（１８₀〜１８_N）で乗算される。この乗算器（１８₀
〜１８_N）の出力を加算器（２０₁）で加算して、出力す
る。

【００２３】この様にして、フィルタ処理されたＭＵＳ
Ｅ信号を出力する。

【００２４】このフィルタ処理されたＭＵＳＥ信号のう
ちＶＩＴ信号部分を再度ＶＩＴＳメモリ（２６）に記憶
し、同じ処理を繰り返す。

【００２５】

【発明が解決しようとする課題】波形等化のための演算
が終了すると、タップ係数メモリ（２２）のタップ係数
を書き替えるが、このタップ係数の書き替え途中におい
ては、タップ係数の読み出しが行えず、動作が不安定と
なる。

【００２６】

【課題を解決するための手段】本発明は、入力信号にタ
ップ係数を掛ける乗算器(18)と、この乗算器(18)からの
出力とラッチ出力を加算する加算器(58)と、この加算器
(58)の出力をラッチし前記ラッチ出力を出力するラッチ
回路(60)と、を有する複数の演算回路(62)と、この複数
の演算回路(62)の出力を順次選択出力する選択手段(64)
と、この選択手段(64)の選択に関連して、前記複数の演
算回路のラッチ回路(60)を順次リセットするリセット手
段(L2)と、複数のタップ係数が格納されるタップ係数メ
モリ(22)と、このタップ係数メモリ(22)の前記複数のタ
ップ係数を順次出力するべく、前記複数のタップ係数の
読み出す番号を設定する巡回カウンタ手段(68)と、前記
出力されたタップ係数を、前記複数の演算回路の前記乗
算器(18)に係数として順次遅延させて出力する遅延回路
(70)と、前記複数のタップ係数のうち、書き替えるべき
タップ係数の番号を示す指定手段(74)と、前記書き替え
るべきタップ係数の値を保持する保持手段(76)と、前記
巡回カウンタ手段(68)からの番号と、前記指定手段(74)
からの番号が一致したことを検出して、前記保持手段(7
6)の値を前記遅延回路(70)に出力するとともに、この保
持手段(76)の値を前記タップ係数メモリ(22)に書き込む
書込手段(78)と、を備えることを特徴とする。

【００２７】

【作用】書き換えるべき番号のタップ係数を巡回カウン
タ手段（６８）が出力すると、書込手段（７８）はこれ
を検出して、タップ係数メモリ（２２）のタップ係数を
保持手段（７６）のタップ係数に書き替えると共に、保
持手段（７６）のタップ係数を遅延回路（６０）に出力
する。

【００２８】

【実施例】図１を参照しつつ、本発明の第１実施例を説
明する。

【００２９】その前にまず、図３〜図６を参照しつつ、
図１の回路の基本動作を説明する。尚、説明を簡略化す
るために、等化フィルタ（１４）を構成するデジタルト
ランスバーサルフィルタは、３タップの型とした。

【００３０】図３は簡単な３タップ型の等化フィルタ
（１４）であり、２個のデータラッチ回路（１６）（１
６）、３個の乗算器（１８）〜（１８）、加算器（２
０）を備える。

【００３１】タップ係数メモリ（２２）は、この等化フ
ィルタ（１４）のタップ係数（α１、α２、α３）を記
憶出力する。

【００３２】この等化フィルタ（１４）に順次データ
（Ｄ１、Ｄ２、Ｄ３・・・）が入力された時（Ｔ_-1〜Ｔ
₄時）の、この等化フィルタ（１４）の出力（ｄ）は、
図４の如くなる。

【００３３】この図３の等化フィルタ（１４）と同じ作
用の等化フィルタ（１４）を図５に示す。

【００３４】図５において、（１８）は、入力信号とタ
ップ係数を掛ける乗算器である。（５８）は、このタッ
プ係数器からの出力とラッチ出力を加算する加算器であ
る。（６０）は、この加算器の出力をラッチし、前記ラ
ッチ出力を出力するラッチ回路である。（６２）は、タ
ップ係数器（１８）、加算器（５８）、ラッチ回路（６
０）よりなる演算回路である。この演算回路（６２）
（６２）（６２）を左からとする。

【００３５】（６４）は、３個の演算回路（６２）の出
力を順次選択出力する選択手段である。

【００３６】（２２）は、この等化フィルタ（１４）の
タップ係数（α１、α２、α３）が格納されたタップ係
数メモリである。（２２ａ）はタップ係数出力端子であ
る。

【００３７】（６８）は、巡回カウンタ手段である。こ
の巡回カウンタ手段（６８）は、タップ係数メモリ（２
２）のタップ係数（α１、α２、α３）を順次出力する
べく、前記複数のタップ係数の読み出す番号を設定する
データ（１、２、３、１、２、３・・・）を出力する。
また、この巡回カウンタ手段（６８）は、この読み出し
順に対応して、選択手段（６４）を制御する信号を線路
（Ｌ１）を介して出力する。さらに、この巡回カウンタ
手段（６８）は、前記読み出し順に対応して、複数のラ
ッチ回路（６０）を順次リセットする信号を線路（Ｌ
２）を介して出力する。

【００３８】（７０）は、前記出力されたタップ係数
を、複数のタップ係数器（１８）に係数として順次遅延
させて出力する遅延回路である。この遅延回路（７０）
は、２個のデータラッチ回路（７０’）よりなる。

【００３９】（７４）は、等化演算処理回路（図示せ
ず）からの書き替えるべきタップ係数の番号を示す指定
手段である。

【００４０】（７６）は、等化演算処理回路（図示せ
ず）からの前記書き替えるべきタップ係数の値を保持す
る保持手段である。

【００４１】図５の等化フィルタ（１４）に、順次デー
タ（Ｄ１、Ｄ２、Ｄ３・・・）が、入力された時の、こ
の等化フィルタ（１４）の各部は図６の如く動作する。

【００４２】ところで、この図５の回路では、指定手段
（７４）で指定された番号のタップ係数メモリ（２２）
のタップ係数を、保持手段（７６）の値に書き替える
が、このタップ係数の書き替え途中においては、タップ
係数の読み出しを一旦停止させなくてはならない。

【００４３】この点を考慮した本願の等化フィルタを図
１に示す。

【００４４】図１において、（７８）は、書き込み手段
を構成する一致検出回路である。この一致検出回路（７
８）は、巡回カウンタ手段（６８）からの番号と、前記
指定手段（７４）からの番号が一致したことを検出し
て、端子（７８ａ）（７８ｂ）より信号を出力する。こ
の端子（７８ａ）からの信号により、スイッチ（８０）
をＯＮ状態として保持手段（７６）からのデータ値を等
化フィルタ（１４）とタップ係数メモリ（２２）のデー
タ入出力端子（２２ｃ）に出力する。また、端子（７８
ｂ）からの信号が、タップ係数メモリ（２２）の書き込
み制御端子（２２ｂ）に入力され、タップ係数メモリ
（２２）は書き込みモードとなり、データ入出力端子
（２２ｃ）を出力モードより、入力モードに代える。

【００４５】タップ係数メモリ（２２）は、この書き込
みモード時、巡回カウンタ手段（６８）からの番号によ
り指定されたメモリ領域に、端子（２２ｃ）に印加され
たデータを記憶する。

【００４６】

【発明の効果】本発明によれば、タップ係数の前記乗算
器（１８）〜（１８）への供給を中止することなく、タ
ップ係数メモリ（２２）のタップ係数の書き替えが、可
能である。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための回路図であ
る。

【図２】従来の波形等化装置を説明するための図であ
る。

【図３】本発明の一実施例を説明するための第１の従来
例の回路図である。

【図４】図３の回路の動作を説明するための図である。

【図５】本発明の一実施例を説明するための第２の従来
例の回路図である。

【図６】図５の回路の動作を説明するための図である。

【符号の説明】

(１４) 等化フィルタ、(１８) 乗算器、(５８) 加算
器、(６０) 選択手段、(６２) 演算手段、(６４) 選
択手段、(Ｌ２) リセット手段、(２２) タップ係数メ
モリ、(６８) 巡回カウンタ手段、(７０) 遅延回路、
(７４) 保持手段、(７８) 書込手段（一致検出回
路）。

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｂ 3/04 Ｈ０４Ｂ 3/04 Ａ // Ｈ０４Ｎ 11/08 Ｈ０４Ｎ 11/08 11/24

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号にタップ係数を掛ける乗算器(1
   8)と、この乗算器(18)からの出力とラッチ出力を加算す
   る加算器(58)と、この加算器(58)の出力をラッチし前記
   ラッチ出力を出力するラッチ回路(60)と、を有する複数
   の演算回路(62)と、 この複数の演算回路(62)の出力を順次選択出力する選択
   手段(64)と、 この選択手段(64)の選択に関連して、前記複数の演算回
   路のラッチ回路(60)を順次リセットするリセット手段(L
   2)と、 複数のタップ係数が格納されるタップ係数メモリ(22)
   と、 このタップ係数メモリ(22)の前記複数のタップ係数を順
   次出力するべく、前記複数のタップ係数の読み出す番号
   を設定する巡回カウンタ手段(68)と、 前記出力されたタップ係数を、前記複数の演算回路の前
   記乗算器(18)に係数として順次遅延させて出力する遅延
   回路(70)と、 前記複数のタップ係数のうち、書き替えるべきタップ係
   数の番号を示す指定手段(74)と、 前記書き替えるべきタップ係数の値を保持する保持手段
   (76)と、 前記巡回カウンタ手段(68)からの番号と、前記指定手段
   (74)からの番号が一致したことを検出して、前記保持手
   段(76)の値を前記遅延回路(70)に出力するとともに、こ
   の保持手段(76)の値を前記タップ係数メモリ(22)に書き
   込む書込手段(78)と、 を備える波形等化装置。