CN101164116A - 具有存储阵列的电路和基准电平发生器电路 - Google Patents

Abstract

一种电路包括存储单元(10)的阵列。多个读出电路(20)连接到各个存储单元(10)的输出端(14)，用于比较相应一个存储单元(10)的输出信号与基准信号，以根据来自相应一个存储单元(10)的输出信号形成数据信号。基准发生器电路(24，26)根据总和形成基准信号，其中在所述总和中被寻址组的每个相应存储单元(10)贡献的成分是相应一个存储单元(10)的输出信号的函数。该成分对于基准信号之上超过饱和距离的输出信号值是相等的，并且该成分对于基准信号之下超过饱和距离的输出信号值是相等的。在单元中存储多电平数据的情况下，在基准电平之上和之下，从中间电平到饱和电平的距离彼此不同，其比率对应于已经编程为各个电平的单元的计数的比率。

Description

具有存储阵列的电路和基准电平发生器电路

技术领域

本发明涉及一种具有存储阵列的电路，以及在这样的存储阵列中读出单元的数据内容的方法。

背景技术

美国专利第6,222,762号公开了一种具有存储单元矩阵的半导体电路。提供读出电路，用于读出关于已经存储在存储单元中的数据值的信息。通常，每个读出电路比较来自存储单元的输出信号与基准信号，并输出用于表示输出信号电平是在基准信号电平之上还是之下的二进制信号。

最好是使基准电平适应电路中的状态。由于老化或温度改变，例如可以导致在输出信号中出现系统漂移。当基准电平适应此漂移时，能够更可靠地恢复数字数据。用于适应基准电平的传统解决方案是使用基准存储单元。在此情况下，可以通过使来自存储了预先确定的不同数据值的基准存储单元的输出信号平均化，或者通过使用具有“中间”数据值的单个基准存储单元来产生基准信号，其中“中间”数据值用于产生电平在针对不同数据值的输出信号电平之间的输出信号。

美国专利第6,222,762号公开了一种实施方式，其中使用A/D(模拟到数字)转换器从多个基准存储单元以及从多个普通存储单元读取输出信号。第一数据值被编程在第一组基准存储单元的每个单元中，第二数据值被编程在第二组基准存储单元的每个单元中。针对两个组的基准存储单元获得数字化的输出信号值。计算两个组中每组的数字化输出信号值的平均值，并用于选择基准电平，以用于识别来自普通存储单元的不同数据值的输出信号值。

对于存储了相同标称编程值的多个基准单元的使用具有能够消除随机变化影响的优点。使用越多的基准，就能够更好的消除这些影响。但是，不期望使用大量的对存储容量没有贡献的基准单元。

作为可选的方式，可以使用来自存储了数据的存储单元的输出信号，以选择基准电平。当然，在此情况下，不能对各个单元中的编程数据做出假设。但是如果存储了各自数据值的存储单元的数量是已知的，则不管哪些特定单元储存了这些数据值，能够通过平均存储单元的输出信号值来选择阈值电平。例如，如果已知在单元组中相同数量的存储单元分别存储了逻辑1和0数据值，则预期该组中单元的输出信号的平均值为逻辑1和0的输出信号电平的中间值，这样的平均值能够用作阈值电平。

但是，已经发现，这并不能始终获得令人满意的结果。已经发现存在一些存储单元由于失效而输出极限信号电平的统计学可能性，这影响了平均值用作基准电平的有效性。

发明内容

除了别的之外，本发明的目的是提供一种具有存储阵列的电路，其中更可靠地选择了基准电平。除了别的之外，本发明的目的是提供一种具有存储阵列的电路，其中能够使用多于两个数据值来编程一个存储单元，以及其中更可靠地选择了基准电平。

在权利要求1中描述了按照本发明的电路。使用将被读取数据的存储单元的输出信号的函数的总和来选择基准电平。通常，使用存储矩阵的基本上一整行的输出信号来计算此总和，但是可选地，也可以根据矩阵的一行的一部分输出信号来计算此总和。存储阵列是“方形的”(例如：1M比特存储器具有1000条字线和1000条位线)。使用基本上只针对距离基准电平在饱和距离内的输出信号值而改变的函数。函数使基准信号之上超过饱和距离的输出信号值的成分相等，并使基准信号之下超过饱和距离的输出信号值的成分相等。因此，输出信号中的极限变化不影响基准信号的选择。优选地，在可以区分基准信号的标称输出信号之间的至少一半的范围上，该函数基本上作为输出信号的函数线性地变化。这防止了在输出信号中围绕基准信号的小的变化对基准信号产生大的影响。

在一个实施例中，单元可编程为从L个不同逻辑电平中选择的电平，L是大于2的整数(例如，L＝4)。在此情况下，基准信号位于L个逻辑电平中一对两个相邻逻辑电平的标称输出信号之间。在此情况下，优选地确保对应于基准电平之下所有逻辑电平(可选地，除了相邻较低电平之外)的标称输出信号，对总和贡献基本上相同的成分。类似地，优选地确保对应于基准电平之上所有逻辑电平(可能地，除了相邻较高电平之外)的标称输出信号电平，对总和贡献基本上相同的成分。也就是说，当不同逻辑电平的标称输出信号电平为均匀间隔时，饱和距离最多是一对标称输出信号电平之间距离的一倍半，优选地基本上是此距离的一半。

通过对字进行寻址在逐字的基础上对存储器进行访问。通常一个字包括来自矩阵的基本上一整行的信息，但是可选地，每个字可以含有形成一行的可寻址片断的一组单元的信息，可寻址片断例如，基本上半行、四分之一行等。

优选地，存储器存储字，其中每个逻辑电平出现各自预定的次数，只有存储这些逻辑电平的单元在字中的位置是与数据相关的。在此情况下，对于位于相邻逻辑电平的标称输出信号之间的基准电平，预定的数量Nlow和Nhigh是已知的，分别是所存储的逻辑电平导致标称输出信号在基准电平之下和之上的单元的数量。在此情况下，优选地选择对总和的贡献，使得来自基准信号之上的输出信号的饱和成分Chigh与来自基准信号之下的输出信号的饱和成分Clow之间的比率Chigh/Clow基本上等于比率Nlow/Nhigh。即，对于不同的基准电平，优选地使用不同的比率。以此方式，能够选择不同的基准电平，而不在输出信号中产生极端的变化。

通常存储逻辑电平的单元的数量大约为N/L(N是一个字中单元的数量，例如N＝512或N＝2048)。在此情况下，用于确定基准电平以区分k个较低逻辑电平与L-k个较高逻辑电平的Chigh与Clow之间的比率基本上等于k/(L-k)。

优选地，反馈环路用于调整基准信号，使得对总和的贡献是输出信号与反馈基准电平之差的函数。以此方式，与使用基准电平的前馈选择作为输出信号的函数相比，能够处理较宽范围的输出信号偏移。优选地，反馈环路具有积分传递函数，因此能够使用相对简单的电路。积分传递函数确保将发现精确的正确基准电平。在另一个实施例中，积分传递函数实施“PID-控制器”(比例、积分、微分)，因此能够调整反馈环路的频率响应。PID控制器本身是已知的。

在一个实施例中，基准发生器电路包括饱和电路和求和电路，每个饱和电路具有连接到各自一条位线的输入端，求和电路具有连接到饱和电路的输入端，并用于对来自饱和电路的成分进行求和，以控制基准信号。以此方式，通过简单的电路实现了预期的行为。

优选地，至少部分的饱和电路中每个包括晶体管差分对，具有连接到电流源的源极。可以利用来自电流源的电流的大小和晶体管来实现饱和行为。优选地，求和电路包括电流减法电路，用于在与来自第二晶体管漏电极的第二电流成比例的电流中，减去与来自第一晶体管漏电极的第一电流成比例的电流，减法电路的输出端连接到读出电路，用于控制基准信号。在减法之前，可以对不同位线的电流求和。例如，可以使用电流镜，将镜像复制的第一电流提供到接收第二电流的节点。

在一个实施例中，设置减法电路，使得与第一电流成比例的电流和与第二电流成比例的电流之间的第一比率，不同于第一与第二电流之间的第二比率。以此方式，对于在基准信号之上和之下的输出信号实现不同的饱和电平。

在另一个实施例中，读出电路使用也用于产生基准电压的饱和电路。在此情况下，读出电路包括电流减法电路，用于在来自第二晶体管的漏电极的电流中，减去来自第一晶体管的漏电极的电流，减法电路的输出端连接到读出电路的数据输出端。

附图说明

将参考附图，使用非限制性示例，来描述本发明的这些以及其他目的和有利方面。

图1显示了电子电路；

图2显示了读出电路；

图3显示了基准发生器电路；

图4给出了净电流成分；

图5显示了组合的饱和电路和比较器；

图6a-6c给出了可选的净电流成分。

具体实施方式

图1显示了电子电路，包括存储矩阵10、寻址电路12、位线14、读出电路16、纠错电路18以及数据处理电路19。数据处理电路19具有连接到寻址电路12的地址输出端，寻址电路12具有连接到存储矩阵10中存储单元的行的选择线。在存储矩阵10各列中的存储单元的输出端连接到各自的位线14。尽管只清楚地显示了几条位线14，但是应当理解，实际中可以有大量的位线，例如512或2048条位线(或略微多几条位线，用于512或2048位的纠错)，连接到阵列10的单元。位线14连接到读出电路16，读出电路16具有连接到纠错电路18的输出端。纠错电路18具有连接到数据处理电路19的数据输出端。典型地，图1中的电路除了数据处理电路19之外的所有部分将实施在单个集成电路中。但是，在不背离本发明的情况下，例如纠错电路18可以实施在这样的集成电路的外部，或者数据处理电路19可以实施在这样的集成电路中。

图2显示了读出电路16。读出电路16包括比较器22的多个组20、饱和电路24和求和电路26，比较器22的每组20含有第一、第二和第三比较器22。比较器22的每组20分配给各自的一条位线14。在每组20中，每个比较器22的第一输入端连接到分配给组20的各自的一条位线14。位线14连接到饱和电路24的第一输入端。

饱和电路24和求和电路26形成基准发生器电路。饱和电路24具有连接到求和电路26输入端的输出端。为每条位线提供一组饱和电路，每个饱和电路连接到各自的一个求和电路。尽管显示了单个连接线，但是应当理解，每个饱和电路24可以具有其自己的到求和电路26的连接，或者可以利用使用一个或多个公共输入端的电流求和。尽管显示了局部化的求和电路26，但是应当理解每个求和电路26实际上可以是分布式电路，具有靠近各自一条位线14的部件。求和电路26具有分别与所有组20的第一、第二和第三比较器22的第二输入端连接的输出端。而且，每个求和电路26的输出端连接到将输出信号施加到该求和电路26的饱和电路24的第二输入端。

在操作中，数据处理电路19将地址施加到寻址电路12，寻址电路12针对存储矩阵10中单元的行产生选择信号。响应每个选择信号，所选行的单元向各自的一条位线14施加信号。读出电路16比较位线14中得到的信号与多个基准信号，并产生数字比较结果。纠错电路18使用比较结果来重建数字数据值，如果必要则进行纠错，并且将该数字数据提供至数据处理电路。可以使用任何类型的纠错。在一个实施例中，例如可以使用基于q元(q-ary)符号的纠错码(q＞2)，像ReedSolomon码，其中从相同的单元获得的多个位被放置在纠错码的符号中。这具有以下的优点，由于完全错误的单元导致的组合位错误不会降低纠错能力。当不能通过以下所述的平均化来确定基准电平时，也能够应用该纠错技术。

作为示例已经显示了一种电路，该电路通过将每个单元编程为四种可能电平之一，用于在每个存储单元存储两位。结果，任何位线14上的每个输出信号名义上呈现四个输出值之一。但是实际上，各个位线14的输出信号可以偏离标称电平，导致实际输出信号电平中的统计分布。读出电路16通过在比较器22中比较输出信号与多个基准电平，从而允许这样的分布。基准电平应当具有基本上位于相邻标称值对中间的值。

但是，由于温度改变、磨损等，导致标称值自身也能够改变。结果，在连接到其中已经存储了相同位的存储单元的位线14的输出信号的平均值中出现改变。为了补偿标称输出信号值中的变化，调整比较器22的基准电平。

通过求和电路26确定比较器22的基准电平。在捕捉比较结果用于由纠错电路18处理之前，调整用于比较的基准电平。

图3显示了基准发生器电路的实施例，基准发生器电路含有饱和电路24和求和电路26的组合。在此实施例中，每个饱和电路含有第一晶体管30和第二晶体管32，二者通过连接的源电极耦合成差分对。电流源电路34耦合在连接的源电极与地之间。第一晶体管30的栅电极连接到各自的一条位线14。第二晶体管32的栅电极从相关的求和电路26接收基准电压。所有饱和电路24的第一晶体管30的漏电极是互连的，并连接到求和电路26的第一输入端。类似地，所有饱和电路24的第二晶体管32的漏电极是互连的，并连接到求和电路26的第二输入端。

求和电路26含有第三和第四晶体管37、38以及电容39。连接第三和第四晶体管37、38形成电流镜电路，其输入端连接到饱和电路24的第一晶体管30的互连漏极，输出端连接到饱和电路24的第二晶体管32的互连漏极。电容39具有连接到电流镜输出端的第一端子和接地的第二端子。电流镜的输出端提供基准电压，并连接到饱和电路24的第二晶体管32的栅极。

为每个基准电压提供图3所示类型的各自电路组合。当使用四个逻辑电平时，例如使用三个基准电平，三个图3所示类型的电路提供基准电压。

尽管针对不同的基准电平使用相同类型的电路，但是这些电路关于第三和第四晶体管37、38之间的不平衡量彼此不同，也就是关于电流镜的增益彼此不同。当具有L个逻辑电平(例如，L＝4)，并且这些逻辑电平之间的基准电平被标记为k＝1…(L-1)(k越大，基准电压越高)时，则在求和电路26中第三和第四晶体管37、38的W/L比率之间，也就是在电流镜的输入与输出之间具有(L-k)∶k的比率。因此对于针对基准电平k的电路，电流镜的增益为k/(L-k)。

在操作中，位线14的电压与基准电压之间的电压差确定如何在第一和第二晶体管30、32上分布来自电流源电路34的电流I。当位线14的电压远高于基准电压时，基本上所有的电流I流过栅极连接到位线14的第一晶体管30。结果，kI/(L-k)的电流成分流到电容39。当位线14的电压远低于基准电压时，基本上所有的电流I流过栅极连接到基准电压的第二晶体管32。结果，I的电流成分流到电容39。因此，在用于产生第k个基准电压的电路中，电容39的净电流成分，取决于位线14的电压与基准电压之间的差，从-I变到kI/(L-k)。

在四个逻辑电平(三个基准电平)的情况下，例如，在用于最低基准电压的电路中，电流成分从-1变到1/3，在用于中间基准电压的电路中，电流成分从-1/2变到1/2，在用于最高基准电压的电路中，电流成分从-1/3变到1。

图4显示了在四个逻辑电平(L＝4)的情况下，作为位线电压与三个基准电平的基准电压之间的电压差函数的电容39的净电流成分。如图可见，高和低饱和值40、42是不同的。在电压差的转变范围内，净电流成分在最小到最大净电流之间的大半个差值上大约线性地改变。已经选择了该转变范围的宽度，使其大约等于相邻逻辑电平之间的差。转变范围的宽度取决于来自电流源30的电流I₀除以第一和第二晶体管30、32的跨导因数β。可以设置任一个，以提供预期的转变范围宽度。

对于图3的实施例，由于电容39，使得电路用作积分反馈环路，该积分反馈环路调整基准电压，使得电容39的净电流变为0。这在已经选择了存储矩阵10中的数据，使得L个逻辑电平每个基本上出现相同的次数(N/L次，其中N是位线14的数量)时，在相邻逻辑电平之间产生基准电平。在此情况下，对于基准电平k的电路，具有k*N/L条位线的逻辑电平低于基准电平k，(L-k)*N/L条位线的逻辑电平高于基准电平k。

电路调整基准电平，使得由具有较低逻辑电平的位线14导致的k*N/L个电流成分(最小为-I)以及由具有较高逻辑电平的位线14导致的(L-k)*N/L个电流成分(最大为k*I/(L-k))在电容39产生为零的净电流。应该注意，已经选择电流镜的增益，使得如果对于所有位线14将出现最大和最小电流成分，则产生零净电流0＝(L-k)*k*I/((L-k)-k*N*I)。但是实际中，基本上最大和最小成分只出现在逻辑电平与基准电平不相邻的位线。

选择转变范围的宽度的效果在于，当基准电压高于相邻的较高和较低逻辑电平之间的大约中间值时，由具有相邻较高逻辑电平的位线导致的电容39的净电流成分将下降，该电流成分下降将在电容39产生下降的基准电压。在相反的情况，当基准电压变得低于相邻的较高和较低逻辑电平之间的大约中间值时，由具有相邻较低逻辑电平的位线导致的电容39的净(负的)电流成分将下降，该电流成分下降将在电容39产生上升的基准电压。

当这些效果彼此补偿时，达到稳定的基准电压。应当注意，两个相邻逻辑电平之间的稳定的基准电压不必严格地为相邻逻辑电平的中间值。当电流镜的增益大于1时，稳定的基准电压将倾向于朝向较高的逻辑电平移动，反之亦然，当电流镜的增益小于1时，稳定的基准电压将倾向于朝向较低的逻辑电平移动。

优选地，使用大的第三和第四晶体管37、38，第三和第四晶体管37和38的W/L比率的量级大约是第一晶体管30的W/L比率的N倍(N是连接到第三晶体管37的第一晶体管的数量)。这防止在第三和第四晶体管37、38处的MOS饱和效应。作为替代，可以并行使用尺寸为第一晶体管30量级的N个第三晶体管。这同样适用于第四晶体管38。环路增益和速度取决于晶体管的尺寸以及电容39的电容值。优选地，根据预期的环路增益和速度来选择电容39的电容值。通常，电容值将与N成正比，因此当使用许多位线14选择基准电平时需要相当大的电容。

优选地通过与饱和电路类似的、使用晶体管差分对和电流源的电路来实现比较器22。在一个实施例中，比较器22与饱和电路24截然不同。

图5显示了其中饱和电路24和比较器22已经部分组合的实施例。在此实施例中，不同的饱和电路的第一和第二晶体管30、32的漏极不直接耦合。作为替代，为每条位线14提供第一和第二电流镜50、52，电流镜50、52的输入端连接到针对每条位线的第一和第二晶体管30、32的漏极。第一和第二电流镜50、52都具有两个输出端。第一电流镜的第一输出端用于产生基准电压，第二输出端用于逻辑电平的检测。

用于不同位线14的第一电流镜50的第一输出端共同连接到另一个第一电流镜54的输入端。用于不同位线14的第二电流镜52的第一输出端共同连接到另一个第一电流镜54的输出端，第一电流镜54的输出端连接到电容39用于产生基准电压。

用于不同位线14的各个第一电流镜50的第二输出端连接到另一个第二电流镜56各自的输入端。用于不同位线14的各个第二电流镜52的第二输出端连接到另一个第二电流镜56各自的输出端。各个第二电流镜52的输出端和各自的另一个第二电流镜56之间的连接58形成比较器的检测输出端。

当然，本发明不限于已经显示的电路。例如，即使使用单独的比较器22，也可以使用具有多个电流镜的类似于图5的结构来产生基准电压。在此实施例中，不需要与N成比例地选择在第一、第二和另一个电流镜中的输出晶体管的尺寸以及电容。作为替代，可以使用相对小的预定尺寸。类似地，可以使用多个第一、第二和另一个电流镜，其中第一和第二电流镜共享输入晶体管，但是具有单独的输出晶体管。在此情况下，可以耦合第二和另一个电流镜的连接的输出端，以便为不同的位线提供各自的基准电压。其中对不同位线14的电流进行求和的单个共享的电流级满足：自始至终不需要具有针对所有位线14的共享电路。

此外，尽管在实施例中通过由于源极电流限制而饱和的差分放大器来实现饱和行为，但是应当认识到，可以其他方式来实现饱和行为，例如使用具有非线性饱和负载电路的本质上为线性的差分对放大器。在此情况下，可以使用根据负载电路之间的电压差得出的电压来控制基准电压。也可以不同的方式实现饱和电平之间的不平衡，例如通过引入额外的晶体管，该晶体管的端子除了漏极之外连接到第一或第二晶体管30、32的对应端子，而漏极连接到电源。作为另一个可选方式，如果在线性差分放大器中使用饱和负载，则可以使用具有不同饱和电平的负载。

此外，尽管已经显示了具有积分反馈环路的实施例，但是应当意识到，也可以使用其他类型的反馈环路。例如，可以使用比例反馈环路，可以通过使用电阻性负载而不是电容39，或者通过连接第三和第四晶体管37、38作为电阻性负载来实现该比例反馈环路。在此情况下，可以在电阻性负载于基准电压的输出端之间连接一个或多个放大器电路，以实现预期的环路增益。

在另一个实施例中，可以使用前馈设置。除了在基准电压的输出端与第二晶体管32的栅极之间不提供连接之外，这样的前馈电路的实施例可以类似于反馈设置的电路。作为替代，在此情况下施加预定的预先估计的基准电压。在这样的前馈设置中，需要精确设计的增益，使得在位线电压远离基准电压时，每条位线14对基准电压的成分为：

(L-k)/(k*(L-k)*N)，如果Vbit＜＜Vref

k/(k*(L-k)*N)，如果Vbit＞＞Vref

与前馈设置相比，反馈环路设置的优点在于，转变范围随着基准电压的改变而变化，因此可以在较宽的范围调整基准电压。而且，不需要精确地确定增益。

应当意识到，本发明不限于具有图4所示饱和行为的电路。图6a-6c给出了可以使用的饱和行为的可选类型。

图6a给出了由位线电压导致的对总和的成分，作为位线电压与基准电压之差D的函数。在较高的截止点差之上以及在较低的截止点差之下，成分为零，并且在截止点之间与差D成正比。截止点分开大约为位线14的标称逻辑电平之间的距离的两倍，并以零差值为中心。例如，可以通过一对比较器和比例电路来实现这种类型的行为，这对比较器用于检测差值是否在截止点之下或之上，比例电路用于产生与差值成比例的输出，但是当差值低于较低截止点或高于较高截止点时，例如通过使用类似于图3所示的电路以及通过切断电流源34的电流，比较器强迫比例电路产生零输出。

图6b显示了由位线电压导致的对总和的成分。此处，当差值远离零时，成分也消失为零。在围绕零差值的中间范围中，出现非零成分。靠近零处，成分与差值D成正比，在靠近标称逻辑电平出现的位置到达极限，并且对于更大幅度的差值D则减小。例如可以利用根据差值D的幅度产生信号的检测电路来实现这种类型的行为，该检测电路控制电流源34，以使电流源30提供的电流对于较大的幅度而减小。

这种类型的电路借助于承载相邻逻辑电平的位线信号，忽略其他的位线，有效地确定了用于区分这些相邻逻辑电平的基准电压。这具有以下优点，这些相邻的逻辑电平具有相等的权重，因此产生了无偏基准电压。但是，已经发现，逻辑电平的分散能够在输出信号中产生不可预测的成分，使得差值接近成分减少的地方。通过图4所示类型的成分可有效地防止上述情况。此处，有效地消除了在基准电平之上和之下的非相邻逻辑电平的影响，因此不需要截止点。由于防止了基准电平被困于反馈环路中的局部最小值，因此也能够获得较宽范围的基准电平的初始值。结果，反馈环路中的电容器能够完全放电(就像在系统通电时他们的状态)，反馈环路自动地且一直使基准电平趋向于他们的适当值。

图6c显示了另一个可选方式，其中针对正负差值D的成分不同。已经选择了该成分，使得在位置64、66附近出现与最接近的饱和电平40、42基本相同的偏离，其中位置64、66对应于相邻的标称逻辑电平。即，该成分大约为：

Min+接近下一个较低逻辑电平的偏离(D)

Max-接近下一个较高逻辑电平的偏离(D)

因此，在这些靠近D＝0的位置之间需要交叉，即，位线电压等于基准电压，但是由于位线仅特别地输出接近基准电平的电压，因此该交叉的确切属性不会严重影响电路的操作。

应当意识到，本发明不限于已经给出的实施例。例如，尽管已经说明了其中提供各自的电路用于产生每个基准电压的实施例，但是应当意识到，作为替代也可以使用较小数量的电路。例如，如果可以依赖基准电压之间的距离是相等的，则提供用于根据位线信号确定两个基准电平的电路以及通过将获得的基准电压之间的距离加到获得的基准电压上来确定其他基准电平的电路就足够了。在此情况下，也能够使用求和电路，对来自饱和电路24的电流进行求和，并与反馈环路中相互不同的基准电平相比较，用于确定基准电压之间的距离。类似地，如果可以依赖于基准电压是围绕中间电平对称设置的，可以通过将距离加到此中间电平和/或从中间电平减去距离来确定基准电压，该中间电平已经根据中间电平的输出信号而确定。

此外，尽管已经给出了下列情况的示例，其中选择数据使得被一起寻址的存储单元以基本相等的频率存储各自的逻辑数据值，但是应当意识到，其他的实施例也是可能的，其他实施例中使用具有逻辑电平k的单元的其他预定频率f_k。在此情况下，在图3所示的实施例中，优选地修改饱和电平，使得针对基准电压k的饱和函数的较高电平与较低电平的比率，等于具有k之上电平的逻辑电平的频率之和与具有k之下电平的逻辑电平的频率之和的比率。

此外，尽管已经给出了每个单元存储四个电平之一的情况的实施例，但是应当意识到，也可以使用较大数量或较小数量的逻辑电平。在一个极端情况，可以使用两个逻辑电平(二进制数据)。在此情况下，饱和函数确保了偏离标称电平的位线信号不会严重扰乱所选的基准电压。

此外，尽管已经说明了其中读出电路的输入信号和输出信号都是电压的实施例，但是应当理解，作为替代，可以使用电流作为输入信号和/或输出信号。例如，饱和电流放大电路本身就是已知的，并且能够用于替代第一和第二晶体管的组合。

此外，尽管已经显示了其中输出信号同时与不同的基准电压进行比较的实施例，但是在可选的实施例中，输出信号连续地与不同的基准电压进行比较。在此情况下，可以针对不同的基准电压使用相同的比较器/饱和/求和电路，但是在饱和电路的情况下，应当实施可切换的不平衡，例如通过在第三和第四晶体管37、38形成的电流镜中并联使用多个晶体管来实施，使得能够根据确定的一个基准电压来启用或禁止这些并联晶体管中所选的一个。

优选地，能够一起寻址的每组(例如，行)单元含有满足相同预定约束的数据，这些约束是关于该组中存储各逻辑电平的单元计数方面的。优选地，约束也要求所有逻辑电平的计数相等。但是，本发明不限于此特定类型的约束。例如，替代精确相等的计数，可以使用对计数更宽松的要求，只要其仍然能够根据编程的信号重建基准电平即可。如果计数满足该条件，则应当说他们基本上满足了要求。此外，这些要求对于不同的基准电平可能需要不同的计数。如上所示，在此情况下应当修改饱和电平。而且，对于不同的地址甚至可以使用不同的要求。在此情况下，优选地根据地址或其他信息(例如，作为已经读取或写入数据的次数的函数)修改饱和电平之间的不平衡。

此外，尽管已经说明了其中针对每个被寻址的字连续地确定基准电压的实施例，但是应当意识到，作为可选方式，也能够增加取样和保持电路，例如在从连续地址读取之间的转变间隔期间，或者甚至在从一个或多个地址读取期间，当存储矩阵对于之前的地址产生输出信号时，在已经捕获了基准电压之后，取样和保持电路用于保持固定的阈值电压。

此外，尽管优选地在总和中使用来自所有同时寻址的单元(通常是存储矩阵行中的所有单元)的成分以形成基准电压，但是可选地，如果这些单元中存储了各逻辑电平的单元的数量满足预定的约束，也可以仅使用被寻址单元的一部分。

Claims (17)

1.一种具有存储阵列的电路，包括：

存储单元(10)的阵列，每个单元具有用于产生输出信号的输出端(14)；

多个读出电路(20)，每个读出电路至少连接到存储单元(10)的可共同寻址组中相应一个存储单元(10)的输出端(14)，用于比较相应一个存储单元(10)的输出信号与基准信号，以根据来自相应一个存储单元(10)的输出信号形成数据信号；

基准发生器电路(24，26)，其输入端连接到存储单元(10)的输出端(14)，并设置用于根据总和形成基准信号，其中在所述总和中被寻址组中每个相应存储单元(10)均贡献成分，所述成分是相应一个存储单元(10)的输出信号的函数，所述基准发生器实现该函数，使得所述成分对于基准信号之上超过饱和距离的输出信号值是相等的，并使得所述成分对于基准信号之下超过饱和距离的输出信号值是相等的。

2.如权利要求1所述的电路，其中，存储单元(10)可编程为从L个不同逻辑电平中选择的电平，L是大于2的整数，基准信号位于一对相邻逻辑电平的标称输出信号之间，设置基准发生器电路(24、26)，使得至少除了相邻逻辑电平之外的逻辑电平的标称输出信号距离基准信号大于所述饱和距离。

3.如权利要求2所述的电路，其中，设置基准发生器电路(24、26)，使得在相邻逻辑电平的标称输出信号之间的至少一半的范围上，所述函数实质上作为输出信号的函数线性地变化。

4.如权利要求1所述的电路，其中，设置基准发生器电路(24、26)，使得对于在基准信号之上超过饱和距离的输出信号值的成分等于第一电平，并使得对于在基准信号之下超过饱和距离的输出信号值的成分等于第二电平，第一和第二电平位于标称电平的彼此相对侧，所述标称电平对应于输出信号等于基准信号时出现的函数值，在标称电平分别到第一和第二电平的距离之间存在不等于1的比率。

5.如权利要求4所述的电路，其中，单元可编程为从L个不同逻辑电平中选择的电平，L是大于2的整数，基准信号位于k个较低逻辑电平与L-k个较高逻辑电平的标称输出信号之间，第一和第二距离之间的比率实质上等于k/(L-k)。

6.如权利要求4所述的电路，其中，存储单元(10)的内容被编程为从L个不同逻辑电平中选择的电平，L是大于2的整数，基准信号位于k个较低逻辑电平与L-k个较高逻辑电平的标称输出信号之间，在每组可共同寻址的存储单元(10)中第一计数的存储单元(10)被编程为k个较低电平中的电平，在每组可共同寻址的单元中第二计数的存储单元(10)被编程为L-k个较高电平中的电平，第一与第二距离之间的比率实质上等于第一计数除以第二计数。

7.如权利要求4所述的电路，其中，设置读出电路(20)用于比较被寻址组中每个相应存储单元(10)的输出信号与多个基准信号，以形成用于表示在相应一个单元中已经检测到至少三个逻辑电平之一的结果数据信号，并且设置基准发生器电路(24、26)，以根据多个总和形成多个基准信号，地址组的每个相应存储单元(10)对各自的总和贡献各自的成分，其中所述成分是输出信号的各自的函数，所述比率对于不同基准电平的函数是不同的。

8.如权利要求1所述的电路，其中，设置基准发生器电路(24、26)，以形成作为相应一个存储单元(20)的输出信号与基准信号之差的函数的成分，基准发生器电路(24、26)包括反馈环路，用于将基准信号调整到一个值，使得总和实质上呈现出预定的值。

9.如权利要求8所述的电路，其中，反馈环路具有积分传递函数。

10.如权利要求1所述的电路，包括：

连接到存储单元(10)的列的位线(10)；

饱和电路(24)，每个饱和电路具有连接到相应一条位线(14)的输入端，饱和电路被设置为按照所述函数输出取决于输出信号的成分信号；

求和电路(26)，具有连接到饱和电路(24)并用于接收所述成分的输入端，以及连接到读出电路(20)、用于控制基准信号的输出端。

11.如权利要求10所述的电路，其中，至少部分的饱和电路(24)中每个包括电流源(34)以及第一和第二晶体管(30、32)，第一和第二晶体管(30、32)都具有连接到电流源(34)的源电极，以及连接到求和电路的漏电极，第一晶体管(30)具有连接到位线(14)的栅电极，第二晶体管(32)具有连接用于接收公共信号值的栅电极，该公共信号值对相同基准电平的所有饱和电路是公用的。

12.如权利要求11所述的电路，其中，公共信号值对应于基准信号。

13.如权利要求12所述的电路，其中，求和电路包括电流减法电路(37、38)，用于在与来自第二晶体管(32)漏电极的第二电流成比例的电流中，减去与来自第一晶体管(30)漏电极的第一电流成比例的电流，减法电路的输出端连接到读出电路(20)，用于控制基准信号。

14.如权利要求13所述的电路，其中，设置减法电路(37、38)，使得与第一电流成比例的电流和与第二电流成比例的电流之间的第一比率，不同于第一与第二电流之间的第二比率。

15.如权利要求13所述的电路，其中，该电路用于存储从单元中L个可用逻辑电平中选择的逻辑电平，第一与第二因数之间的比率是k/(L-k)，其中k是0与L之间的整数。

16.如权利要求10所述的电路，其中，读出电路包括饱和电路(30、32、34)，读出电路包括电流减法电路(50、52、56)，用于在由来自第二晶体管(32)漏电极的电流确定的第二电流中，减去由来自第一晶体管(30)漏电极的电流确定的第一电流，减法电路的输出端连接到读出电路的数据输出端。

17.一种从存储矩阵(10)读取数据的方法，该方法包括：

从矩阵(10)中寻址一组存储单元；

比较来自被寻址组的单元的输出信号与基准信号；

根据所述比较的结果，形成数字数据信号；

形成成分的总和，每个成分是该组单元中相应一个单元的输出信号的函数，所述函数使得所述成分对于基准信号之上超过饱和距离的输出信号值是相等的，并使得所述成分对于基准信号之下超过饱和距离的输出信号值是相等的；

在所述总和的控制下选择基准信号。

Images