KR101470621B1 - 셀 모집단 분포 보조 판독 마지닝을 갖는 메모리 - Google Patents

Abstract

저장된 상태들의 분포가 저하될 때, 자신의 저장 소자들의 데이터 콘텐츠를 추출하기 위한 기법을 이용한 메모리가 제공된다. 저장된 상태들의 분포가 저하되면, 메모리 셀들의 제 2 평가들이 수정된 판독 조건들을 이용하여 수행된다. 이들 보조 평가들의 결과에 기초하여, 메모리 디바이스는 저장된 데이터를 가장 잘 결정하기 위한 판독 조건들을 결정한다.

데이터 상태, 메모리 셀, 메모리 디바이스, 제 1 기준 조건, 제 2 기준 조건, 판독 조건

Description

셀 모집단 분포 보조 판독 마지닝을 갖는 메모리{MEMORY WITH CELL POPULATION DISTRIBUTION ASSISTED READ MARGINING}

본 발명은, 일반적으로 비휘발성 및 이와 다른 메모리 디바이스들의 데이터 콘텐츠를 판독하는 것에 관한 것이고, 보다 구체적으로는 저하된 분포의 콘텐츠를 보다 정확하게 판독하기 위해 메모리 셀 모집단의 프로그램 레벨 분포에 대한 정보를 이용하는 것에 관한 것이다.

플래시 및 이와 다른 메모리 디바이스는 보다 작은 구조로 바뀌기 때문에, 데이터 저장의 견고성에 부정적인 영향을 미치는 많은 현상의 영향이 증가한다. 이러한 인자에는 오버-프로그래밍, 판독과 프로그램 방해 및 데이터 유지 문제가 포함된다. 이러한 문제들은, 셀당 다수의 상태가 증가하고 저장된 임계 전압들의 동작 윈도우가 수축되기 때문에 흔히 더욱 악화된다. 이러한 인자들은 일반적으로 디자인 내에서 이루어질 수 있는 여러 트레이드오프(tradeodd)를 통해 메모리 디바이스의 디자인 단계에서 설명된다. 이들 트레이드오프는 이들 인자들의 하나 또는 이와 다른 인자의 영향을 증가 또는 감소시킬 수 있고/있거나 성능, 내구성, 신뢰성 등에 대한 이들 인자 중 일부를 트레이드오프할 수 있다. 메모리 디자인 내 트레이드오프 외에, 제품-레벨 스펙을 달성하기 위해 필요한 경우 이들 현상을 보상하기 위해 포함될 수 있는 다수의 시스템-레벨 메카니즘이 존재한다. 이들 시스템 메카니즘은 ECC, 웨어-레벨링, 데이터 리프레시(또는 "스크럽(Scrub)"), 그리고 미합중국 특허 제 7,012,835호, 제 6,151,246호, 및 특히 제 5,657,332호에 기술되는 것과 같은 판독 마지닝{또는 "히로익 복구(Heroic Recovery)"}을 포함한다.

상기 현상은 일반적으로 프로그래밍, 연속적인 메모리 동작들, 또는 오버 타임 동안 셀 전압 임계치들의 분포에 영향을 끼치며, 이들은 일반적으로 2진 메모리 저장과 관련있는 멀티-상태 메모리 저장에 보다 큰 영향을 끼친다. 영향은 전형적으로 셀들의 모집단 내에서 소정의 메모리 상태의 전압 임계치 레벨들을 확산시키고, 몇몇 경우들에 있어서, 그들 셀들에 대한 데이터 비트들이 잘못되는 경우에 이들이 정상 판독 조건들 하에서 잘못된 상태에서 판독하도록 셀 임계치 레벨들을 시프트한다. 보다 작은 구조를 갖는 메모리들이 저장 제품들 내에 집적됨에 따라, 예상된 메모리 현상을 극복하기 위해 요구된 메모리-레벨 트레이트오프들이 요구된 제품-레벨 스펙을 달성하기 어렵도록 만들 것이 예상된다. 결론적으로, 이들 디바이스들에 대한 개선이 요구될 것이다.

본 발명은, 자신의 데이터 콘텐츠를 결정하는 메모리 디바이스와 방법을 제공한다. 디바이스의 메모리 셀들은 제 1 기준 조건과 복수의 제 2 기준 조건들들에서 평가된다. 제 1 기준 조건과 제 2 기준 조건들에서 평가된 메모리 셀들의 개수를 비교하는 단계에 기초하여, 메모리 디바이스는 복수의 기준 조건들에서 평가된 메모리 셀들의 개수의 변화율에 기초하여 데이터 상태를 위한 판독 조건을 설정한다.

몇몇 실시예에서, 복수의 제 2 판독 조건들을 이용한 메모리 셀들의 평가들은 표준 판독 조건들을 이용한 평가가 수용할 수 없는 에러의 레벨을 갖는다는 판단에 응답하여 수행된다. 메모리 셀들의 프로그램된 상태 모집단들의 분포에 대한 정보는 표준 판독 조건들과 복수의 판독 조건들을 이용한 평가들의 결과들에 기초하여 추출된다. 표준 판독 조건들과 다른 수정된 판독 조건들은 프로그램된 상태 모집단들의 분포에 대한 정보에 기초하여 이들의 데이터 콘텐츠를 결정하기 위해 메모리 셀들을 평가하기 위해 결정된다.

본 발명의 추가 실시예, 장점 및 특징은, 본 발명의 예시적인 예들의 이어지는 상세한 설명에 포함된다. 본 명세서에 인용된 모든 특허들, 특허 출원들, 논문들, 교재들, 스펙들, 다른 간행물들, 문서들 및 아이템들은 모든 목적들을 위해 전체로서 참조에 의해 본 명세서에 포함된다. 포함된 간행물들, 문서들 또는 물건들과 본 명세의 문장 간의 용어의 정의 또는 사용에 있어서 어떠한 불일치 또는 충돌의 경우, 본 명세서의 용어의 정의 또는 사용이 우선할 것이다.

본 발명은 첨부 도면들과 함께 다음의 상세한 설명에 대한 참조에 의해 가장 잘 이해될 것이다.

도 1은 프로그램된 메모리 상태들의 저하된 분포의 예를 도시하는 도면.

도 2는 본 발명의 실시예를 예시하는 흐름도.

본 발명은 메모리 시스템의 데이터 콘텐츠를 판독하는 것에 관한 것이다. 메 모리 셀당 2진 또는 멀티-상태 형태로 저장되는지 데이터가 메모리에 프로그램될 때, 소정의 상태로 프로그램된 개별적인 셀들의 모집단은 각각의 저장 상태들에 대응하는 파라미터의 원하는 값들 주위에 분포들을 형성할 것이다. 예를 들어, 플래시 메모리의 경우에 있어서, 자신의 임계 전압은 특별한 데이터 상태의 특성을 나타낸다. 데이터 상태가 2V의 임계 전압에 대응하면, 이러한 상태로 프로그램된 셀들은 정확히 2.0V에서 완전히 종료되지 않을 것이며, 그러한 상태를 위한 대응하는 프로그램 입증을 통상적으로 초과하는 분포에 걸쳐 확산될 것이다. 프로그래밍시 데이터 상태들에 대응하는 분포들이 잘 정의되고 명백히 분리될 수 있다고 하더라도, 시간 및 동작 히스토리에 걸쳐 분포들이 확산될 수 있다. 이러한 저하는 다른 조건으로부터의 상태를 구분하기 위해 사용되는 판독 조건들이 더 이상 임계값이 너무 멀리 시프트된 셀의 상태를 정확히 판독할 수 없음에 따라서 데이터의 오판독을 초래할 수 있다.

배경기술 부분에서 논의한 바와 같이, 메모리 디바이스들의 크기가 작아지고, 보다 낮은 동작 전압들을 이용하며, 메모리 셀당 보다 많은 상태들을 저장함에 따라서, 데이터 저장의 견고성에 부정적으로 영향을 끼치는 다양한 현상의 영향력이 증가한다. 이들 인자들은 소정의 메모리 기술들과 연관된 오버-프로그래밍, 판독 및 프로그램 디스터브, 데이터 패턴/히스토리 영향들과 데이터 유지 문제를 포함한다. 이들 인자들은 일반적으로 디자인 내에서 이루어질 수 있는 다양한 트레이드오프들을 통해 메모리 디바이스들의 디자인 단계에서 설명되며, 이들 트레이드오프들은 이들 인자들의 하나 또는 이와 다른 인자의 영향을 증가 또는 감소시킬 수 있고/있거나 성능, 내구성, 신뢰성 등에 대한 이들 인자 중 일부를 트레이드오프할 수 있다. 소정의 메모리 디자인에 주어진 트레이드오프 외에, 제품-레벨 스펙들을 달성하는데 필요한 이러한 현상에 대한 보상을 위해 디자인될 수 있는 많은 시스템-레벨 메카니즘들이 존재한다. 이들 시스템 메카니즘들은 에러 정정 코드(ECC), 웨어-레벨링(wear-leveling), 데이터 리프레시(또는 "스크러빙"), 그리고 판독 마지닝(read margining)(또는 "히로익 복구")을 포함한다.

적절한 구조들과 더불어 이러한 이전 방법들은, 미합중국 특허 제 5,657,332호에 기술되어 있고, 이 특허는 본 명세서에 완전히 포함되고 많은 부분들에서 참조되며, 본 발명의 다양한 실시예들이 포함될 수 있는 회로와 다른 메모리 디바이스 소자들의 기반 실시예들로서 고려될 수 있다. 특정한 메모리 배열 실시예에 대한 참조가 필요할 때, 메모리의 예시적인 실시예는 미합중국 특허 제 5,570,315호, 제 5,903,495호, 및 제 6,046,935호에 기술된 것과 같은 NAND 타입 플래시 메모리를 고려할 수 있다.

분포에 영향을 미치는 여러 현상은, 일반적으로 프로그래밍 동안, 연속적인 메모리 동작들 동안 또는 많은 시간 동안 셀 분포에 영향을 미치고, 이들은 일반적으로 2진 메모리 저장에 대해 멀티-상태 메모리 저장에 보다 많은 영향을 미친다. 영향은 전형적으로 셀들의 모집단 내에서 소정의 메모리 상태의 전압 임계치 레벨들을 확산시키고, 어떤 경우에는, 이러한 셀에 대한 데이터 비트들이 잘못되는 경우에 이들이 정상 판독 조건에서 잘못된 상태에서 판독하도록 셀 임계치 레벨들을 시프트한다.

전형적인 상황이 도 1에 개략적으로 예시되어 있다. 도 1은 2개의 서로 대응하는 두 개의 데이터 상태인 A와 B에 대해, 서로 다른 메모리 상태 임계 전압 분포인 D_A와 D_B를 각각 정의하는 메모리 저장 유닛의 분포 대 파라미터 V_th를 도시한다. 보다 구체적으로 예를 들면, 이들은 플래시 메모리의 셀들을 위한 데이터 상태로 간주될 수 있으며, 파라미터는 임계 전압이다. 2개의 상태인 A와 B에 대한 분포가 도시된다. 이들은 2진 메모리의 경우에 유일한 상태이거나 멀티-상태 메모리의 2개의 인접한 상태일 수 있다. 이들 상태들이 초기에 프로그램될 때, 이들의 연관된 임계 전압 레벨들은 입증 레벨들의 세트에 기초하며, 소정의 데이터 상태의 모든 셀들은 이들의 임계 전압 레벨들이 대응하는 입증 레벨을 초과할 때까지 프로그램된다. A 상태와 B 상태에 대한 이러한 초기 포스트-프로그래밍 분포는 D_A와 D_B로 도시되고, 사용된 해당 입증 포인트 V_Aver와 V_Bver로 도시된다. 본 발명의 메모리 예에서 소정의 셀의 프로그래밍은 보다 낮은 전압 임계 레벨들에서 보다 높은 레벨들로 진행하며, 성공적으로 입증되면 정상 종료되어, 소정 상태의 성공적으로 프로그램된 셀은 입증 레벨 위에 일반적으로 있고, 그 최대는 일반적으로 소정의 프로그래밍 펄스로부터 일어나는 운동량으로 일반적으로 결정된다. 몇몇 셀들이 메인스트림 셀 모집단에 비해 비교적 빨리 프로그램되고, 너무 빨리 프로그램된 셀들을 위해 전형적으로 만들어진 설비가 존재하지 않기 때문에, 이것은 임계 전압 분포의 보다 높은 끝단의 테일을 야기할 수 있다. 다양한 프로그래밍 기법들인 분포들의 빽빽함을 개선하기 위해 알려져 있으며, 이중 일부는 미합중국 특허 제 6,738,289호, 제 6,621,742호, 및 제 6,522,580호에 기술된다.

이러한 메모리의 데이터 콘텐츠를 판독하기 위해, 비록 전형적으로 판독 포인트가 다소 덜 프로그램된(보다 낮은 전압) 방향으로 시프트되어 약간의 안전 마진을 제공하더라도, 입증 포인트들은 판독 비교 포인트들로서 사용될 수 있다. 예를 들어, 도 1에서, 포인트 V_Br0는 A 상태와 B 상태를 구분하기 위해 정상적인 판독 포인트로서 사용될 수 있다 (멀티-상태 메모리의 경우에, 실제로 상태 A와 모든 보다 낮은 상태들과, 상태 B와 보다 높은 상태들을 구분할 것이며, 다양한 멀티-상태들을 해결하기 위한 기법들은 종래 기술과 유사하다). 전술한 다양한 메카니즘들로 인해, 분포들 D_A와 D_B는 분포들 D'_A와 D'_B로 개략적으로 도시된 바와 같이 저하되려는 경향이 있다. V_Bver 보다 다소 낮게 V_Br0를 배치함으로써, 저하를 위한 약간의 허용이 이루어지지만, 너무 많은 셀들이 V_Br0 미만으로 드리프트하면, ECC의 용량이 압도되고, 시스템은 대응 데이터 콘텐츠를 성공적으로 추출할 수 없다. 물론, V_Br0는 좌측의 더 낮은 전압 레벨("히로익 복구")로 더 이동할 수 있지만, 결국 이러한 시프트된 판독들은 B 상태로 오판독될 A 상태에 적절히 속하는 너무 많은 셀을 생성할 것이다. 또한, 데이터 기록에 이어, A 상태 중 일부는 A 분포가 상기 리스트된 메카니즘들을 통해 저하되어, 상황을 더욱더 악화시킴에 따라서 업워드를 가능하게 시프트할 수 있다 (이하 논의된 바와 같이, 논의가 비교 포인트의 변화와 관련하여 제공된다 하더라도, 판독되고 있는 셀에 대한 바이어스 레벨들을 변경하지만 동일 한 비교 포인트를 유지하는 것이 동일한 목적을 대안적으로 달성할 수 있다).

저장 제품에 밀도가 더 큰 메모리가 합쳐지면, 예상된 메모리 현상을 극복하는데 필요한 메모리-레벨 트레이드오프가, 요구된 제품-레벨 스펙들을 달성하기 더 어렵게 할 것으로 예상된다. 이러한 제품에 이익을 제공할 것으로 예상된 시스템-레벨 메카니즘 중 하나는, "히로익 복구"로 지칭된 판독 재시도 동안 판독 마지닝의 다음 타입이고, 이는 명목상 판독 조건하에서 정정 불가능한 ECC 에러의 검출에 사용된다. 히로익 복구는 정상 조건하의 잘못된 상태에서 그들의 적절한 상태를 판독하는 셀들을 회복하기 위한 시도에서 시프트된 판독 바이어스 조건들 또는 시프트된 비교 포인트들 하에서 재시도 동안 데이터를 재판독하는 단계, 상태들 간의 차별점들을 실질적으로 변경하는 단계로 구성된다. 히로익 복구는 제품들에 최상의 이익을 제공하기 위해 극복되어야 할 필요가 있는 몇 가지 결점을 갖는다. 저장 시스템이 잘못된 비트들을 검출하기 위해 ECC에 의존하고, 어느 방향 셀들이 시프트될지에 대한 독립적인 표시(각각의 상태에서 예상된 셀들의 카운트와 같은)가 없기 때문에, 시스템이 잘못된 상태에서 셀이 실제 시프트된 실제 방향을 알 수 있는 방법이 존재하지 않는다. 바이어스 조건들은 일반적으로 시프팅 현상의 예상된 영향에 기초하여 디자인된 사전 결정된 시퀀스를 따르고, 시프팅 현상은 보다 프로그램되거나 보다 삭제된 상태를 향할 수 있다. 셀들에 의해 경험된 시프트의 실제 방향은 많은 독립적인 영향이 존재한다는 사실로 인한 기대들에 대한 카운터일 수 있다. 보호 수단이 없는 경우, 판독 조건들의 바이어싱이 충분한 수의 셀들이 ECC 용량을 압도하도록 잘못된 상태들에서 판독되도록 야기할 수 있다. 일단 압도되면, ECC 알고리즘은 ECC 에러를 검출하는데 실패(오검출)하거나, 데이터 비트들의 세트를 잘못되게 "정정"(오정정)하는데 실패할 수 있으며, 어느 경우에나 잘못된 데이터가 양호한 데이터로 통과되도록 한다.

여러 해결책들이 히로익 복구 메카니즘의 견고성을 개선하기 위해 사용될 수 있다. 이들 해결책 중 하나는, 미합중국 특허 제 5,172,338호, 제 6,222,762호, 제 6,538,922호에 기술된 것과 같이 참조 또는 트래킹 셀들의 이용이다. 이러한 배치에서, 다수의 셀들이 알려진(즉, 참조) 상태들로 프로그램된다. 판독 재시도 동안, 이들 셀들은 미세한 입도를 판독할 수 있으며, 이들의 분포는 메인 셀 모집단을 추정하기 위해 사용된다. 이러한 방법에서, 명목상으로부터 과도한 시프트가 검출되고, 다음으로 정보는 히로익 복구 바이어스 조건을 가이드하기 위해 사용된다. 이러한 방법은 추가 셀이 필요한 단점을 갖고, 이것은 각각의 플래시 메모리 금형에 비용을 더한다. 또한, 실제 트래킹 셀 모집단이 메인 모집단보다 훨씬 더 작기 때문에, 이들의 통계는 충분한 정확도를 갖는 모집단 시프트들을 반영할 수 없다. 그렇지만, 주목해야 할 것은 트래킹 셀들이 이들이 제공하는 장점들을 위해 본 발명과 함께 활용될 수 있다는 것이다.

또 다른 해결책은, 실패 가능성을 최소화시키는 것이다. 예를 들어, 각각의 판독 재시도의 반복 동안 활용된 바이어스 조건들과 ECC 정정 능력들의 시퀀스가 ECC 오검출 또는 오정정의 가능성을 최소화하도록 디자인될 수 있다. 그러나 이러한 방법은 긴 재시도 시퀀스를 유도할 수 있는데, 이는 전형적으로 시스템이 1차적으로 가장 안전한 조합들을 시도하고, 보다 이르고, 안전한 재시도가 소진된 후에 만 가장 위험한 보다 강력한 조합들을 시도하기 때문이다. 이것은 종종 견고한 솔루션이 아니며, 보호수단과 함께 사용되는 것이 최선이다.

본 발명의 한 가지 양상에 따라, 저장 시스템은 히로익 복구 재시도가 잘못된 방향으로 판독되는 바이어스를 피하기 위해 보호수단으로서 메인 셀 모집단 자체의 지식을 이용한다. 기본적인 실시예에서, 구현은 극복될 예상 방해 메카니즘이 보다 삭제된 상태들 방향으로 셀들을 보다 자주 시프트할 것이라는 사실에 의존하므로, 히로익 복구 바이어스는 항상 보다 삭제된 상태들의 방향에 존재할 것이다. 명목상의 판독 동안 수정 불가능한 ECC 에러 검출시, 시스템은 삭제된 상태들의 방향에서 작은 바이어스 증가들에서 바이어스된 조건하에서 다수의 판독들을 수행하고, 각 단계에서 각각의 상태로 다수의 셀들을 카운트할 것이다. 다음으로, 시스템은 상태들을 변경하고, 각각의 단계에 의해 기울기 또는 변화율을 결정하는 다수의 셀들을 비교할 것이다. 하나의 모집단에서 다음 모집단으로 시프트하는 셀의 속도가 각각의 단계에 의해 증가하는 것으로 측정되면, 셀 모집단을 관통(예를 들어, V_Br이 음으로 너무 멀리 시프트될 때 도 1에서 모집단 A를 관통)할 것이라는 구분 포인트가 이해될 것이며, 이 경우 시스템은 히로익 복구를 호출하지 않을 것이다.

추가 보호수단으로서, 시스템은 프로그램된 상태들의 방향으로 바이어스된 조건들하에서 다수의 판독들을 수행할 수 있으며, 하나의 모집단에서 다음 모집단으로 시프트하는 셀들의 속도가 감소되고 있다고 결정되면, 시스템은 히로익 복구를 호출하지 않을 것이다. 히로익 복구는 모든 셀 카운트-기반 조건들이 적절하다 는 것을 표시할 때에만 호출될 것이다. 이러한 데이터의 확장은 셀 모집단들의 변화율을 이용하여 히로익 복구 동안 바이어스의 양을 가이드 또는 제한하기 위한 것이다.

이들 개념들은 도 1에 예시될 수 있다. 상태들 A와 B의 저하된 분포들은 분포들 D'_A와 D'_B의 점선으로 개략 도시되고, 상당한 확산, 특히 덜 프로그램된(보다 낮은 임계 전압) 조건으로의 확산을 도시한다. 목적은 기존의 에러의 악화의 최소 리스크로 B 상태를 최적으로 판독하기 위해 바이어스 조건들 또는 비교 포인트들을 결정하기 위함이다. 주 논의는 예시를 간단히 하기 위해 비교 포인트에 대한 전압 변화와 관련하여 주어지며, 이 경우 문제는 데이터 추출을 위해 사용될 최적의 비교 전압이 무엇인지 결정하는 것이다.

도 1에 도시된 바와 같이, D'_B의 공평한 양이 명목상 판독 조건인 V_Br0 아래로 시프트된다. 에러 수가 ECC를 압도할 만큼 크지 않다면, 데이터는 이러한 표준에 기초하여 추출될 수 있다. 정상적인 판독이 성공적이지 못하면, 히로익 조치가 취해질 수 있다. 다수의 제 2 판독 포인트들, 본 발명의 예에 있어서 히로익 판독들과 연관된 혁신적으로 보다 낮은 전압들에서 3개의 레벨인 V_Br1, V_Br2, V_Br3이 도시된다. 이들 각각은 보다 낮은 전압들로 시프트되는 B 상태 셀들을 혁신적으로 정확히 검출할 것이다. 그러나 소정의 포인트 외에, 이들 오프셋 판독들은 A 상태 분포의 상단에서 이상치(outliers)를 선택하기 시작할 것이다. 도면에 도시된 바와 같이, V_Br2에서 보다 낮은 판독 포인트는 여전히 D'_B의 하부에 계속해서 주로 국한되는 반면, V_Br3에 의해 D'_A를 관통하기 시작했다 {상세히 도시된 바와 같이, 카운트된 다수의 상태들은 (D'_A+D'_B)일 것이며, 이것은 V_Br3와 V_Br2간의 무시할 수 없는 분포를 갖기 시작한다}. 결론적으로, 본 발명의 예에서, 최적 판독 포인트는 아마 V_Br2 보다 약간 아래지만, V_Br3 보다 V_Br2에 보다 가깝다. 본 발명은 이들 상이한 판독 포인트들을 이용하여 분포의 특성들을 결정하고, 다양한 실시예들에 따라서, 차례로 이들 제 2 판독 포인트 중 어느 포인트가 데이터를 추출하거나 데이터 콘텐츠를 판독하기 위해 새로운 판독 포인트를 설정하는 것이 최선의 선택인지 결정한다. 도 1에서, 제 2 판독 포인트들의 최상의 선택은 V_Br2이며, (요구되는 정확도에 대한) 최적의 판독 포인트를 추정하거나 삽입하는 실시예에서, 이것은 다소 V_Br2의 좌측에 놓일 것이다.

N₀이 V_Br0 위에 놓여있는 다수의 상태라고 하고, N₁이 V_Br1 위에 놓여있는 다수의 상태라고 하며, N₂가 V_Br2 위에 놓여있는 다수의 상태라고 하고, N₃이 V_Br3 위에 놓여있는 다수의 상태라고 한다 (다시, 다수의 제 2 판독 포인트들은 실시예에 따라서 변할 수 있다). 주목해야 할 것은 데이터 콘텐츠가 실제로 이들 판독들에서 추출될 필요가 있는 것이 아니라, 단지 판독 포인트 위에 놓여있는 다수의 상태들이 결정될 필요가 있다는 것이다. 도 1에 예시된 바와 같이, 각각의 이들 수들은 혁신적으로 커지지만, (판독 파라미터내 변화에 비례하여) 각각의 이들 증가들의 크기는 이들이 분포의 끝으로 더 멀리 이동함에 따라서 작아진다 - 적어도 이들이 다음 의 보다 낮은 상태 분포의 상단을 관통하기 시작할 때까지 작아진다. (주목해야 할 것은 판독 포인트들이 균등하게 간격이 이루어지지 않으면, 이것은 보상을 위해 바람직하다는 것이다). 결론적으로, 중요한 양은 N 값들 간의 차이이다.

N 값들 간의 차(Δ)를 호출하여, 이것은 Δ_2,1와 Δ_3,2가 서로 유사하게 정의된 (N₁-N₀)=Δ_1,0을 제공한다. 비록 다양한 N_s가 B 분포 내 셀 뿐만 아니라, 어떠한 보다 높은 상태들을 또한 픽업할 것이며, 이들보다 높은 상태들은 Δ_1,0에 기여하지 않을 것인데, 이들의 분포가 각각의 N 값 내에 동일하게 유지되기 때문이고, 이에 따라 취소될 것이다. 또한, 데이터 콘텐츠의 실제 판독 또는 ECC의 평가가 필요없는데, 이 시점에 프로세스가 단지 이러한 데이터 추출을 수행하기 위한 최상의(또는 충분히 양호한) 판독 포인트를 발견하기 위한 시도를 하고 있기 때문이다. 도 1의 예에서, Δ_1,0은 Δ_2,1보다 클 것이며, 따라서 V_Br2와 V_Br1간의 판독 포인트가 V_Br1와 V_Br0간의 판독 포인트보다 나을 것이다. Δ_2,1보다 약간 큰 Δ_3,2에 의해, V_Br3는 A 분포에 관한 잠식을 시작할 것이다. 결론적으로, V_Br2는 데이터 추출을 위한 판독 포인트로 사용될 수 있거나, Δ_3,2와 Δ_2,1의 값들은 다른 보다 최적 값을 결정하기 위해 분석될 것이다. 일 변화에 있어서, V_Br2와 V_Br3간 영역의 추가 판독들은 프로세스를 개량하기 위해 수행될 수 있다. 그러나 최상의 포인트를 발견할 필요는 없으며, 단지 이러한 데이터 콘텐츠를 위한 포인트만이 정확히 추출될 수 있다. 결론적으로, 선택된 판독 포인트는 최적 포인트일 필요는 없으며, 단순히 전술한 바와 같 이, Δ에 대한 최상(가장 낮은) 값을 제공하는 판독 포인트들의 이들 동일한 세트의 하나이다. 예를 들어, 포인트 V_Br2는 아마 도 1에서 최상의 선택이며, 데이터 콘텐츠를 추출하기 위해 사용될 수 있다. 대안으로서, 비록 Δ_1,0이 Δ_2,1보다 크고, 결론적으로 V_Br2가 V_Br1보다 (보다 많은 셀들을 정확히 판독한다는 점에서) 낮더라도, Δ_1,0이 (예를 들어, 세터블 파라미터일 수 있는 바운드보다 작은 것과 같이) 충분히 작다면, V_Br1이 데이터 추출을 위해 선택될 수 있다.

비록, 본 논의가 데이터 콘텐츠 추출을 위해 판독 포인트를 발견하는 것에 관한 것이더라도, 주로 몇몇 외부(엔드 유저/사용) 어플리케이션을 위해 데이터를 제공하는 것이 아니라, 메모리 디바이스 내에 국한된 내부적인 하우스키핑 기능을 제공하는 기능을 갖는 미합중국 특허 제 5,656,332호에서 발견되는 것과 같이 다양한 데이터 리프레시 또는 스크럽 방법들을 개선하기 위해 또한 사용될 수 있다.

따라서, 프로세스의 논의는 메모리 셀의 상태가 비교되는 비교 또는 기준 전압을 변경에 의하여 주로 기술되었는데, 이는 아마도 도 1과 관련하여 기술하기에 가장 쉽기 때문이다. 그러나 종래 기술에 알려진 바와 같이, 판독 기준 값들을 동일하게 유지하고 판독되고 있는 셀에 관한 바이어스를 변경함으로써 이러한 목적을 또한 달성할 수 있으며, 독립적으로 또는 기준 포인트를 변경하는 것과 함께 사용된다. EEPROM 및 메모리 기술들에 기초한 다른 전하 저장 트랜지스터에 있어서, 비록 소스, 드레인, 또는 기판(또는, 예를 들어, 셀의 NAND 스트링내 심지어 다른 트 랜지스터들)에 관한 레벨이 마찬가지로 변할 수 있더라도, 이러한 변경 셀 바이어스는 전형적으로 메모리 셀의 제어 게이트 전압을 변경함으로써 이루어진다. 예로서, 바이어스 조건들 변경에 대한 반대로서 기준 레벨들의 변경은 미합중국 특허 제 6,657,332호의 6a에 대한 반대로서 도 6b에 관해 논의되며, 여기서 기준 파라미터(또는 파라미터들)는 전류이다. 유사하게, 비록 도 1의 논의가 전압 비교를 기준으로 하더라도, 본 명세서에 명백히 인용된 다양한 기준들에서 논의된 바와 같이, 셀의 프로그래밍 레벨(전압, 전류, 시간, 또는 주파수)을 나타내는 다른 파라미터들이 사용될 수 있다. 또한, 바이어스 레벨들, 기준 레벨들, 또는 모두를 위해 필요한 요구된 전압들, 전류들 등은 다양한 알려진 기법들(기준 셀들, 제너레이터 등에 기초한 밴드 갭)에 의해 발생할 수 있다.

또한, 본 발명의 기법들은 플래시 메모리들에만 제한되지 않는다. 미합중국 특허출원 제 2005-0251617-A1호에 기술된 여러 비휘발성 메모리 디바이스들과 같이 다수의 메모리들이 도 1에 관하여 기술된 특성들을 나타낸다. 결론적으로, 본 발명의 다양한 실시예들은 프로그램된 상태의 분포가 저하되려는 경향을 갖는 임의의 이들 기술을 위해 상당한 유용성을 갖는다. 이것은 도 1에 관하여 기술된 것과 유사한 (커패시터 누설이 존재할 DRAM에서와 같이) 누설 또는 이와 다른 데이터 드래프트로 인해 이러한 종류의 저하로 고생하는 휘발성 메모리들에 또한 적용할 수 있다. 또한, 상술한 바와 같이, 비록 도 1이 단지 두 상태만을 도시하더라도, 본 발명은 2진(A와 B가 단지 상태들인 곳)에서 뿐만 아니라, 다중-상태 메모리들(여기서 A와 B는 멀티-상태 메모리의 두 인접 상태들을 나타낸다)에 적용할 수 있다.

제어 부분과 메모리 부분을 갖는 메모리 디바이스의 전형적인 실시예에서, 이러한 프로세스는 대부분의 경우, 제어기를 통해 펌웨어 구현으로 관리될 것이다. 다른 실시예들에서, 메모리 유닛이 충분한 용량을 갖는다면, 이것은 메모리 자체 실행되거나, 또는 제어기와 메모리 부분들 간에 분포될 수 있다. 풀 제어기가 부족한 메모리 카드들(예를 들어, xD 카드들 또는 메모리스틱) 내에서와 같이 계속해서 다른 실시예들에 있어서, 프로세스의 일부 또는 모든 부분들은 호스트에 의해 관리될 수 있다. 어떠한 이들 변화들에 대해, 프로세스의 상이한 부분들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합으로 구현될 수 있다.

도 2는 본 발명의 다양한 실시예의 일부를 예시하기 위한 흐름도이다. 프로세스는 통상적인 바이어스 조건들과 기준값을 이용하여 표준 판독 프로세스가 수행될 때 단계(201)에서 시작한다. 단계(203)에서, 데이터 콘텐츠가 메모리 셀로부터 성공적으로 추출되는지가 결정된다. 판독이 성공적이면{단계(203)로부터 YES}, 셀에 저장된 데이터는 (205)로 보내진다. 예를 들어, 메모리가 약간의 에러를 가질 수 있지만, 대응하는 에러 정정 코드의 제한 내에서, 이러한 경우에 있어서 데이터 콘텐츠가 계속 추출될 수 있다. (약간의 에러의 양이 존재하지만, 콘텐츠가 계속해서 추출될 수 있다면, 스크럽 동작이 선택적으로 수행될 수 있다).

판독이 성공적이지 못하면, 예를 들어 데이터보다 ECC 수정할 수 없는 에러 신호를 리턴하면, 프로세스는 단계(207)와 함께 시작하는 본 발명의 메인 실시예로 진행한다. 일부 실시예에서, 프로세스는 단계(207)로부터 직접적으로 점프할 수 있으며(테스트 조건(203)을 제거), 여기서 바람직한 판독 조건들은 표준 감지 동작의 부분으로서 결정되거나, 단계(207)에서 시작하는 프로세스의 호출이 단계(203)에서 결정보다 지난 판독 또는 다수의 가능한 방해 동작들이 앞서서 실행되기 때문에 소정의 시간이 경과하는 경우와 같이 다른 이유에 기인할 수 있다. 단계(207)에서, 제 2 판독 조건들 중 첫 번째가 설정된다. 이들은 많은 방법에서 정상적인 판독과 다를 수 있으며, 이러한 방법들은 개별적으로 또는 조합으로 사용될 수 있다. 이들 중 하나는 전압, 전류, 시간, 또는 상태를 나타내는 다른 파라미터 값과 같은 판독 비교 파라미터의 값을 시프트한다 (이것은 전류 기반 비교를 위해 미합중국 특허 제 5,657,332호의 도 6b에 도시된 것과 유사하다). 다른 것은 판독 중인 셀들에 대한 바이어스 조건들을 변경할 것이다. 예시적인 플래시 메모리 실시예와 다른 전하 저장 트랜지스터 실시예들에 대해, 비록 또한 NAND 스트링 내 소스/드레인 전압 레벨들, 다른 게이트 레벨들에 대한 변경들, 또는 제어 게이트 레벨을 경고하는 대신(또는 추가로) 다른 바이어스의 시프트를 이용하여 이루어질 수 있더라도, 이것은 전형적으로 (미합중국 특허 제 5,657,33호의 도 6a와 같이) 셀들에 인가된 제어 게이트 전압을 변경하여 이루어진다.

제 2 판독은 단계(209)에서 실행된다. 히로익 복구의 보다 기본적인 구현에서, 데이터는 제 2 판독이 성공적이면 이 시점에서 출력될 수 있다. 전술한 바와 같이, 이러한 평가는 데이터를 추출하는 풀 센스에서 판독될 필요없이, 단지 비교 포인트보다 위에 기록되는 다수의 셀들을 카운트할 필요가 있다.

본 발명의 일부 주요한 실시예는, 단계(211, 213 및 215)에서 발견된다. 단계(211)에서, 다수의 상태들 판독에서 변화는 단계(211)에서 결정된다. 예를 들어, 이것은 정상적인 판독 파라미터 위의 다수의 셀들과 첫 번째 제 2 판독 파라미터 위의 다수의 셀간의 차와 첫 번째 제 2 판독 파라미터 위의 다수의 셀들과 두 번째 제 2 판독 파라미터 위의 다수의 셀들간의 차이를 비교할 것이다. 전술한 바와 같이, 이것은 분포의 특성들을 결정하기 위해 이루어진다. 예를 들어, 단지 일부 추가 셀이 정상 판독에서 첫 번째 제 2 판독으로 진행시 픽업되지만, 추가 셀들이 첫 번째 판독에서 두 번째 판독으로 진행시에 픽업된다면, 두 번째 제 2 판독의 판독 포인트 또는 바이어스 시프트가 너무 멀리 진행할 것 같으며, 다음 데이터 상태의 분포 내로 관통 중이다.

상술한 바와 같이, 본 발명은, 자신의 데이터 콘텐츠를 결정하는 메모리 디바이스와 방법을 제공하는데 사용된다.

Claims (68)

1. 메모리 셀들중 어느 셀이 데이터 상태들 중 선택된 데이터 상태에 대응하는 데이터를 포함하는지를 결정하기 위해, 적어도 2개의 가능한 데이터 상태들 중 하나를 각각 갖는 복수의 메모리 셀들을 구비하는 메모리 디바이스에서 상기 메모리 셀을 판독하는 방법으로서,

   제 1 기준 조건에 근거한 미리 결정된 데이터 상태를 갖는 다수의 메모리 셀들을 결정하기 위해 제 1 기준 조건에서 상기 메모리 셀들을 평가하는 단계(203);

   각각의 제 2 기준 조건들중 각각에 근거한 미리 정의된 데이터 상태를 갖는 복수의 각 메모리 셀들을 결정하기 위해 복수의 제 2 기준 조건들에서 상기 메모리 셀들을 평가하는 단계(209, 211);

   상기 평가를 기초로, 상기 제 1 및 제 2 기준 조건들에서 판독될 때 상기 미리 정의된 데이터 상태를 갖도록 평가되는 메모리 셀들의 개수에서의 하나 이상의 변화율을 결정하는 단계;

   상기 결정된 변화율에 근거한 상기 데이터 상태들중 상기 선택된 데이터 상태에 대응하는 데이터를 포함하는 메모리 셀들을 결정하기 위한 판독 조건을 결정하는 단계(215);

   상기 제 1 기준 조건에서의 평가 결과가 정정 불가능한 에러(uncorrectable error)를 갖는지의 여부를 결정하는 단계;

   를 포함하며,

   상기 복수의 제 2 기준 조건들에서 상기 메모리 셀들을 평가하는 단계는 정정 불가능한 에러를 갖는 상기 제 1 기준 조건에서 상기 메모리 셀들을 평가한 결과에 응답하는 것을 특징으로 하는 메모리 셀의 판독방법.
2. 제 1항에 있어서, 상기 제 1 기준 조건에서의 평가 결과가 정정 불가능한 에러(uncorrectable error)를 갖는지의 여부를 결정하는 단계는 에러 정정 코드 결과(error correction code result)에 기초하는, 메모리 셀의 판독방법.
3. 제 1항 또는 제 2항에 있어서, 상기 결정된 판독 조건은 상기 제 2 기준 조건들 중 하나인, 메모리 셀의 판독방법.
4. 제 1항 또는 제 2항에 있어서, 상기 결정된 판독 조건은 상기 제 1 기준 조건과 다르며 또한 제 2 기준 조건과도 다른 판독 조건인, 메모리 셀의 판독방법.
5. 제 1항에 있어서, 상기 복수의 평가 조건들은 동일한 바이어스 조건(bias condition)을 사용하지만, 기준 포인트들을 변경하는, 메모리 셀의 판독방법.
6. 제 5항에 있어서, 상기 기준 포인트들은 전류 레벨들(current levels), 전압 레벨들(voltage levels), 또는 시간 값들(time values)인, 메모리 셀의 판독방법.
7. 제 1항에 있어서, 상기 제 1 기준 조건은 제 1 세트의 바이어스 조건들이고, 상기 복수의 제 2 기준 조건들은 복수의 제 2 세트의 바이어스 조건들인, 메모리 셀의 판독방법.
8. 제 7항에 있어서, 상기 제 1 세트의 바이어스 조건들과 상기 제 2 세트의 바이어스 조건들은 서로 다른 제어 게이트 전압(control gate voltage)에 의해 서로 구분되는, 메모리 셀의 판독방법.
9. 메모리 디바이스(memory device)로서,

   적어도 2개의 데이터 상태들 중 하나를 각각 저장하는 메모리 셀 어레이;

   제 1 기준 조건과 복수의 제 2 기준 조건들에서 상기 메모리 셀을 평가하기 위해 상기 어레이에 연결 가능한 판독 회로;

   각각의 기준 조건에 대해, 상기 메모리 셀들이 상기 기준 조건에서 평가될 때, 미리 정의된 데이터 상태를 갖는 셀들의 개수를 결정하고,

   상기 셀들의 개수가 서로 다른 기준 조건들에서 평가될 때, 상기 미리 정의된 데이터 상태를 갖는 메모리 셀들의 개수의 하나 이상의 변화율을 결정하며,

   상기 결정된 변화율에 근거한 상기 데이터 상태들 중 선택된 데이터 상태에 해당하는 데이터를 포함하는 메모리 셀들을 설정하기 위한 판독 조건을 설정하도록(215)

   구성되고 상기 판독 회로에 연결 가능한 논리 및 제어 회로;

   를 포함하고,

   상기 논리 및 제어 회로는 추가적으로 상기 제 1 기준 조건에서의 평가 결과가 정정 불가능한 에러를 갖는지의 여부를 결정하기 위해 상기 판독 회로에 연결 가능하고, 상기 복수의 제 2 기준 조건들에서 상기 메모리 셀들을 평가하는 상기 판독 회로가 정정 불가능한 에러를 갖는 상기 제 1 기준 조건에서의 평가 결과에 응답하는 것을 특징으로 하는, 메모리 디바이스.
10. 제 9항에 있어서, 에러 정정 코드 회로를 포함하고, 상기 제 1 기준 조건에서 상기 평가 결과가 정정 불가능한 에러를 갖는지 결정하는 상기 결정 단계는, 에러 정정 코드 결과에 기초하는, 메모리 디바이스.
11. 제 9항에 있어서, 상기 메모리 셀은 비휘발성 메모리 셀인, 메모리 디바이스.
12. 제 11항에 있어서, 상기 메모리 셀은 전하 저장 디바이스인, 메모리 디바이스.
13. 제 12항에 있어서, 상기 메모리 디바이스는 플래시 메모리인, 메모리 디바이스.
14. 제 9항 내지 제 13항 중 어느 한 항에 있어서, 상기 메모리 셀과 제어기를 포함하는 메모리를 포함하고, 상기 논리 및 제어 회로는 상기 메모리 내에 있는, 메모리 디바이스.
15. 제 9항 내지 제 13항 중 어느 한 항에 있어서, 상기 메모리 셀과 제어기를 포함하는 메모리를 포함하고, 상기 논리 및 제어 회로는 상기 제어기 내에 있는, 메모리 디바이스.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제
51. 삭제
52. 삭제
53. 삭제
54. 삭제
55. 삭제
56. 삭제
57. 삭제
58. 삭제
59. 삭제
60. 삭제
61. 삭제
62. 삭제
63. 삭제
64. 삭제
65. 삭제
66. 삭제
67. 삭제
68. 삭제

Images