CN101163374A - 电子元件和电容器 - Google Patents

电子元件和电容器 Download PDF

Info

Publication number
CN101163374A
CN101163374A CNA200710142114XA CN200710142114A CN101163374A CN 101163374 A CN101163374 A CN 101163374A CN A200710142114X A CNA200710142114X A CN A200710142114XA CN 200710142114 A CN200710142114 A CN 200710142114A CN 101163374 A CN101163374 A CN 101163374A
Authority
CN
China
Prior art keywords
electronic component
superimposed
conducting strip
substrate
adhesive conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710142114XA
Other languages
English (en)
Inventor
荻原敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN101163374A publication Critical patent/CN101163374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电子元件，包括基片和具有粘着性并附着到所述基片上的导电片。多个电子元件可以被叠合。该电子元件可以被用于电容器。

Description

电子元件和电容器
技术领域
本发明涉及一种电子元件，其中叠合了基片和导电片。另外，本发明涉及一种具有该电子元件的电容器。本发明适用于多种电子装置，如电路板。
背景技术
导电层形成在基片上的元件，即电子元件，经常用于形成电子装置。所述电子元件被用在，例如，电容器中。
丝网印刷或转印已经被用作在基片上形成导电层的方法。日本专利申请特开No.2004-063538中公开的通过使用丝网印刷制造印刷电路板的方法是使用丝网印刷方法的实例。通过转印形成导电层的方法被公开在，例如，WO 02/03766中。
然而，当基片本身很脆时，在丝网印刷或转印过程中会产生与基片有关的问题。例如，在丝网印刷过程中，通过使用挤压机将糊浆涂覆在基片上，但是存在挤压机施加的压力使基片变形的风险。在转印过程中也不得不施加压力，因此类似地产生基片变形的风险。近年来需要使用薄基片以便电子装置小型化，因此施加到基片的压力损坏基片的可能性日益受到关注。另一方面，在叠合元件的情况下，通常用导电粘合剂将多个层粘结在一起(例如，参见美国专利No.6,985,353)，当使用导电粘合剂时，很难获得统一厚度的导电层。由不均匀粘合剂或涂层表面孔穴导致的粘结缺陷也日益受到关注。另外，因为存在粘合剂层，因此产品的厚度和电阻趋于增加。此外，因为在每层形成后用导电粘合剂将各个层粘结在一起，因此施加到基片的热负载增加。
发明内容
本发明的一个目的是提供用于形成导电层的方法，该方法对基片的损伤小，从而能够得到具有优良电性质的电子元件。
本发明涉及一种电子元件，其包括基片和具有粘着性并粘着到基片上的导电片。进一步，本发明涉及具有该电子元件的电容器。
更具体地说，本发明电子元件的特征在于包括基片和具有粘着性并粘着到基片上的导电片。
较好放置本发明电子元件使之覆盖基片的上表面，下表面和至少一个侧面。
另外，本发明电子元件还包括这样一种结构(叠合电子元件)，其中两个或更多基片附着有具有粘着性的导电片，即，本发明两个或更多电子元件被叠合。在该叠合电子元件中，优选使用具有粘着性的导电片的粘着力将各层互相粘结在一起。作为另一种方法，可使用导电粘合剂将叠合电子元件中的各层粘结到一起。
本发明电容器具有上述电子元件或叠合电子元件中的任何一种。
组成本发明电子元件，叠合电子元件，或电容器的基片优选由绝缘体形成，或者由导体和绝缘体形成。
更具体地说，组成本发明电子元件，叠合电子元件，或电容器的基片可以选自陶瓷，和铝、钽、铌、及其氧化物或氮化物。组成本发明电容器的基片可以选自陶瓷；铝及其氧化物或氮化物；钽及其氧化物或氮化物；铌及其氧化物或氮化物；以及铝、钽、和铌的氧化物或氮化物。具体地说，组成本发明电容器的基片优选是金属片，包括通过转换处理在其表面形成的氧化物涂层膜的金属铝。
在本发明电子元件中，通过在基片上放置具有粘着性的导电片形成导电层。因此，在形成导电层的过程中施加到基片的压力很小。结果，在形成导电层的过程中对基片的损伤被抑制，并且对提高电子装置的可靠性作出了贡献。
另外，当通过在基片上涂覆导电糊浆来形成导电层时，不同的涂覆位置容易形成不同的层厚度。本发明预先制得片状的导电层并且该片状导电层的厚度相对容易控制。因此，可以形成恒定厚度的导电层，从而可抑制形成的电子元件以及使用该元件的电容器的性能波动，并且可以对电容器的厚度减小和小型化作出贡献。
附图的简单说明
图1说明本发明第一实施例的电子元件的透视图；
图2A至2C说明图1中示出的电子元件制造方法的透视图；
图3说明本发明第二实施例的电子元件透视图；
图4A说明本发明的第三实施例的叠合电子元件的透视图，其中叠合电子元件具有图1中示出的电子元件被叠合的结构；
图4B是其侧视图；
图4C和D说明本发明第三实施例的其它实例的叠合电子元件的侧视图；
图5A说明本发明第四实施例的叠合电子元件的一个实例的透视图；
图5B是其侧视图；
图5C和5D是说明本发明第四实施例的其它实例叠合电子元件的侧视图；
图6A至6E说明图5A和B中示出的叠合电子元件制造方法的侧视图；
图7A说明本发明第五实施例的叠合电子元件的一个实例的透视图；
图7B说明本发明第五实施例的另一实例的叠合电子元件的侧视图；
图8说明本发明的一个实施例的电容器的示意性横截面视图；以及
图9A至9F说明了图8中示出的本发明的一个实施例的电容器的制造方法。
优选实施例的描述
本发明涉及一种电子元件。该电子元件包括基片和具有粘着性并粘着到基片上的导电片。本发明还涉及一种电容器。该电容器具有该电子元件。下面将描述上述发明。
(1)电子元件
下面将结合附图说明本发明电子元件。
【第一实施例】
图1说明本发明第一实施例的电子元件301的透视图。电子元件301具有基片10和具有粘着性的导电片20。基片10具有上表面101，下表面102，和两对相对的侧面103，114。放置具有粘着性的导电片20使之覆盖基片的上表面101，下表面102，和一对相对的侧面114。
可根据电子元件的目的，沿基片侧面114的宽度方向上的任何位置放置具有粘着性的导电片20。例如，具有粘着性的导电片20可以如图1所示放置在中央位置，或者可以放置得离一侧较近(这种结构没有在图中示出)。
当用W10表示其上具有带粘着性的导电片20的基片10的侧面114的宽度，用W20表示具有粘着性的导电片20的宽度时，那么W10∶W20的比率优选100∶98至10∶50。由宽度×深度方向的长度×厚度所表示的基片10的尺寸优选在，例如，约0.4cm×0.4cm×0.5mm至3cm×3cm×3mm的范围内。
(制造第一实施例的电子元件的方法)
本发明第一实施例的电子元件可例如如图2A至2C所示制得。更具体地说，缠绕具有粘着性的导电片20使之覆盖基片10的上表面101，下表面102和两对相对的侧面103，104中的一对侧面104。其上缠绕有粘着性的导电片20的侧面104将被称为侧面114。
具有粘着性的导电片20开始缠绕的位置，例如，如图2中所示，接近基片10的上表面101的中央，但是本发明不限于这种结构。例如，上表面101和侧面114相交的区域可以是开始缠绕的位置。
该缠绕可以人工实施，或者，如果可能，通过使用自动设备实施。
较好对电子元件301进行热处理，以使具有粘着性的缠绕的导电片20和基片10紧密接触。优选在下面的条件下进行加热：80℃至200℃，10分钟至60分钟。
【第二实施例】
图3是本发明第二实施例的电子元件302的透视图。这个电子元件302包括基片10和具有粘着性的导电片20。在本实施例中，基片10与第一实施例中说明的一样，但是具有粘着性的导电片20的覆盖模式与第一实施例中的不同。
具有粘着性的导电片20被置于上表面101，下表面102，和一对相对的侧面的仅一个侧面114上。
具有粘着性的导电片20可以以从一对相对侧面的一个侧面114到另一个侧面104的方式放置在基片10的上表面101和下表面102上。或者，具有粘着性的导电片20可以以从一个侧面114到另一侧面104的中央部分的方式放置，即，到基片10的侧面103的D10长度处的中央部分。当导电片被放置得止于中央部分时，放置长度(在深度方向的长度)D20优选在(如用D10∶D20的比率表示)100∶100到100∶90的范围内。
基片10的侧面114的宽度(W10)与具有粘着性的导电片20的宽度(W20)的比率W10∶W20优选为100∶98至100∶50。
(制造第二实施例的电子元件的方法)
可采用与图1中所示制造电子元件301类似的方法，通过人工，或可能的话，用自动设备在基片10上缠绕具有粘着性的导电片20制得本发明第二实施例的电子元件302。然而，与图1中所示的电子元件301的情况不同，具有粘着性的导电片20缠绕覆盖基片10的上表面101，下表面102，和一对相对的侧面的仅一个侧面114。
【第三实施例】
(i)第一实例
图4A(透视图)和图4B(示出侧面106的侧视图)说明了本发明第三实施例的第一实例的叠合电子元件303。叠合电子元件303是具有这种结构的叠合物，其中叠合了两个或更多个图1中所示的电子元件301。
如图所示，在电子元件303中多个电子元件301具有相同的取向。因此，电子元件301的被具有粘着性的导电片20覆盖的一对相对的侧面114和没有被覆盖的一对相对的侧面103放置得各自具有相同的取向。结果，叠合电子元件303具有侧面106(其通过叠合被具有粘着性的导电片20覆盖的一对相对的侧面114而获得)以及侧面105(其通过叠合没有被具有粘着性的导电片20覆盖的一对相对的侧面103而获得)。
该图示出了一个实例，其中五个电子元件301被叠合，但是叠合电子元件的数量没有特殊的限制，它可以根据用途而设定。
因为本发明叠合电子元件303是带有具有粘着性的导电片20的电子元件301的叠合物，因此该叠合物可以通过仅仅粘合具有粘着性的导电片20而获得。利用电子元件301中具有粘着性的导电片20的粘着力来粘结叠合电子元件303。
此外，根据本发明，如果必需，叠合物可以使用单独的导电粘合剂，或在电子元件之间插入本发明使用的导电片来粘合所述叠合物。这些实例将在下面解释。
(ii)第二实例
第二实例涉及一种叠合电子元件，其中多个电子元件301通过在其之间引入导电粘合剂而被叠合。图4C是这种叠合电子元件304的侧视图。图4C是该叠合物从侧面106看的视图。
如图所示，叠合电子元件304是通过使用导电粘合剂40作为粘结手段，叠合电子元件301而获得的。
(iii)第三实例
第三实例涉及一种叠合电子元件，其中多个电子元件301通过在其之间插入具有粘着性的导电片而被叠合。图4D是这种叠合电子元件305的侧视图。图4D是该叠合物从侧面106看的视图。
在叠合电子元件305中，具有粘着性的导电片20被插在电子元件301之间，作为粘结电子元件301的手段。利用具有粘着性的导电片的粘着力将电子元件粘结在一起。
(制造第三实施例的电子元件的方法)
本发明第三实施例的叠合电子元件是通过以相同的取向叠合两个或多个电子元件301而获得的。因此，在电子元件303中，叠合电子元件301从而取向覆盖有具有粘着性的导电片20的侧面114和没有被覆盖的侧面103，以避免在电子元件303的侧面发生混淆。叠合可以人工地或自动地实施。
在第一实例的叠合电子元件303中，利用包含在电子元件301中具有粘着性的导电片20的粘着力来将电子元件301粘结在一起。
当确保有足够的粘结力时，优选不使用导电粘合剂粘结电子元件(如在第一实例的叠合电子元件中那样)。在这个实例中，与使用导电粘合剂的情况相比，所获得的叠合物的厚度减小并且产品被小型化至这样的程度，即相当于不采用导电粘合剂。另外，因为导电粘合剂具有一定电阻，当使用导电粘合剂时，产品的电阻趋于增加。当不使用导电粘合剂时，电阻可以被抑制。不使用粘合剂方法的其它优点包括缩短生产过程和减少对元件的加热历程。
例如，如果必需，可以通过在电子元件301之间插入导电粘合剂40或具有粘着性的导电片20而形成叠合物(如在第二或第三实例的叠合电子元件中那样)。导电粘合剂40可以人工地或使用自动设备(如使用注射器型(injectortotype)单元)施涂。具有粘着性的导电片20可以人工地或用自动设备附着到每个电子元件301上。当叠合多个电子元件301时，可预先将导电粘合剂40或具有粘着性的导电片20分别涂覆或附着到电子元件301上，接着连续进行叠合。或者，可以使用这样的方法，即将导电粘合剂40或具有粘着性的导电片20涂覆或附着到电子元件301上，然后将电子元件301叠合在导电粘合剂40或具有粘着性的导电片20的表面上，接着重复这个过程形成叠合的电子元件。
根据本发明，在叠合电子元件301后，加热并固化(cure)该叠合物，以集成电子元件301。优选的加热条件如下：25℃至200℃，5分钟至60分钟。
【第四实施例】
第四实施例是包括一个具有粘着性的导电片和多个基片的叠合电子元件的实例。
图5A是第四实施例的叠合电子元件306的透视图。图5B是示出叠合电子元件306的侧面107的侧视图。在叠合电子元件306中，先在第一基片10的下表面102，一对相对侧面的一个侧面114，和上表面101上覆盖一片具有粘着性的导电片20，然后在位于所述上表面上的具有粘着性的导电片20上形成第二基片10’，接着在第二基片10’的一对相对侧面的一个侧面114′(它朝覆盖有具有粘着性的导电片20的第一基片10的侧面114)上以及第二基片10′的上表面101′上覆盖具有粘着性的导电片20。重复地叠合这种结构，以构成第四实施例的叠合电子元件306。
如图5A和5B中所示，覆盖有具有粘着性的导电片20的基片的侧面114和没有被覆盖的基片的侧面104交替出现在叠合电子元件306的侧面108上。因此，该侧面108局部地覆盖具有粘着性的导电片20。
另一方面，如图5A和5B中所示，叠合电子元件306的另一对侧面107没有覆盖具有粘着性的导电片20。
在图5中示出的结构中，使用了五片基片，但是对叠合的基片的数量没有施加限制，它可以根据用途而增加或减少。
第四实施例的另一实例如图5C所示。图5C是叠合电子元件307的侧视图；这是从另一侧面107看的视图。
在这个实例的结构中，覆盖有具有粘着性的导电片20的叠合电子元件306的一个侧面108也覆盖有具有粘着性的导电片20。
第四实施例的另一实例示于图5D。图5D是叠合电子元件308的侧视图；这是从另一侧面107看的视图。
在这个实例的结构中，覆盖有具有粘着性的导电片20的叠合电子元件306的两个侧面108也覆盖有具有粘着性的导电片20。
(制造第四实施例的电子元件的方法)
本发明第四实施例的电子元件306是通过人工地或用自动设备交替叠合具有粘着性的导电片20和两个或更多个基片10而制得的。例如，叠合电子元件306可以如图6A至6E所示制得。更具体地说，首先制备一个具有粘着性的导电片20。将第一基片10的下表面102粘结到该具有粘着性的导电片20上。然后，用具有粘着性的导电片20覆盖第一基片10的一对相对侧面的一个侧面114(图6A)，接着覆盖上表面101(图6B)。随后将第二基片10′的下表面102′粘结到位于第一基片10上表面上具有粘着性的导电片20上。此时，就第二基底的侧面而言，具有粘着性的导电片20延伸到侧面114′(它面对第一基片10上覆盖有具有粘着性的导电片20的侧面114)。当具有粘着性的导电片20粘结覆盖第二基片10′的上表面时，具有粘着性的导电片20被放置在第二基片的侧面114′和上表面101′上(图6C和6D)。第四实施例的叠合电子元件306可以通过重复这个操作而获得(图6E)。
上述叠合电子元件307和308可通过人工地或用自动设备将具有粘着性的导电片20附着到叠合电子元件306(它局部地覆盖有具有粘着性的导电片20)的侧面108而制得。
根据本发明，在叠合基片和具有粘着性的导电片后，对其进行加热和固化，以集成结构元件。加热优选在下面的条件下进行：80℃至200℃，10分钟至60分钟。
【第五实施例】
第五实施例是叠合电子元件的一个实例，它叠合多个第二实施例的电子元件。第五实施例的叠合电子元件302具有这样的结构，其中两个或更多个如图3中示出的电子元件被叠合。在叠合电子元件中，对叠合电子元件302的取向没有特殊的限制，覆盖有具有粘着性的导电片20的叠合电子元件302的侧面114可出现在叠合电子元件的一对相对侧面的任何表面上，并可以任何顺序出现。
作为一个实例，图7A是本发明第五实施例的叠合电子元件309的透视图。叠合电子元件309具有一对相对的侧面109，所述侧面109具有这样的结构，其中覆盖有具有粘着性的导电片20的电子元件302的侧面114和未被覆盖的相反侧面104交替叠合。
另一方面，叠合电子元件309的一对相对侧面105包括电子元件302的侧面103，其未被具有粘着性的导电片20覆盖。
在图7A所示的实例中，叠合了五个电子元件302，但是对于叠合电子元件的数量没有特殊的限制，这个数量可以根据用途增加或减少。
另外，电子元件302的叠合结构不限于图7A中示出的实例，覆盖具有粘着性的导电片20的侧面114，或没有被覆盖的侧面104可以被结合在一起，或者那些侧面可以以随机顺序出现在侧面109上。
第五实施例的另一实例将在下面说明。这个实例的叠合电子元件310示于图7B。在这个实例中，导电粘合剂40被引入到叠合电子元件309中的电子元件302之间。另外，可使用导电片20代替导电粘合剂40(这种结构没有在图中示出)。
(制造第五实施例的电子元件的方法)
本发明第五实施例的叠合电子元件可这样制造，叠合两个或多个电子元件302使得覆盖有具有粘着性的导电片20的电子元件302的侧面114可出现在叠合电子元件的一对相对的侧面的任何一个侧面上。
作为一个实例，本发明第五实施例的叠合电子元件309可以这样制得，叠合两个或多个电子元件302，以使得覆盖有具有粘着性的导电片20的侧面114交替出现在一对相对的侧面109上。
在叠合电子元件309中，叠合五个电子元件302，但是对于叠合电子元件的数量没有特殊的限制，这个数量可以根据用途增加或减少。
叠合电子元件302的方法不限于叠合电子元件309的实例。例如，可以叠合电子元件302，以使得被覆盖的侧面114或没有被覆盖的侧面104结合在一起，或者以随机的顺序出现在侧面109上。
在第五实施例中，利用包含在电子元件302中的具有粘着性的导电片20的粘着力将电子元件302粘结在一起。
在本实施例中，对于叠合手段没有限制。例如，在上述由图7B说明的实例中，可将导电粘合剂40涂覆在电子元件302之间，并将电子元件302互相粘附在一起。在另一种结构(未在图中示出)中，可在电子元件之间插入具有粘着性的导电片20并利用具有粘着性的导电片的粘着力将电子元件302粘附在一起。
另外，如在第四实施例中说明的两种类型实例中所描述的，可在局部覆盖有具有粘着性的导电片20的一个或两个侧面109上人工地或用自动设备附着具有粘着性的导电片20。
本发明电子元件的上述实例是非限制性的。例如，电子元件301和电子元件302可以以多种方式组装和叠合。
如上所述，导电粘合剂40可以人工地或，如有可能，用自动设备(例如通过使用注射器型单元)施涂。导电片可以人工地或使用自动设备附着到电子元件302上。当叠合多个电子元件302时，可以分别将导电粘合剂40或导电片20涂覆或附着到电子元件302，然后连续叠合电子元件来实施所述叠合。或者，可以使用这样的方法，即将导电粘合剂40或导电片20涂覆或附着到电子元件302上，将电子元件302叠合在导电粘合剂40或导电片20的表面上，并且重复这个过程形成叠合电子元件。
根据本发明，在电子元件302叠合后，可对其加热并固化，以集成每个电子元件302。加热优选在下面的条件下进行：25℃至200℃，5分钟至60分钟。
(II)电容器
下面将说明本发明电容器。在下面说明的电容器中，使用金属板，并在该金属板上形成这种金属板的金属氧化物层作为介电层，获得一个适用的基片。
图8说明本发明一个实施例的电容器60的横截面图。其结构将在下面详细说明。
电子元件311包括基片10，所述基片包括金属板12和覆盖金属板12的上表面，下表面，和一对相对侧面的氧化物涂层膜14；所述电子元件311还包括具有粘着性的导电片20，其附着在基片10的氧化物涂层膜14上。在未涂覆氧化物涂层膜14的一对相对的侧面、未被具有粘着性的导电片20覆盖的金属板的上表面和下表面部分、以及在覆盖有具有粘着性的导电片20的侧面上未覆盖粘合片的部分露出(即，没有覆盖氧化物涂层膜)金属板12的表面。
在本发明叠合电子元件312中，多个电子元件311按这样的取向叠合，即使露出金属的末端部分具有相同的取向。在图中示出的结构中，叠合电子元件312通过叠合四个电子元件311而形成，但是对于叠合电子元件的数量没有特殊的限制，这个数量可以根据用途增加或减少。
在本发明电容器60中，在叠合电子元件312的两个相对的侧面，将构成叠合电子元件312的电子元件311中露出金属表面的端部连接在一起。该连接部分在图中用参考标记50表示。
(制造本实施例的电容器的方法)
所述电容器可例如如图9A至9F中所示制得。
更具体地，首先，制备金属板12(图9A)。该金属板经受转换处理，以在表面上形成氧化物涂层膜14，从而获得基片10(图9B)。将具有粘着性的导电片20缠绕在基片10上，以覆盖基片10的上表面、下表面、和一对相对的侧面(图9C)。然后，对未覆盖具有粘着性的导电片20的基片10的一对相对侧面、未覆盖具有粘着性的导电片20的金属板的上表面和下表面部分、以及覆盖有具有粘着性的导电片20的侧面上未被具有粘着性的导电片覆盖的部分进行蚀刻或类似的加工步骤，以露出金属板12的表面，从而形成电子元件311(图9D)。将两个或多个以这种方式制造的电子元件311叠合，使得露出金属板12端部表面置于同一侧面，从而形成了叠合物，加热该叠合物，以集成结构元件，并获得电子元件312(图9E)。最后，将构成电子元件312的电子元件311的露出金属板12的端部表面连接在电子元件312的两侧，得到本发明电容器60(图9F)。对连接方法没有限制。合适的连接方法的具体实例包括锡焊、焊接、以及用导电粘合剂连接。在本实施例中，将四个电子元件311叠合，但是对于叠合的电子元件的数量没有具体的限制，这个数量可以根据用途增加或减少。
叠合方法不限于上述方法。例如，当形成叠合电子元件312后，可以通过在电子元件311之间使用导电粘合剂来实现粘结。导电粘合剂可以人工地或用自动设备(例如通过使用注射器型单元)来施涂。另外，可以通过在电子元件之间插入具有粘着性的导电片，并利用具有粘着性的导电片的粘着力将电子元件粘结在一起。
下面将描述本发明电子元件和电容器的每个结构元件。
(III)结构元件
【1.基片】
本发明基片没有特殊的限制。除了实施例中使用的陶瓷基片以外，还可以使用包括金属铝、金属钽、金属铌、及其氧化物或氮化物的基片。例如，可对金属铝，金属钽和金属铌形成的金属板进行转换处理，以在其上形成氧化物涂层膜。
【2.具有粘着性的导电片】
本文中术语“粘着性”是指当导电片被附着到基片上，或当元件叠合后，足以防止导电片和基片或元件彼此互相移动的属性。
通常，在印刷或转印的情况下，导电层很难被形成在基片的侧面上。相反，本发明通过缠绕本发明具有粘着性的导电片，可以容易地在基片的上表面，侧面和下表面上形成导电层。在这种情况下，也可以容易地控制导电层的厚度。
本发明具有粘着性的导电片也可以用于粘结电子元件。
当通过叠合本发明电子元件获得叠合电子元件后，用在电子元件中的具有粘着性的导电片，和用于粘结电子元件的具有粘着性的导电片可以具有相同的或不同的组成。
本发明具有粘着性的导电片包括例如60至95wt.％的导电微粒，和5至40wt.％的有机树脂(粘合剂)。
适用于制造本发明具有粘着性的导电片的材料将在下面描述。
(i)导电微粒
适用于本发明的导电微粒没有特殊的限制，只要它们具有导电性即可，它们可以选自金属，如金，银，铂，钯，铜，和锡。另外，也可选用具有导电性的非金属颗粒，诸如石墨和碳黑。可以使用一种导电微粒或者可以使用几种导电微粒的混合物。另外，也可以使用合金微粒，以及通过在导电微粒或非导电微粒(诸如玻璃微粒)上电镀导电金属而获得的微粒。
对于导电微粒的形状没有特殊的限制，并且它们可以是薄片的形式。
对于微粒大小的范围没有特殊的限制。例如，可以使用平均粒径为10μm或更小的导电微粒。
(ii)有机树脂(粘合剂)
本发明使用的有机树脂可以是热塑性树脂或热固性树脂。另外，也可以使用热塑性树脂和热固性树脂的混合物。通常，将这些有机树脂溶解在适当的溶剂中使用。
(a)热塑性树脂
本发明使用的热塑性树脂没有特殊的限制。合适的树脂的实例包括聚酯树脂(由Bostik公司制造的Vitel，等)，丙烯酸树脂(由Lucite有限公司制造的Elvacite，等)，氟树脂(由DuPont Performance Elastomer有限公司制造的Byton)，以及硅树脂(由GE Silicone有限公司制造)。
当使用热塑性树脂作为形成具有粘着性的导电片的有机树脂时，最好选用这样的热塑性树脂，即其软化点明显低于叠合后的加热温度。当热塑性树脂的软化点接近或高于叠合后的加热温度时，有时难于获得足够的粘结强度。更具体地说，优选软化点为150℃或更低。
(b)热固性树脂
本发明使用的热固性树脂没有特殊的限制。可以使用环氧热固性树脂，聚氨酯热固性树脂，和酚醛热固性树脂。
当热固性树脂被用作形成具有粘着性的导电片的有机树脂时，必须选择热固性树脂和固化剂的组合，以便在具有剥离功能的塑料膜上形成具有粘着性的导电片的阶段不发生固化反应，并使得在使用具有粘着性的导电片形成本发明电子元件之后通过加热引发固化反应。当使用固体热固性树脂时，其软化点优选明显低于加热温度。更尤其，优选软化点为150℃或更低。
本发明使用的热固性树脂和固化剂组合的代表性实例包括环氧树脂-酚基固化剂，环氧树脂-咪唑基固化剂，环氧树脂-胺基固化剂，以及酚醛树脂-胺基固化剂，但是上述例子是非限制性的。
(iii)溶剂
用于溶解本发明有机树脂的溶剂没有特殊的限制，只要该溶剂能够完全溶解所述有机树脂即可。合适的溶剂的实例包括环己酮，醋酸丁酯，和纤维素溶剂。
优选每100g热塑性树脂和/或热固性树脂使用100至400g该溶剂。
(iv)固化剂
用于本发明热固性树脂的固化剂没有特殊的限制。例如，合适的固化剂包括聚酰胺。
通过使用上述材料制造本发明具有粘着性的导电片的方法将在下面说明。
(制造具有粘着性的导电片的方法)
(第一实例)
在第一实例中，将本发明聚酯树脂溶解在溶剂中，以获得聚酯树脂溶液。将本发明导电微粒(例如，银微粒)和聚酯树脂溶液混合。然后，使用例如三辊系统捏合该混合物，以制备导电的清漆。对于捏合手段没有特殊的限制，通常可以使用三辊系统。
将该导电的清漆均匀地覆盖在具有剥离功能的塑料膜(例如，由Teijin DupontFilm有限公司制造的Purex)上，随后干燥。
优选的干燥环境如下：干燥温度25至100℃，干燥时间5分钟至60分钟。
涂覆的清漆的膜厚依赖于随后的干燥条件和要制得的具有粘着性的导电片的厚度，但是通常优选在涂覆状态下为100μm或更小。所述涂覆状态是指干燥之前的湿状态。
通过从具有剥离功能的塑料膜剥下干燥的导电清漆，获得本发明具有粘着性的导电片。所述具有剥离功能的塑料膜(例如，由Teijin Dupont Film有限公司制造的Purex)可以保留至导电片被使用时才除去，以防止导电片互相粘连。
这样获得的具有粘着性的导电片的厚度较好为50μm或更小。
(第二实例)
在第二实例中，将本发明环氧树脂溶解在溶剂中，以获得环氧树脂溶液。然后将本发明酚基固化剂溶解在溶液中，以获得酚基固化剂溶液。
将第一实例中制备的聚酯树脂溶液，所述环氧树脂溶液，所述酚基树脂溶液，和本发明导电微粒(例如银微粒)，混合在一起。聚酯树脂溶液、环氧树脂溶液和酚基固化剂溶液的混合比率优选为90∶7∶3至50∶35∶15。
然后捏合该混合物以制备导电清漆。可以使用在第一实例中描述的捏合手段。
将该导电清漆均匀地涂覆在具有剥离功能的塑料膜(例如，由Teijin DupontFilm有限公司制造的Purex)上，随后干燥。干燥条件和覆盖的清漆的膜厚与第一实例中的相同。
通过从具有剥离功能的塑料膜剥下干燥的导电清漆，获得本发明具有粘着性的导电片。与第一实例类似，可将具有剥离功能的塑料膜保留至导电片被使用为止，以防止导电片互相粘连。
这样获得的具有粘着性的导电片的厚度优选50μm或更小。
【3.导电粘合剂】
对于导电粘合剂没有特殊的限制，只要它可以在制造本发明电子元件过程中用于粘结，或者在制造电容器的过程中用于连接即可。因此，可以使用市售产品，例如，Dotite(由Fujikura Kasei有限公司制造)和Unimec(由Namics有限公司制造)。此外，可以适当地混合并使用液体环氧树脂(例如，EPON828(由HexionSpecialty Chemical有限公司制造))、活性稀释剂(例如，Epodil 749(由Air Productsand Chemical有限公司制造))、单种液体类型的固化剂(例如，咪唑基固化剂(由Shikoku Chemical有限公司制造))或两种液体类型的固化剂(例如，胺固化剂(由Air Products and Chemical有限公司制造))以及导电微粒。
实施例
实施例1
将总量为30g的具有99℃软化点的聚酯树脂(由Bostik公司制造的Vitel3550B)溶解在70g的环己酮中，从而获得聚酯树脂溶液。然后，将63g银粉末(平均粒径为3μm)和37g所述树脂溶液混合，并用三辊系统捏合，生产出导电清漆。
将该清漆均匀地涂覆在塑料膜(由Teijin DuPont Film有限公司制造的Purex)上，并在80℃干燥5分钟。从该塑料膜上剥离干燥的导电清漆被，获得具有粘着性且厚度约为35μm的导电片。
如图2A至2C所示，将具有粘着性的导电片缠绕在陶瓷基片上，并在160℃加热60分钟，以获得图1中所示的电子元件。
将总量86g的银粉末(平均粒径3μm)与9份液体环氧树脂(EPON828，由Hexion Specialty Chemical有限公司制造)，4份1，6-己二醇二缩水甘油醚(SakamotoYakuhin Kogyo KK)，1份双氰胺，和0.3份咪唑基固化剂(2P4MHZ，由ShikokuChemical有限公司制造)混合，用三辊系统捏合这些组分，获得导电粘合剂。
使用导电粘合剂叠合五个图1中所示的电子元件，并在160℃加热1个小时，以获得具有图4C中所示的叠合结构的叠合电子元件。
冷却后测量具有图4C所示叠合结构的叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是0.09Ω。电子元件的厚度是4.1mm，并具有面内均匀性。
图1所示电子元件的上部和下部之间的电阻是0.07Ω，并且一个这种电子元件的厚度是0.68mm。
实施例2
用与实施例1相同的方法制得具有粘着性并且厚度约为35μm的导电片。
将具有粘着性的导电片和五个陶瓷基片交替叠合，并在160℃加热60分钟，以获得具有图5A和图5B中所示叠合结构的叠合电子元件。
在冷却后测量具有图5A和图5B中所示叠合结构的叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是0.74Ω。电子元件的厚度是3.4mm，并具有面内均匀性。
叠合电子元件的最上层表面和最下层表面之间的电阻高于实施例1中的电阻，因为叠合结构是不同的。
实施例3
将总量为50g的具有92℃软化点的环氧树脂(由Dow Chemical有限公司制造的DER642U)溶解在50g的卡必醇醋酸酯中，以获得环氧树脂溶液。将总量为50g的具有83℃软化点的酚基固化剂(DEH81，由Dow Chemical有限公司制造)溶解在50g的卡必醇醋酸酯中，以产生酚基固化剂溶液。
将总量为34g在实施例2中生产的聚酯树脂溶液，1.5g所述环氧树脂溶液，0.7g所述酚基固化剂溶液，以及64g银粉末(平均粒径3μm)混合在一起，并用三辊单元捏合，以产生导电清漆。
将该清漆均匀地涂覆在塑料膜(由Teijin Dupont Film有限公司制造的Purex)上，并在80℃干燥5分钟。干燥的导电清漆被从塑料膜剥离，获得具有粘着性且厚度约为40μm的导电片。
以与实施例2相同的方式将具有粘着性的导电片和五个陶瓷基片交替叠合。随后在160℃加热60分钟，生产出具有图5A和图5B中所示的叠合结构的叠合电子元件。
在冷却后测量这个叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是3.1Ω。电子元件的厚度是3.4mm，并具有面内均匀性。
实施例4
用与实施例1相同的方式获得具有粘着性并且厚度约为35μm的导电片。
将具有粘着性的导电片缠绕在陶瓷基片上，以覆盖其上表面和下表面，及其四个侧面中的仅一个侧面。随后在160℃加热60分钟，生产出图3中所示的电子元件。
叠合图3中示出的五个电子元件，以便覆盖有具有粘着性的导电片的侧面以互相不同的方向取向。这种情况下用导电粘合剂将电子元件连接在一起。将该叠合结构在160℃加热60分钟，获得具有图7B中所示的叠合结构的电子元件。
在冷却后测量这个叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是0.26Ω。电子元件的厚度是4.0mm，并具有面内均匀性。
实施例5
用与实施例1中相同的方式获得具有粘着性并且厚度约为35μm的导电片。
将具有粘着性的导电片如图5A和图5B中所示与五个陶瓷基片交替叠合。然后，覆盖有具有粘着性的导电片的两个侧面被进一步覆盖具有粘着性的导电片。随后在160℃加热60分钟，生产出具有图5D所示叠合结构的叠合电子元件。
在冷却后测量这个叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是0.09Ω。电子元件的厚度是3.4mm，并具有面内均匀性。
实施例6
用具有粘着性的导电片将基片粘结在一起，而不是如实施例1那样使用导电粘合剂，并在160℃加热60分钟，以获得具有图4D所示叠合结构的电子元件。
在冷却后测量这个叠合电子元件的最上层表面和最下层表面之间的电阻，获得的值是0.13Ω。电子元件的厚度是3.7mm，并具有面内均匀性。
如实施例1至6中所示，当通过使用具有粘着性的导电片形成叠合电子元件时，可以容易地形成具有均匀厚度的导电层。而且，导电层形成时不需要采用高压，因此对基片的损坏减少了。
如实施例2，3，5和6中所示，当使用具有粘着性的导电片作为导电粘合剂进行层之间的连接时，叠合元件的厚度可以被进一步减小。当使用这种叠合元件时，例如，在电容器中，这种特征对ESR(等效串联电阻)值的减小作出了贡献，其中ESR值是电容器的特性中的一个。

Claims (14)

1.一种电子元件，包括：
基片；以及
具有粘着性并附着在所述基片上的导电片。
2.根据权利要求1的电子元件，其特征在于所述具有粘着性的导电片放置得覆盖所述基片的上表面，下表面和至少一个侧面。
3.根据权利要求1的电子元件，其特征在于所述基片由绝缘体或导体和绝缘体形成。
4.根据权利要求1的电子元件，其特征在于所述基片由陶瓷，或铝，钽，铌，或者其氧化物或氮化物制成。
5.一种电容器，它包括权利要求1的电子元件。
6.一种叠合电子元件，其中叠合有两个或更多个基片，所述基片附着有具有粘着性的导电片。
7.根据权利要求6的叠合电子元件，其特征在于所述电子元件利用具有粘着性的导电片的粘着力互相粘结。
8.根据权利要求6的叠合电子元件，其特征在于所述电子元件利用导电粘合剂互相粘结。
9.根据权利要求6的叠合电子元件，其特征在于所述基片由绝缘体或导体和绝缘体形成。
10.根据权利要求6的叠合电子元件，其特征在于所述基片由陶瓷，或铝，钽，铌，或者其氧化物或氮化物制成。
11.一种电容器，它具有权利要求6的叠合电子元件。
12.根据权利要求11的电容器，其特征在于所述基片由绝缘体或导体和绝缘体形成。
13.根据权利要求11的电容器，其特征在于所述基片选自陶瓷；铝及其氧化物或氮化物；钽及其氧化物或氮化物；铌及其氧化物或氮化物；以及铝，钽，或铌的氧化物或氮化物。
14.根据权利要求11的电容器，其特征在于所述基片是金属片，其包括金属铝，该金属铝带有通过转换处理形成在其表面上的氧化物涂层膜。
CNA200710142114XA 2006-06-30 2007-07-02 电子元件和电容器 Pending CN101163374A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006182583A JP2008010797A (ja) 2006-06-30 2006-06-30 電子部品およびコンデンサ
JP2006182583 2006-06-30
US11/638,213 2006-12-13

Publications (1)

Publication Number Publication Date
CN101163374A true CN101163374A (zh) 2008-04-16

Family

ID=38876365

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710142114XA Pending CN101163374A (zh) 2006-06-30 2007-07-02 电子元件和电容器

Country Status (4)

Country Link
US (1) US20080002331A1 (zh)
JP (1) JP2008010797A (zh)
CN (1) CN101163374A (zh)
TW (1) TW200818224A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180701A (zh) * 2016-03-09 2017-09-19 湖北工业株式会社 电解电容器用引线端子、电解电容器以及电解电容器的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866018B2 (en) * 2009-01-12 2014-10-21 Oak-Mitsui Technologies Llc Passive electrical devices and methods of fabricating passive electrical devices
US20110304305A1 (en) * 2010-06-15 2011-12-15 Nokia Corporation apparatus and method for a capacitive element in a structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408345B (en) * 1998-04-21 2000-10-11 Matsushita Electric Ind Co Ltd Capacitor and its manufacturing method
JP3881480B2 (ja) * 1999-10-14 2007-02-14 ローム株式会社 固体電解コンデンサおよびその製法
TWI284335B (en) * 2002-07-10 2007-07-21 Matsushita Electric Ind Co Ltd Anode member for solid electrolytic condenser and solid electrolytic condenser using the anode member
US7265965B2 (en) * 2004-07-07 2007-09-04 Showa Denko K.K. Capacitor element and carbon paste
TW200701280A (en) * 2005-05-17 2007-01-01 Matsushita Electric Ind Co Ltd Solid electrolytic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180701A (zh) * 2016-03-09 2017-09-19 湖北工业株式会社 电解电容器用引线端子、电解电容器以及电解电容器的制造方法

Also Published As

Publication number Publication date
JP2008010797A (ja) 2008-01-17
TW200818224A (en) 2008-04-16
US20080002331A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
CN100376126C (zh) 柔性基板、多层柔性基板及它们的制造方法
TWI477229B (zh) Printed wiring board with shielding film and printed wiring board
KR20090047328A (ko) 도전성 페이스트 및 이를 이용한 인쇄회로기판
CN110662347A (zh) 电磁波屏蔽膜、柔性印刷布线板以及它们的制造方法
US8541687B2 (en) Coreless layer buildup structure
KR20010083236A (ko) 접속재료
TWI846693B (zh) 附轉印膜之電磁波屏蔽膜、附轉印膜之電磁波屏蔽膜之製造方法及屏蔽印刷配線板之製造方法
CN101530014A (zh) 多层印刷线路板及其制造方法
US8309853B2 (en) Flexible printed wiring board
TWI656811B (zh) Printed wiring board and method of manufacturing same
EP4163347A1 (en) Method for producing bonded body, bonded body, and hot melt adhesive sheet containing electroconductive particles
CN101163374A (zh) 电子元件和电容器
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
CN105008475B (zh) 粘接片及粘接片的制造方法
US8536459B2 (en) Coreless layer buildup structure with LGA
JP2006324571A (ja) 配線基板およびその製造方法
JP6307191B2 (ja) プレス接着用金属箔及び電子部品パッケージ
JP5082296B2 (ja) 配線付き接着剤及び回路接続構造
JP3982444B2 (ja) 異方性導電接着材
WO2007043438A1 (ja) 多層プリント配線板及びその製造方法
JP6321944B2 (ja) プレス接着用金属箔及び電子部品パッケージ
WO2012011165A1 (ja) 多層プリント配線板およびその製造方法
KR20080002699A (ko) 전자 부품 및 커패시터
CN108091484A (zh) 电容器及用于制造电容器的方法
JP4763813B2 (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080416