CN101158868A - 基于总线低压差分信号传输的双机数据交换模块 - Google Patents

基于总线低压差分信号传输的双机数据交换模块 Download PDF

Info

Publication number
CN101158868A
CN101158868A CNA2007101325852A CN200710132585A CN101158868A CN 101158868 A CN101158868 A CN 101158868A CN A2007101325852 A CNA2007101325852 A CN A2007101325852A CN 200710132585 A CN200710132585 A CN 200710132585A CN 101158868 A CN101158868 A CN 101158868A
Authority
CN
China
Prior art keywords
control circuit
gate array
programmable gate
blvds
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101325852A
Other languages
English (en)
Other versions
CN100498619C (zh
Inventor
刘俊
王永生
朱华明
伍道勇
陈劼
董雪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINZHI SCIENCE AND TECHNOLOGY Co Ltd JIANGSU
Original Assignee
JINZHI SCIENCE AND TECHNOLOGY Co Ltd JIANGSU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINZHI SCIENCE AND TECHNOLOGY Co Ltd JIANGSU filed Critical JINZHI SCIENCE AND TECHNOLOGY Co Ltd JIANGSU
Priority to CNB2007101325852A priority Critical patent/CN100498619C/zh
Publication of CN101158868A publication Critical patent/CN101158868A/zh
Application granted granted Critical
Publication of CN100498619C publication Critical patent/CN100498619C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Logic Circuits (AREA)

Abstract

基于总线低压差分信号传输的双机数据交换模块主要用于完成通信管理单元冗余系统配置下主机与从机间数据交换的功能，保证数据传输的实时性及可靠性，该模块包括：现场可编程门阵列FPGA控制电路(1)、复杂可编程逻辑器件CPLD控制电路(2)、高速双端口RAM存储器控制电路(3)、BLVDS接口电阻匹配电路(4)及电源供给电路(5)；其中，现场可编程门阵列FPGA控制电路、复杂可编程逻辑器件CPLD控制电路分别通过数据、地址、控制信号线与高速双端口RAM存储器控制电路以及背板总线端子连接，现场可编程门阵列FPGA控制电路通过FPGA器件的差分信号引脚与BLVDS接口电阻匹配电路连接，BLVDS接口电阻匹配电路通过BLVDS输出端子(6)输出信号。

Description

基于总线低压差分信号传输的双机数据交换模块
技术领域
本发明是电厂ECS(电气控制系统)或变电站综合自动化系统中通信管理单元装置的一部分，主要用于完成通信管理单元冗余系统配置下主机与从机间数据交换的功能，保证数据传输的实时性及可靠性，属于电厂电气控制系统或变电站综合自动化系统制造的技术领域。
背景技术
电厂ECS(电气控制系统)或变电站综合自动化系统中为确保通信系统的可靠性和安全性，一般要求通信管理单元配置为双机冗余系统，其一为主机，另一为从机。当主机出现故障时，从机立即升级为主机，承担通信任务，主机降为从机。为了实现主/从机数据交换的高速、可靠的无缝传输，考虑使用总线低压差分信号传输方式来实现双机切换的硬件接口设计。
低压差分信号LVDS(Low Voltage Differential Signal)是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1.4Gb/s)、低功耗及低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优先方案；可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通信系统的设计。
总线低压差分信号BLVDS(Bus-LVDS)是LVDS技术在多点通信领域的扩展，具有总线仲裁功能、更大的驱动电流(10mA)和更好的阻抗匹配设计。Bus-LVDS解决方案的主要用途是进行系统内的数据传输。若采用系统间的协议进行系统内的数据传输，软/硬件方面的成本开支太昂贵，因此设计简单而成本较低的BLVDS链接便成为极具吸引力的另类选择。BLVDS解决方案除了可以支持电路板内的数据传输外，也可确保电路板、模块、机架、机柜或机箱与机箱之间可以进行数据传输，其数据传输介质包括铜缆或印制电路板(PCB)电路。
本模块使用总线BLVDS硬件接口方式实现主/从机间的数据传输，在硬件上保证数据传输的高速性、可靠性及稳定性，能够满足实际应用的需求。
发明内容
技术问题：本发明的主要目的是提供一种基于总线低压差分信号传输的双机数据交换模块，采用总线低压差分信号BLVDS实现通信管理机冗余系统配置中主/从机之间的数据交换，通过采用具有BLVDS接口的大规模现场可编程门阵列FPGA器件进行背板总线外扩，加以高速可编程逻辑器件CPLD实现相关的控制逻辑，配以大容量高速双端口RAM存储器进行数据交换，从而实现了通信管理机的主/从机之间的高速、可靠的数据传输。
技术方案：本发明的上述目的是这样实现的：该模块包括现场可编程门阵列FPGA控制电路、复杂可编程逻辑器件CPLD控制电路、高速双端口RAM存储器控制电路、BLVDS接口电阻匹配电路及电源供给电路；其中，现场可编程门阵列FPGA控制电路、复杂可编程逻辑器件CPLD控制电路分别通过数据、地址、控制信号线与高速双端口RAM存储器控制电路以及背板总线端子连接，现场可编程门阵列FPGA控制电路通过FPGA器件的差分信号引脚与BLVDS接口电阻匹配电路连接，BLVDS接口电阻匹配电路通过BLVDS输出端子输出信号。
上述现场可编程门阵列FPGA控制电路主要由现场可编程门阵列FPGA器件、串行FLASH存储器、JTAG(Joint Test Action Group，一种国际标准测试协议)接口电路及其相应的电阻、电容器件组成；串行FLASH存储器的控制、数据信号线与现场可编程门阵列FPGA器件相连，现场可编程门阵列FPGA器件的BLVDS信号引脚输出至BLVDS接口电阻匹配电路；现场可编程门阵列FPGA器件还与背板总线端子的数据、地址、控制信号线相连；高速双端口RAM存储器控制电路中的高速双端口RAM存储器其中一端口侧的数据、地址、控制信号线与现场可编程门阵列FPGA器件相连，JTAG接口信号线与现场可编程门阵列FPGA器件的JTAG调试引脚连接。
上述复杂可编程逻辑器件CPLD控制电路主要由复杂可编程逻辑器件CPLD及JTAG接口电路组成；复杂可编程逻辑器件CPLD与背板总线端子的数据、地址、控制信号线相连，同时还与高速双端口RAM存储器的另一端口侧的数据、地址、控制信号线相连，JTAG信号与复杂可编程逻辑器件CPLD的JTAG调试引脚连接。
上述高速双端口RAM存储器控制电路主要由高速双端口RAM存储器及其相应的电阻、电容器件组成；双端口RAM存储器其中的一端口侧的数据、地址、控制信号线与现场可编程门阵列FPGA器件相连，另一端口侧的数据、地址、控制信号线与复杂可编程逻辑器件CPLD相连。
上述BLVDS接口电阻匹配电路主要由串联匹配电阻及并联匹配电阻组成，串联电阻的一端与现场可编程门阵列FPGA器件的BLVDS信号输出相连，另一端与模块的BLVDS输出端子相连，并联电阻并联于输出端子上的差分信号线上。
上述电源供电电路由三片低压差线性稳压器实现，低压差线性稳压器的输入为系统背板所提供的电压，其一稳压器输出为高速可编程逻辑器件CPLD的IO供电电压、高速双端口RAM存储器电源及串行FLASH存储器的电源电压；另一稳压器输出为现场可编程门阵列FPGA器件的IO供电电压；再一稳压器为FPGA的内核供电电压。
本发明的工作原理是：当通信管理单元装置配置为双机冗余系统工作时，通过设置双机数据交换模块的控制访问权从而实现双机的数据交换。其具体控制方法为：
主机微处理器CPU访问主机内的数据交换模块，通过设置相应的控制逻辑，使主机内的高速双端口RAM存储器读写有效，即主机微处理器CPU可以访问主机内双机数据交换模块的高速双端口RAM存储器。
从机的微处理器CPU通过设置从机内的双机数据交换模块的控制逻辑，可以直接通过BLVDS总线访问主机上的双机数据交换模块的高速双端口RAM存储器。
通过以上设置，主/从机通过对主机内的高速双端口RAM存储器的访问实现通信管理机的主/从机之间的数据传输。
有益效果：本发明的整个电路具有如下特点：采用基于总线低压差分信号BLVDS传输方式的硬件连接设计，保证主/从系统数据交换的高速性、可靠性；采用现场可编程门阵列FPGA器件实现总线低压差分信号BLVDS的数据链路，相比采用专用的BLVDS控制芯片可大幅减少芯片数量，降低成本，提高系统安全可靠性，同时具有更大的灵活性和后向兼容性。
附图说明
图1是本发明模块的现场可编程门阵列FPGA器件控制电路原理图。
图2是本发明模块的复杂可编程逻辑器件CPLD控制电路原理图。
图3是本发明模块的高速双端口RAM存储器控制电路原理图。
图4是本发明模块的BLVDS接口电阻匹配电路原理图。
图5是本发明模块的电源供给电路原理图。
图6是本发明模块的电路原理框图。
图7是本发明模块在主/从机配置中的数据交换原理示意图。
具体实现方式
下面结合附图，对本发明的具体实现作进一步详细的描述。
参见图6，本发明基于总线低压差分信号BLVDS传输的双机数据交换模块电路主要包括：现场可编程门阵列FPGA控制电路1、复杂可编程逻辑器件CPLD控制电路2、高速双端口RAM存储器控制电路3、BLVDS接口电阻匹配电路4及电源供给电路5；其中，现场可编程门阵列FPGA控制电路1、复杂可编程逻辑器件CPLD控制电路2分别通过数据、地址、控制信号线与高速双端口RAM存储器控制电路3以及背板总线端子7连接，现场可编程门阵列FPGA控制电路1通过FPGA器件的差分信号引脚与BLVDS接口电阻匹配电路4连接，BLVDS接口电阻匹配电路4通过BLVDS输出端子6输出信号。
参见图1，本发明的现场可编程门阵列FPGA器件控制电路中主要元件采用LATTICE公司的LFEC3E型号的FPGA芯片U7，此款FPGA具有丰富的资源，可提供多种电平接口，本模块中使用了BLVDS和TTL两种电平标准，U7通过地址总线SA[19..0]、数据总线SD[7..0]及相应的控制信号线SMEMWR、SMEMRD与背板总线相连，同时通过地址总线R_R_A[14..0]、数据总线R_R_D[7..0]及相应的控制信号线与高速双端口RAM存储器U14右侧端口的地址、数据、控制信号线相连，还通过地址差分信号总线R_ADDRPN[19..0]、数据差分信号总线R_DATAPN[7..0]与电阻匹配网络相连。现场可编程门阵列FPGA器件控制电路一方面实现TTL标准电平的背板总线和BLVDS标准电平传输总线间的接口，同时还实现了微处理器对高速双端口RAM存储器的访问权限控制功能。电路中的串行FLASH存储器的U6为SST25VF020芯片，共有2Mbit存储单元。其与现场可编程门阵列FPGA器件相连，实现程序存储功能，上电时，加载程序给现场可编程门阵列FPGA器件U7，使U7正常运行。电路中的JP4为JTAG加载端子，与现场可编程门阵列FPGA的JTAG调试接口相连，用来将计算机中编译的程序加载到串行FLASH存储器内。
参见图2，本发明的复杂可编程逻辑器件CPLD控制电路中采用Xilinx公司的X95108可编程逻辑器件U13来实现。其引入背板总线的地址总线SA[19..0]、数据总线SD[7..0]及相应的控制信号线SMEMWR、SMEMRD，同时也与现场可编程门阵列FPGA器件U7相连。背板总线为TTL电平信号系统，复杂可编程逻辑器件CPLD实现电平转换功能，同时U13也通过数据总线XDATA[7..0]、地址总线ADDR[14..0]及相应的控制信号线与高速双端口RAM存储器U14左侧另一端口的地址、数据、控制信号线相连，实现了通信管理机的CPU访问控制权的控制及背板总线对高速双端口RAM存储器的访问控制。
参见图3，本发明的高速双端口RAM存储器控制电路中U14采用IDT公司的高速、大容量双端口RAM存储器IDT70V06，其具有16k×8位的RAM空间，访问时间为25ns，带有两个独立的数据、地址和控制信号端口，片内带有硬件端口仲裁电路，以保证存储器中的任何单元被两个端口有序地读写，避免双CPU系统对数据读写发生争用。本发明中其一端口的地址、数据、控制信号线与复杂可编程逻辑器件CPLD U13相连，另一端口地址、数据、控制信号线与现场可编程门阵列FPGA器件U7相连，实现双机数据的高速交换。
参见图4，本发明的BLVDS接口电阻匹配电路中对BLVDS输出信号进行了电阻匹配，分别对差分信号串入80欧姆的串行电阻，差分信号之间用75欧姆电阻并接，消除信号干扰，增强信号的完整性。
参见图5，本发明的电源供给电路采用了3片低压差线性稳压器来实现，低压差线性稳压器的输入为系统背板的输入电压，其一U8采用SPX1117M3-3.3低压差线性稳压器，输出为高速可编程逻辑器件CPLD的IO供电电压、高速双端口RAM存储器电源及串行FLASH存储器的电源电压3.3V；另一稳压器U9采用SPX1117M3-2.5低压差线性稳压器，输出为现场可编程门阵列FPGA器件的IO供电电压2.5V；再一稳压器U10采用MCP1700-120，主要为FPGA的内核供电电压1.2V。
参见图7，本发明基于总线低压差分信号传输的双机数据交换模块电路主要是通过如下控制方法实现的。在实际的应用系统中，配置了双机冗余通信管理机，右侧为主机A及其内部带有的双机数据交换模块，左侧为从机B及其内部的双机数据交换模块。右侧主机A的微处理器CPU可以通过背板总线A7对其机箱内的双机数据交换模块进行访问，主机A的微处理器CPU经由背板总线A7对高速可编程逻辑器件CPLD的A2进行控制，设置其对高速双端口RAM存储器A3访问控制权，这样主机A的微处理器CPU可以访问双端口RAM存储器A3的一个端口；而从机B的微处理器CPU可以通过背板总线B7对其机箱内部的双机数据交换模块进行访问，从机B的微处理器CPU经由背板总线B7对现场可编程门阵列FPGA器件B1进行控制，禁止其对高速双端口RAM存储器B3访问控制权，同时配置现场可编程门阵列FPGA器件B1的BLVDS的信号输出，这样从机B的微处理器CPU经由背板总线B7到现场可编程门阵列FPGA器件B1，再通过BLVDS接口电阻匹配电路到BLVDS接口端子B6，再经过主/从机之间的连接电缆到主机A的BLVDS接口端子A6，经由BLVDS接口电阻匹配电路A4，再到现场可编程门阵列FPGA器件A1，再经现场可编程门阵列FPGA器件A1的访问控制权控制，可以访问高速双端口RAM存储器A3的另外一个端口。这样通过以上所描述的信号链路实现了主/从机之间的高速、实时数据交换。
最后应说明，本发明的实施仅用于说明技术方案而非限制。以上对本发明进行了详细说明，使普通技术人员也可以理解，并且其依然可以对发明所揭示的技术方案进行修改或者等同替换。而一切不脱离本发明技术方案的精神和范围的修改和替换，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种基于总线低压差分信号传输的双机数据交换模块，其特征是该模块包括：现场可编程门阵列FPGA控制电路(1)、复杂可编程逻辑器件CPLD控制电路(2)、高速双端口RAM存储器控制电路(3)、BLVDS接口电阻匹配电路(4)及电源供给电路(5)；其中，现场可编程门阵列FPGA控制电路(1)、复杂可编程逻辑器件CPLD控制电路(2)分别通过数据、地址、控制信号线与高速双端口RAM存储器控制电路(3)以及背板总线端子(7)连接，现场可编程门阵列FPGA控制电路(1)通过FPGA器件的差分信号引脚与BLVDS接口电阻匹配电路(4)连接，BLVDS接口电阻匹配电路(4)通过BLVDS输出端子(6)输出信号。
2.根据权利要求1所述的一种基于总线低压差分信号传输的双机数据交换模块，其特征在于：现场可编程门阵列FPGA控制电路(1)主要由现场可编程门阵列FPGA器件、串行FLASH存储器、JTAG接口电路及其相应的电阻、电容器件组成；串行FLASH存储器的控制、数据信号线与现场可编程门阵列FPGA器件相连，现场可编程门阵列FPGA器件的BLVDS信号引脚输出至BLVDS接口电阻匹配电路(4)；现场可编程门阵列FPGA器件还与背板总线端子(7)的数据、地址、控制信号线相连；高速双端口RAM存储器控制电路(3)中的高速双端口RAM存储器其中第一端口侧的数据、地址、控制信号线与现场可编程门阵列FPGA器件相连，JTAG接口信号与现场可编程门阵列FPGA器件的JTAG调试引脚连接。
3.根据权利要求1所述的一种基于总线低压差分信号传输的双机数据交换模块，其特征在于：复杂可编程逻辑器件CPLD控制电路(2)主要由复杂可编程逻辑器件CPLD及JTAG接口电路组成；复杂可编程逻辑器件CPLD与背板总线端子(7)的数据、地址、控制信号线相连，同时还与高速双端口RAM存储器的另第二端口侧的数据、地址、控制信号线相连，JTAG信号与复杂可编程逻辑器件CPLD的JTAG调试引脚连接。
4.根据权利要求1所述的一种基于总线低压差分信号传输的双机数据交换模块，其特征在于：高速双端口RAM存储器控制电路(3)主要由高速双端口RAM存储器及其相应的电阻、电容器件组成；双端口RAM存储器其中的一端口侧的数据、地址、控制信号线与现场可编程门阵列FPGA器件相连，另一端口侧的数据、地址、控制信号线与复杂可编程逻辑器件CPLD相连。
5.根据权利要求1所述的一种基于总线低压差分信号传输的双机数据交换模块，其特征在于：BLVDS接口电阻匹配电路(4)主要由串联匹配电阻及并联匹配电阻组成，串联电阻的一端与现场可编程门阵列FPGA器件的BLVDS信号输出相连，另一端与模块的BLVDS输出端子相连，并联电阻并联于输出端子上的差分信号线上。
6.根据权利要求1所述的一种基于总线低压差分信号传输的双机数据交换模块，其特征在于：电源供电电路(5)由三片低压差线性稳压器实现，低压差线性稳压器的输入为系统背板所提供的电压，其一稳压器输出为高速可编程逻辑器件CPLD的IO供电电压、高速双端口RAM存储器电源及串行FLASH存储器的电源电压；另一稳压器输出为现场可编程门阵列FPGA器件的IO供电电压；再一稳压器为FPGA的内核供电电压。
CNB2007101325852A 2007-09-21 2007-09-21 基于总线低压差分信号传输的双机数据交换模块 Expired - Fee Related CN100498619C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101325852A CN100498619C (zh) 2007-09-21 2007-09-21 基于总线低压差分信号传输的双机数据交换模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101325852A CN100498619C (zh) 2007-09-21 2007-09-21 基于总线低压差分信号传输的双机数据交换模块

Publications (2)

Publication Number Publication Date
CN101158868A true CN101158868A (zh) 2008-04-09
CN100498619C CN100498619C (zh) 2009-06-10

Family

ID=39306988

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101325852A Expired - Fee Related CN100498619C (zh) 2007-09-21 2007-09-21 基于总线低压差分信号传输的双机数据交换模块

Country Status (1)

Country Link
CN (1) CN100498619C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103186A (zh) * 2009-12-18 2011-06-22 上海贝尔股份有限公司 一种fpga调试方法及其设备
CN104678757A (zh) * 2013-12-02 2015-06-03 景德镇昌航航空高新技术有限责任公司 一种直升机发动机双余度燃油调节控制器
CN105827554A (zh) * 2016-03-10 2016-08-03 重庆大学 一种FlexRay总线节点匹配电阻的优化方法及装置
CN107368444A (zh) * 2017-08-02 2017-11-21 杭州迪普科技股份有限公司 电子设备
CN108228502A (zh) * 2016-12-14 2018-06-29 中国航空工业集团公司西安航空计算技术研究所 一种满足arinc659总线电气特性的背板
CN109739697A (zh) * 2018-12-13 2019-05-10 北京计算机技术及应用研究所 一种基于高速数据交换的强实时性双机同步容错系统
CN110058517A (zh) * 2018-01-19 2019-07-26 通用电气航空系统有限责任公司 无人驾驶载具控制系统
CN110096010A (zh) * 2019-05-14 2019-08-06 广州致远电子有限公司 核心板及设备
CN110519141A (zh) * 2019-08-22 2019-11-29 深圳龙电电气股份有限公司 一种主从机通讯电路及通讯装置
CN113595843A (zh) * 2021-07-28 2021-11-02 浙江中控技术股份有限公司 一种基于blvds信号中继装置的控制系统
CN114443517A (zh) * 2021-12-30 2022-05-06 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103186A (zh) * 2009-12-18 2011-06-22 上海贝尔股份有限公司 一种fpga调试方法及其设备
CN104678757A (zh) * 2013-12-02 2015-06-03 景德镇昌航航空高新技术有限责任公司 一种直升机发动机双余度燃油调节控制器
CN105827554A (zh) * 2016-03-10 2016-08-03 重庆大学 一种FlexRay总线节点匹配电阻的优化方法及装置
CN105827554B (zh) * 2016-03-10 2019-02-15 重庆大学 一种FlexRay总线节点匹配电阻的优化方法及装置
CN108228502B (zh) * 2016-12-14 2021-03-26 中国航空工业集团公司西安航空计算技术研究所 一种满足arinc659总线电气特性的背板
CN108228502A (zh) * 2016-12-14 2018-06-29 中国航空工业集团公司西安航空计算技术研究所 一种满足arinc659总线电气特性的背板
CN107368444A (zh) * 2017-08-02 2017-11-21 杭州迪普科技股份有限公司 电子设备
CN110058517A (zh) * 2018-01-19 2019-07-26 通用电气航空系统有限责任公司 无人驾驶载具控制系统
CN109739697A (zh) * 2018-12-13 2019-05-10 北京计算机技术及应用研究所 一种基于高速数据交换的强实时性双机同步容错系统
CN110096010A (zh) * 2019-05-14 2019-08-06 广州致远电子有限公司 核心板及设备
CN110519141A (zh) * 2019-08-22 2019-11-29 深圳龙电电气股份有限公司 一种主从机通讯电路及通讯装置
CN113595843A (zh) * 2021-07-28 2021-11-02 浙江中控技术股份有限公司 一种基于blvds信号中继装置的控制系统
CN114443517A (zh) * 2021-12-30 2022-05-06 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统
CN114443517B (zh) * 2021-12-30 2023-05-26 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统

Also Published As

Publication number Publication date
CN100498619C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
CN100498619C (zh) 基于总线低压差分信号传输的双机数据交换模块
CN101989763B (zh) 一种供电备份系统、装置及通信设备
CN204009877U (zh) 一种综合数据采集和控制装置
CN101000591A (zh) 基于嵌入式cpu的双机冗余系统
CN205139890U (zh) 一种基于x86架构的双控双活存储系统
CN101944002B (zh) 一种增益可调的多功能数据采集卡
CN106897243A (zh) 改进型服务器和存储设备
CN102880235B (zh) 基于龙芯2f cpu的单板计算机及其复位管理和使用方法
CN206807466U (zh) 一种基于pcie非透明桥的高可用冗余加密终端
CN105259853A (zh) 一种冗余现场总线i/o控制装置
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN201084008Y (zh) 基于总线低压差分信号传输的双机数据交换模块
CN203858630U (zh) Pcie接口切换装置
CN201570908U (zh) 一种数据共享集中式数字化变电站监控保护装置
CN101561663B (zh) 一种运动控制系统及其控制方法
CN207008492U (zh) 一种模块化服务器及底板
CN206479922U (zh) 高密服务器硬盘背板
CN105262659A (zh) 基于fpga芯片的hdlc协议控制器
CN205608716U (zh) 一种多组光模块通信接口切换电路
CN103530256A (zh) CPCIe和PCI协议数据的处理装置及方法
CN104915313B (zh) 一种采用fpga实现电平转换的fmc板卡
CN204480237U (zh) 一种连接器、通用串行总线设备及智能终端设备
CN202413793U (zh) 电力机车牵引控制单元机箱及电力机车
CN207611382U (zh) 基于cpci总线的双机通讯冗余装置
CN203275589U (zh) 一种基于 can 总线的测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20170921

CF01 Termination of patent right due to non-payment of annual fee