CN101154942B - 缓冲电路及其控制方法 - Google Patents

缓冲电路及其控制方法 Download PDF

Info

Publication number
CN101154942B
CN101154942B CN2007101517392A CN200710151739A CN101154942B CN 101154942 B CN101154942 B CN 101154942B CN 2007101517392 A CN2007101517392 A CN 2007101517392A CN 200710151739 A CN200710151739 A CN 200710151739A CN 101154942 B CN101154942 B CN 101154942B
Authority
CN
China
Prior art keywords
channel transistor
type channel
switching device
output
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101517392A
Other languages
English (en)
Other versions
CN101154942A (zh
Inventor
铃木礼树
富田光明
永谷修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101154942A publication Critical patent/CN101154942A/zh
Application granted granted Critical
Publication of CN101154942B publication Critical patent/CN101154942B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

缓冲电路包括输出开关器件(M1、M2)，用于控制输出开关器件(M1、M2)进入导通状态的第一开关电路(M4、M5)，和用于控制输出开关器件进入非导通状态的第二开关电路(M3、M6)，还包括输出开关器件控制部分(20A、20B)，其中第一开关电路(M4、M5)与第二开关电路(M3、M6)之间的接点与输出开关器件(M1、M2)相连并且对应于输入和输出控制信号控制输出开关器件(M1、M2)进入导通或非导通状态，以及驱动能力改变部分(30A、30B)，所述驱动能力改变部分与第二开关电路(M3、M6)串联连接并且当输出控制信号处于禁止输入信号通过的输出禁止状态时限制输出开关器件(M1、M2)的驱动能力。

Description

缓冲电路及其控制方法
技术领域
本发明涉及一种缓冲电路以及其控制方法，该缓冲电路对应于输出控制信号允许输入信号通过或者禁止输入信号通过。
背景技术
正如日本未审专利公布62(1987)-020423和日本未审专利公布2000-232350所公开的，已经知道对应于输出控制信号允许输入信号通过或者禁止输入信号通过的缓冲电路。日本未审专利公布62(1987)-020423描述了一种缓冲电路，其包含：第一逻辑门电路，其中基准电势侧上的驱动MOSFET串联放置以便接收输出控制信号以及有待发送到外部终端的信号；第二逻辑门电路，其中基准电势侧上的驱动MOSFET并联放置以便接收输出控制信号以及有待发送到外部终端的信号；和输出电路，其包含依据第一和第二逻辑门电路或它们一起的输出信号被互补驱动至关断状态的P沟道MOSFET和N沟道MOSFET。
根据第一逻辑门电路(其中基准电势侧上的驱动MOSFET串联放置)的逻辑阈值电压和第二逻辑门电路(其中基准电势侧上的驱动MOSFET并联放置)的逻辑电压之间的电势差，通过利用时间差，上述缓冲电路防止输出电路的P沟道MOSFET和N沟道MOSFET同时变为导通状态。因此，上述缓冲电路能够防止电流在P沟道MOSFET和N沟道MOSFET中流动。
日本未审专利公布2000-232350描述了一种缓冲电路，当作为输出控制信号的使能信号控制该缓冲电路不从输出电路输出任何数据信号时，该缓冲电路将输出控制电路向信号变换部分输出的信号变换为低电平，而不管数据信号的值如何。
在上述的缓冲电路中，对应于该低电平信号，信号变换部分向输出电路的P沟道MOS晶体管的栅极发送高电平信号并且还向N沟道MOS晶体管的栅极发送低电平信号以便将两个晶体管都变为关断状态。因此，在上述的缓冲电路中，P沟道MOS晶体管和N沟道MOS晶体管不同时变为导通状态，从而防止贯通电流流向这两个晶体管。
图6中所示的缓冲电路100包括栅极电压控制电路120A、120B，它们用于控制P型沟道晶体管M1和N型沟道晶体管M2每一个的栅极电压，所述晶体管从数据输出端(OUT1)输出有待输入至使能控制输入端(IN2)的数据信号。在栅极电压控制电路120A中，设定P型沟道晶体管M3的电流驱动能力大于N型沟道晶体管M4的电流驱动能力。此外，在栅极电压控制电路120B中，设定N型沟道晶体管M6的电流驱动能力大于P型沟道晶体管M5的电流驱动能力。
当对电路进行控制使得从使能控制输入端(IN2)输入低电平的使能信号并且将由数据输入端(IN1)输入的数据信号从数据输出端(OUT1)输出时，如果数据信号从低电平变为高电平，则上述缓冲电路100如下工作。
在上述的缓冲电路100中，如图所示，当在图7中时间从0到t1的时段中低电平的使能信号C从使能控制输入端(IN2)输入并且高电平的数据信号A从数据输入端(IN1)输入时，高电平信号和低电平信号被输入到与非门电路NAND。图中的参考数字41、43表示反相器。与非门电路NAND向P型沟道晶体管M5和N型沟道晶体管M6的每个栅极输出高电平信号。因此，在电流驱动能力大于P型沟道晶体管M5的N型沟道晶体管M6变为导通状态之后，P型沟道晶体管M5变为关断状态。因此，N型沟道晶体管M2的栅极电压G2固定为低电平电压以便在附图所示的时间0至t1的时段中将N型沟道晶体管M2变为关断状态。
在上述的缓冲电路100中，在N型沟道晶体管M2变为关断状态之后，P型沟道晶体管M1通过下述工作变为导通状态。其中，参考数字42代表反相器。如上文所述，如果低电平使能信号从使能控制输入端(IN2)输入而高电平使能信号从数据输入端(IN1)输入，则或非门电路NOR向P型沟道晶体管M3和N型沟道晶体管M4的每个栅极输出高电平信号。因此，在电流驱动能力大于N型沟道晶体管M4的P型沟道晶体管M3变为关断状态之后，N型沟道晶体管M4变为导通状态。因此，P型沟道晶体管M1的栅极电压G1固定为低电平电压以便在附图所示的时间0至t1的时段中将P型沟道晶体管M1变为导通状态。
如上文所述，在缓冲电路100中，晶体管M1、M2两者不同时变为导通状态，这是因为在N型沟道晶体管M2变为关断状态之后P型沟道晶体管M1变为导通状态，从而防止任何贯通电流流向晶体管M1和M2两者。
发明内容
当从使能控制输入端(IN2)输入低电平的使能信号C时，如果从数据输入端(IN1)输入的数据信号A由高电平变为低电平，则上述的缓冲电路100如下工作。
在所有的输入情况下，高电平信号输入至缓冲电路100的与非门电路NAND。与非门电路NAND向P型沟道晶体管M5和N型沟道晶体管M6的每个栅极输出低电平信号。在N型沟道晶体管M6变为关断状态之后，P型沟道晶体管M5变为导通状态。因此，N型沟道晶体管M2的栅极电压G2固定为高电平电压以便将N型沟道晶体管M2变为导通状态。这时，电流经由N型沟道晶体管M2的源极流向地。
另一方面，或非门电路NOR向P型沟道晶体管M3和N型沟道晶体管M4的每个栅极输出低电平信号。在P型沟道晶体管M3变为导通状态之后，N型沟道晶体管M4变为关断状态。因此，P型沟道晶体管M1的栅极电压G1固定为高电平电压以便将P型沟道晶体管M1转变为关断状态。
在由数据输入端(IN1)输入的数据信号A从高电平变为低电平并且由数据输出端(OUT1)输出的数据信号从高电平变为低电平期间，如果由使能控制输入端(IN2)输入的使能信号C从低电平变为高电平以便将数据输出端(OUT1)变为高阻抗状态，则缓冲电路100如下工作。
在缓冲电路100中，如果低电平使能信号C从使能控制端(IN2)输入并且低电平数据信号A从数据输入端(IN1)输入，则与非电路NAND向P型沟道晶体管M5和N型沟道晶体管M6的每个栅极输出低电平信号。因此，在N型沟道晶体管M6变为关断状态之后，P型沟道晶体管M5变为导通状态。因此在时间t3至t4的时段中，栅极电压G2升高以便将由数据输出端(OUT1)输出的数据信号转变为低电平并且N型沟道晶体管M2的栅极电压G2固定为高电平电压。
其后，在时间t2时，如果从使能控制输入端(IN2)输入高电平的使能信号C，则与非电路NAND向P型沟道晶体管M5和N型沟道晶体管M6的每个栅极输出高电平信号。这时，在N型沟道晶体管M6变为导通状态之后，P型沟道晶体管M5变为关断状态。因此，在时间t4-t5的时段中，栅极电压G2快速下降至低电平电压(接地电势)以便将数据输出端(OUT1)变为高阻抗状态并且N型沟道晶体管M2的栅极电压G2固定为低电平电压。结果，处于导通状态的N型沟道晶体管M2快速变为关断状态。
在这种情况下，N型沟道晶体管M2从导通状态快速改变为关断状态使得流向地的电流关断，从而每单位时间流向地的电流的变化增加。这时，可以认为如图8所示，由于受到缓冲电路100具有的接地线的寄生电感分量的影响，接地电势以减幅振荡形式改变；或者由于受到输出线的寄生电感分量的影响，从数据输出端(OUT1)输出的数据信号的电平以减幅振荡形式改变。此外，在缓冲电路100中，除数据信号电平的减幅振荡形式的改变以外，还可以认为由于受到电源线的寄生电感分量的影响，电源线的电压以减幅振荡形式改变。如果发生接地电势的改变或者电源线电压的改变，则担心由数据输入端(IN1)输入的数据信号的电平不能在缓冲电路100和其他逻辑电路中被恰当的识别，从而缓冲电路100等可能误动作(malfunction)。
考虑到上述情形完成了本发明且本发明的一个目的是提供一种缓冲电路及其控制方法，该缓冲电路能够将接地电势和电源线之间的电势差维持在规定值以便防止缓冲电路误动作。
根据本发明的第一方面，提供了一种缓冲电路，该缓冲电路对应于输出控制信号允许输入信号通过和禁止输入信号通过，该电路包含：输出开关器件；输出开关器件控制部分，其具有用于控制该输出开关器件进入导通状态的第一开关电路和用于控制该输出开关器件进入非导通状态的第二开关电路，其中第一开关电路与第二开关电路之间的接点连接至该输出开关器件以便对应于输入信号和输出控制信号控制该输出开关器件进入导通状态或非导通状态；以及驱动能力改变部分，该驱动能力改变部分与第二开关电路串联连接并且当输出控制信号处于禁止输入信号通过的输出禁止状态时限制输出开关器件的驱动能力。
在本发明第一方面的缓冲电路中，在由于接收输入信号的跳变从而通过缓冲电路的输入信号被改变的定时，输出控制信号变为禁止输入控制信号通过的输出禁止状态。当驱动能力改变部分限制输出开关器件的驱动能力时，输出开关器件从导通状态缓慢变为非导通状态，由此抑制每单位时间流入输出开关器件的电流的改变，而非输出开关器件从导通状态快速变为非导通状态。本发明第一方面的缓冲电路防止由于输出开关器件从导通状态快速变为非导通状态引起的接地电势或电源线电压的改变，从而接地电势和电源线之间的电势差可以维持在规定的值，由此防止缓冲电路误动作。
根据本发明的第二方面，提供了一种缓冲电路的控制方法，该缓冲电路对应于输出控制信号允许输入信号通过和禁止输入信号通过，所述控制方法包含：输出开关器件控制步骤，该步骤对应于输出信号和输出控制信号将输出开关器件控制为导通状态或非导通状态；和驱动能力改变步骤，该步骤在输出控制信号处于禁止输入信号通过的输出禁止状态时限制输出开关器件的驱动能力。
根据本发明第二方面的缓冲电路的控制方法，在由于接收输入信号的跳变而通过缓冲电路的输入信号被改变的定时，输出控制信号变为禁止输出控制信号通过的输出禁止状态。当驱动能力改变步骤限制输出开关器件的驱动能力时，输出开关器件从导通状态缓慢改变为非导通状态，由此抑制每单位时间流入输出开关器件的电流的改变，而非输出开关器件从导通状态快速变为非导通状态。这时，本发明第二方面的缓冲电路的控制方法防止由于输出开关器件从导通状态快速变为非导通状态引起的接地电势和电源线电压发生改变，从而接地电势和电源线之间的电势差可以维持在规定的值，由此防止缓冲电路误动作。
当结合附图阅读下面的详细说明时，本发明的上述和其它的目标和新特征将更全面地呈现。然而，应当特别清楚的是，这些附图仅仅是为了举例说明而并不意图限制本发明。
附图说明
图1是根据本发明一个实施例的三态缓冲器的电路符号图；
图2是根据本发明的该实施例的三态缓冲器的电路结构图；
图3是用于说明该实施例的三态缓冲器的工作的信号波形图；
图4是显示该实施例的三态缓冲器中接地电势的改变的示意波形图；
图5是显示该实施例的三态缓冲器中接地电流的改变的示意波形图。
图6是常规三态缓冲器的电路结构图；
图7是用于说明常规三态缓冲器的工作的信号波形图；和
图8是显示常规三态缓冲器中接地电势的改变的示意波形图。
具体实施方式
将参照图1、2描述本发明的优选实施例。将以三态缓冲器10为例描述本发明的缓冲电路。图1是三态缓冲器10的电路符号图。符号(IN1)表示数据输入端而符号(OUT1)表示数据输出端。在三态缓冲器10中，对应于由使能控制输入端(IN2)输入的使能信号的电平，从数据输出端(OUT1)输出的信号被控制为高电平或低电平并且数据输出端(OUT1)被控制为高阻抗状态。同时，使能信号对应于本发明的输出控制信号而从数据输入端(IN1)输入的数据信号对应于本发明的输入信号。
图2是三态缓冲器10的电路结构图。其中，向与图1中相同的端子附加相同的参考数字并且向与图6中相同的器件附加相同的参考数字。三态缓冲器10包含P型沟道晶体管M1，N型沟道晶体管M2，栅极电压控制电路20A、20B和电流驱动能力改变电路30A、30B。
P型沟道晶体管M1的源极连接至电源电压Vdd(电源线)。P型沟道晶体管M1的漏极连接至N型沟道晶体管M2的漏极。N型沟道晶体管M2的源极接地。此外，P型沟道晶体管M1的漏极和N型沟道晶体管M2的漏极连接至数据输出端(OUT1)。设定P型沟道晶体管M1和N型沟道晶体管M2的L/W大小大于下文所述的每个晶体管M3-M10的L/W大小。因此，晶体管M1、M2的电流驱动能力变得大于晶体管M3-M10的电流驱动能力。
栅极电压控制电路20A包括P型沟道晶体管M3和N型沟道晶体管M4。P型沟道晶体管M3的漏极连接至N型沟道晶体管M4的漏极。N型沟道晶体管M4的源极接地。P型沟道晶体管M3的漏极与N型沟道晶体管M4的漏极之间的接点连接至P型沟道晶体管M1的栅极。
栅极电压控制电路20B包括P型沟道晶体管M5和N型沟道晶体管M6。P型沟道晶体管M5的源极连接至电源电压Vdd(电源线)。P型沟道晶体管M5的漏极连接至N型沟道晶体管M6的漏极。P型沟道晶体管M5的漏极与N型沟道晶体管M6的漏极之间的接点连接至N型沟道晶体管M2的栅极。
电流驱动能力改变电路30A包括P型沟道晶体管M7以及与晶体管M7并联连接的P型沟道晶体管M8。在这个实施例中，设定P型沟道晶体管M7的电流驱动能力大于P型沟道晶体管M8的电流驱动能力。P型沟道晶体管M7的源极和P型沟道晶体管M8的源极连接至电源电压Vdd(电源线)。P型沟道晶体管M7的栅极接地。此外，P型沟道晶体管M7的漏极和P型沟道晶体管M8的漏极与设在栅极电压控制电路20A上的P型沟道晶体管M3的源极串联连接。
电流驱动能力改变电路30B包括N型沟道晶体管M9和与晶体管M9并联连接的N型沟道晶体管M10。在这个实施例中，设定N型沟道晶体管M9的电流驱动能力大于N型沟道晶体管M10的电流驱动能力。N型沟道晶体管M9的源极和N型沟道晶体管M10的源极接地。N型沟道晶体管M9的栅极连接至电源电压Vdd(电源线)。此外，N型沟道晶体管M9的漏极和N型沟道晶体管M10的漏极与设在栅极电压控制电路20B上的N型沟道晶体管M6的源极串联连接。
在这个实施例中，设定每个晶体管的电流驱动能力以满足下述的数量关系。这里，用作为晶体管的符号M1的一部分的1表示P型沟道晶体管M1的电流驱动能力，并用作为每个晶体管符号的一部分的数字表示其它晶体管的电流驱动能力。
1·2＞3·6·10＞4·5＞7·9
使能控制输入端(IN2)连接至反相器41的输入。反相器41的输出连接至反相器42的输入、与非门电路NAND的第二输入以及电流驱动能力改变电路30B的N型沟道晶体管M10的栅极。反相器42的输出连接至电流驱动能力改变电路30A的P型沟道晶体管M8的栅极以及或非门电路NOR的第二输入。
数据输入端(IN1)连接至反相器43的输入。反相器43的输出连接至或非门电路NOR的第一输入以及与非门电路NAND的第一输入。或非门电路NOR的输出与栅极电压控制电路20A中的P型沟道晶体管M3的栅极和N型沟道晶体管M4的栅极相连。与非门电路NAND的输出与栅极电压控制电路20B中的P型沟道晶体管M5的栅极和N型沟道晶体管M6的栅极相连。
接下来，将描述这个实施例的三态缓冲器10的工作。如果三态缓冲器10被控制为从数据输入端(IN1)输入高电平数据信号并从使能控制输入端(IN2)输入低电平使能信号，以及从数据输出端(OUT1)输出高电平数据信号，则其如下工作。其中，将与图6中所述的缓冲电路100相同的工作的描述简化。
在三态缓冲器10中，当反相器41的输出被提供至N型沟道晶体管M10的栅极时，N型沟道晶体管M10的栅极被固定为高电平电压使得N型沟道晶体管M10变为导通状态。此外，N型沟道晶体管M9的栅极被电源电压Vdd固定为高电平电压使得N型沟道晶体管M9变为导通状态。
类似于上述的缓冲电路100，在三态缓冲器10中，在电流驱动能力大于P型沟道晶体管M5的N型沟道晶体管M6变为导通状态之后，P型沟道晶体管M5变为关断状态。因此，N型沟道晶体管M9和N型沟道晶体管M10保持在导通状态并且此外N型沟道晶体管M6变为导通状态，从而形成至N型沟道晶体管M2的下拉电流(sink current)通路。因此，N型沟道晶体管M2的栅极被固定至低电平电压，使得N型沟道晶体管M2变为关断状态。当N型沟道晶体管M6变为导通状态时，其将N型沟道晶体管M2的栅极固定为低电平电压从而使晶体管M2变为关断状态。因此，N型沟道晶体管M6对应于本发明的第二开关电路。
在N型沟道晶体管M2变为关断状态之后，如下所述P型沟道晶体管M1变为导通状态。类似于上述的缓冲电路100，在电流驱动能力大于N型沟道晶体管M4的P型沟道晶体管M3变为关断状态之后，N型沟道晶体管M4变为导通状态。因此，形成至P型沟道晶体管M1的下拉电流通路并且P型沟道晶体管M1的栅极被固定至低电平电压，使得P型沟道晶体管M1变为导通状态并且电流I2流过。N型沟道晶体管M4对应于本发明的第一开关电路，这是因为当其变为导通状态时其将P型沟道晶体管M1的栅极固定至低电平电压，从而使晶体管M1变为导通状态。三态缓冲器10将P型沟道晶体管M1变为导通状态并且还如上所述将N型沟道晶体管M2变为关断状态，使得从数据输出端(OUT1)输出高电平数据信号。其中，P型沟道晶体管M1和N型沟道晶体管M2对应于本发明的输出开关器件。
当P型沟道晶体管M1变为导通状态时，反相器42的输出被提供至P型沟道晶体管M8的栅极，这时P型沟道晶体管M8的栅极被固定至低电平电压，使得P型沟道晶体管M8变为导通状态。此外，P型沟道晶体管M7的栅极接地，P型沟道晶体管M7的栅极被固定至低电平电压从而P型沟道晶体管M7变为导通状态。
此后，如果该实施例的三态缓冲器10被控制为在使能输入端(IN2)输入低电平使能信号的情况下将由数据输入端(IN1)输入的数据信号从高电平改变为低电平，并由数据输出端(OUT1)输出低电平数据信号，则其如下工作。
在三态缓冲器10中，如上文所述，N型沟道晶体管M10的栅极被固定至高电平电压，N型沟道晶体管M10变为导通状态，N型沟道晶体管M9的栅极被固定至高电平电压从而N型沟道晶体管M9变为导通状态。
类似于上述的缓冲电路100，在三态缓冲器10中，在电流驱动能力大于P型沟道晶体管M5的N型沟道晶体管M6变为关断状态之后，P型沟道晶体管M5变为导通状态。因此，形成至N型沟道晶体管M2的上拉电流(source current)通路，N型沟道晶体管M2的栅极被固定至高电平电压，而N型沟道晶体管M2变为导通状态，从而电流I1流向地。P型沟道晶体管M5对应于本发明的第一开关电路，这是因为当其变为导通状态时N型沟道晶体管M2被固定至高电平电压从而晶体管M2变为导通状态。
另外，如上文所述，通过反相器42的输出，P型沟道晶体管M8的栅极被固定至低电平电压，从而P型沟道晶体管M8变为导通状态，P型沟道晶体管M7的栅极被固定至低电平电压从而P型沟道晶体管M7变为导通状态。
类似于上述的缓冲电路100，在电流驱动能力大于N型沟道晶体管M4的P型沟道晶体管M3变为导通状态之后，N型沟道晶体管M4变为关断状态。因此，P型沟道晶体管M7和P型沟道晶体管M8变为导通状态并且此外P型沟道晶体管M3变为导通状态，从而形成至P型沟道晶体管M1的上拉电流通路。因此，P型沟道晶体管M1的栅极被固定至高电平电压从而P型沟道晶体管M1变为关断状态。P型沟道晶体管M3对应于本发明的第二开关电路，这是因为当其变为导通状态时其将P型沟道晶体管M1的栅极固定至高电平电压，从而使晶体管M1变为关断状态。三态缓冲器10将P型沟道晶体管M1变为关断状态并且还如上所述将N型沟道晶体管M2变为导通状态，使得从数据输出端(OUT1)输出低电平数据信号。
此外，如果该实施例的三态缓冲器10在从数据输入端(IN1)输入低电平数据信号的情况下将由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平以便将数据输出端(OUT1)变为高阻抗状态，则其如下工作以阻止接地电势发生大的变化。
当提供反相器41的输出至N型沟道晶体管M10的栅极时，N型沟道晶体管M10的栅极被固定至低电平电压，从而将N型沟道晶体管M10变为关断状态。
当N型沟道晶体管M10变为关断状态时，N型沟道晶体管M9的栅极被电源电压Vdd固定至高电平电压，从而N型沟道晶体管M9变为导通状态。
类似于上述的缓冲电路100，在N型沟道晶体管M6变为导通状态之后，三态缓冲器10将P型沟道晶体管M5变为关断状态。因此，P型沟道晶体管M5变为关断状态并且此外N型沟道晶体管M6和N型沟道晶体管M9变为导通状态，从而如图2所示，形成至N型沟道晶体管M2的下拉电流通路R1。这时，N型沟道晶体管M2的栅极被固定至低电平电压并且处于导通状态的N型沟道晶体管M2变为关断状态。
当形成下拉电流通路R1时，N型沟道晶体管M10处于关断状态并且在三态缓冲器10中不形成由将N型沟道晶体管M6的源极连接至N型沟道晶体管M10的源极形成的至地的下拉电流通路，这不同于其中低电平数据信号由使能控制输入端(IN2)输入的上述情形。因此，与形成由晶体管M6经由晶体管M10至地的下拉电流通路以及下拉电流通路R1的情形相比，至N型沟道晶体管M2的下拉电流通路的电流驱动能力减小并且用于将N型沟道晶体管M2的栅极由高电平电压改变成低电平电压的下拉电流通路的电流驱动能力减小。其中，至N型沟道晶体管M2的下拉电流通路的电流驱动能力的减小意味着至晶体管M2的下拉电流通路的合成电阻值的增加。
如上文所述，N型沟道晶体管M10对应于本发明的第一开关器件，这是因为当通过高电平使能信号使数据输出端(OUT1)变为高阻抗状态时，该晶体管变为关断状态。N型沟道晶体管M9对应于本发明的第二开关装置，这是因为其与N型沟道晶体管M10并联连接并且当通过高电平使能信号使数据输出端(OUT1)变为高阻抗状态时，该N型沟道晶体管M9处于导通状态。
在这个实施例中，位于下拉电流通路R1上的N型沟道晶体管M9的电流驱动能力被设定为小于与晶体管M9并联连接的N型沟道晶体管M10的电流驱动能力。在这个实施例中，与其中设定N型沟道晶体管M9的电流驱动能力等于N型沟道晶体管M10的电流驱动能力的情形相比，通过将N型沟道晶体管M9置于下拉电流通路R1上，用于将N型沟道晶体管M2的栅极从高电平电压改变为低电平电压的下拉电流通路R1的电流驱动能力减小。
与通过将晶体管M2的栅极从高电平电压快速改变为低电平电压来关断电流I1的常规情形相比，如果下拉电流通路R1的电流驱动能力减小，则N型沟道晶体管M2的栅极从高电平电压变为低电平电压的时间段可能延长并且可能抑制电流I1每单位时间的变化。因此，电流I1每单位时间的变化决不会增加，从而阻止接地电势和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的接地线或输出线的各个寄生电感分量的影响而发生大的变化。
另一方面，如上文所述，如果由使能控制输入端(IN2)输入的信号从低电平改变为高电平并具有从数据输入端(IN1)输入的低电平信号，则反相器42的输出被提供至P型沟道晶体管M8的栅极，使得P型沟道晶体管M8的栅极固定至高电平电压以便将P型沟道晶体管M8变为关断状态。
如上文所述，当P型沟道晶体管M8变为关断状态时，P型沟道晶体管M7的栅极被固定至低电平电压从而P型沟道晶体管M7保持在导通状态。
此外，在将或非门电路NOR的输出提供至P型沟道晶体管M3的栅极和N型沟道晶体管M4的栅极使得P型沟道晶体管M3变为导通状态之后，N型沟道晶体管M4变为关断状态。因此，P型沟道晶体管M3和P型沟道晶体管M7保持在导通状态并且此外N型沟道晶体管M4变为关断状态，从而形成如图2所示的上拉电流通路R2。这时，P型沟道晶体管M1的栅极被固定至高电平电压并且处于导通状态的P型沟道晶体管M1变为关断状态。三态缓冲器10将P型沟道晶体管M1变为关断状态并还如上文所述将N型沟道晶体管M2变为关断状态，从而数据输出端(OUT1)变为高阻抗状态。
在由数据输入端(IN1)输入的数据信号从高电平改变为低电平并且由数据输出端(OUT1)输出的数据信号从高电平改变为低电平期间，如果该实施例的三态缓冲器10将由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平以便将数据输出端(OUT1)变为高阻抗状态，则其如下工作以便防止电源电压Vdd值发生大的变化。将与上述三态缓冲器10的工作重复的说明部分简化。
在三态缓冲器10中，当反相器42的输出被提供至P型沟道晶体管M8的栅极时，P型沟道晶体管M8的栅极被固定至高电平电压以便将P型沟道晶体管M8变为关断状态。P型沟道晶体管M7的栅极被固定至低电平电压以便将P型沟道晶体管M7保持在导通状态。
如上文所述，P型沟道晶体管M3和P型沟道晶体管M7保持在导通状态并且此外N型沟道晶体管M4变为关断状态，从而形成上拉电流通路R2并且处于导通状态的P型沟道晶体管M1变为关断状态。
当形成上拉电流通路R2时，P型沟道晶体管M8处于关断状态并且在三态缓冲器10中不形成由电源电压Vdd经由P型沟道晶体管M8通向P型沟道晶体管M3的上拉电流通路，这不同于从使能控制输入端(IN2)输入低电平数据信号的情形。因此，在这个实施例中，与形成由电源电压Vdd经由晶体管M8通向晶体管M3的上拉电流通路以及上拉电流通路R2的情形相比，至P型沟道晶体管M1的上拉电流通路的电流驱动能力减小并且用于将P型沟道晶体管M1从低电平电压改变为高电平电压的上拉电流通路的电流驱动能力减小。其中，至P型沟道晶体管M1的上拉电流通路的电流驱动能力的减小意味着至晶体管M1的上拉电流通路的合成电阻值的增加。
如上文所述，P型沟道晶体管M8对应于本发明的第一开关器件，这是因为当通过高电平使能信号使数据输出端(OUT1)变为高阻抗状态时，该晶体管变为关断状态。P型沟道晶体管M7对应于本发明的第二开关器件，这是因为其与P型沟道晶体管M8并联连接并且当通过高电平使能信号使数据输出端(OUT1)变为高阻抗状态时，该P型沟道晶体管M7保持在导通状态。
在这个实施例中，位于上拉电流通路R2上的P型沟道晶体管M7的电流驱动能力被设定为小于与晶体管M7并联连接的P型沟道晶体管M8的电流驱动能力。因此，与其中设定P型沟道晶体管M7的电流驱动能力等于P型沟道晶体管M8的电流驱动能力的情形相比，通过将P型沟道晶体管M7置于上拉电流通路R2上，将P型沟道晶体管M1的栅极从低电平电压改变为高电平电压的上拉电流通路R2的电流驱动能力可能减小。
与通过将晶体管M1的栅极从低电平电压快速改变为高电平电压来关断电流I2的常规情形相比，如果上拉电流通路R2的电流驱动能力减小，则P型沟道晶体管M1的栅极从低电平电压变为高电平电压的时间段可能延长并且可能抑制电流I2每单位时间的变化。因此，电流I2每单位时间的变化决不会增加，从而阻止电源电压Vdd和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的电源线或输出线的各个寄生电感分量的影响而发生大的变化。
另一方面，如图3所示，在由数据输入端(IN1)输入的数据信号A从高电平变为低电平并且由数据输出端(OUT1)输出的数据信号从高电平改变为低电平期间，如果在时间t1由使能控制输入端(IN2)输入的使能信号C从高电平改变为低电平，则三态缓冲器10如下工作。这里，将与图6中所示的缓冲电路100相同的工作的描述简化。在三态缓冲器10中，反相器41的输出被提供至N型沟道晶体管M10的栅极，使得N型沟道晶体管M10的栅极被固定至低电平电压从而将N型沟道晶体管M10变为关断状态。当N型沟道晶体管M10变为关断状态时，N型沟道晶体管M9的栅极被电源电压Vdd固定至高电平电压从而N型沟道晶体管M9保持在导通状态。
此外，在如上文所述的t1-t2的时间段中，在N型沟道晶体管M6变为关断状态之后P型沟道晶体管M5变为导通状态。其后，N型沟道晶体管M2的栅极电压G2在如上文所述的t3-t4时间段中升高。
随后，如果在N型沟道晶体管M6变为导通状态之后，在如上文所述的时间t2时从使能控制输入端(IN2)输入高电平使能信号C，则P型沟道晶体管M5变为关断状态。因此，在t4-t6时间段中，N型沟道晶体管M9保持在导通状态，形成如图2所示的下拉电流通路R1，并且栅极电压G2下降至低电平电压(接地电势)。因此，N型沟道晶体管M2变为关断状态。三态缓冲器10将N型沟道晶体管M2维持在关断状态并还如上文所述将P型沟道晶体管M1变为关断状态。因此，数据输出端(OUT1变为高阻抗状态。
在这个实施例的三态缓冲器10中，与形成由晶体管M6经由晶体管M10至地的下拉电流通路以及下拉电流通路R1的情形相比，至N型沟道晶体管M2的下拉电流通路的电流驱动能力减小。因此，可以使栅极电压G2降低至低电平电压(接地电势)为止的t4-t6时间段长于常规缓冲电路100将栅极电压G2降至低电平电压(接地电势)为止的t4-t5时间段(参见图7)。结果，与常规的缓冲电路100相比，这个实施例的三态缓冲器10可以防止N型沟道晶体管M2从导通状态快速改变至关断状态。这时，与常规缓冲电路100中N型沟道晶体管M2快速从导通状态改变至关断状态的情形(图中的虚线)相比，可以抑制电流I1(图中的实线)每单位时间的改变。因此，与图4所示的常规缓冲电路100的接地电势(图中的虚线)改变的情形相比，可以防止这个实施例的三态缓冲器10的接地电势(图中的实线)由于受到接地线的寄生电感分量的影响而发生变化。另外，在这个实施例中，可以阻止从数据输出端OUT1)输出的数据信号的电平由于受到三态缓冲器10的输出线的寄生电感的影响而发生大的变化。
在这个实施例中，通过其中输入数据信号和使能信号的或非门电路的输出，将设在栅极电压控制电路20A上的P型沟道晶体管M3和N型沟道晶体管M4控制为导通/关断状态，以便形成至P型沟道晶体管M1的下拉电流通路和上拉电流通路，并且栅极电压控制电路20A将P型沟道晶体管M1的栅极固定在高电平电压或低电平电压以便将晶体管M1变为导通状态或关断状态。因此，栅极电压控制电路20A对应于本发明的输出开关器件控制部分。此外，在这个实施例中，通过其中输入数据信号和使能信号的与非门电路NAND的输出，将设在栅极控制电路20B上的P型沟道晶体管M5和N型沟道晶体管M6控制在导通/关断状态，以便形成至N型沟道晶体管M2的下拉电流通路和上拉电流通路，并且这时栅极电压控制电路20B将N型沟道晶体管M2的栅极固定在高电平电压或低电平电压以便将晶体管M2变为导通状态或关断状态。因此，栅极电压控制电路20B对应于本发明的输出开关器件控制部分。
如上文所述，栅极电压控制电路20A将P型沟道晶体管M1的栅极固定在高电平电压或低电平电压以便将晶体管M1变为关断状态或导通状态以及栅极电压控制电路20B将N型沟道晶体管M2的栅极固定在高电平电压或低电平电压以便将晶体管M2变为导通状态或关断状态，这对应于本发明的输出开关器件控制步骤。
在这个实施例中，当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时，安装在电流驱动能力改变电路30A上的P型沟道晶体管M8变为关断状态从而减小用于将P型沟道晶体管M1的栅极从低电平电压改变至高电平电压的上拉电流通路的电流驱动能力。因此，电流驱动能力改变电路30A对应于本发明的驱动能力改变部分。此外，在这个实施例中，当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时，安装在电流驱动能力改变电路30B上的N型沟道晶体管M10变为关断状态以便电流驱动能力改变电路30B减小用于将N型沟道晶体管M2的栅极从高电平电压改变为低电平的电压下拉电流通路的电流驱动能力。因此，电流驱动能力改变电路30B对应于本发明的驱动能力改变部分。
如上文所述，电流驱动能力改变电路30A减小上拉电流通路的电流驱动能力以便将P型沟道晶体管M1的栅极从低电平电压改变为高电平电压以及电流驱动能力改变电路30B减小下拉电流通路的电流驱动能力以便将N型沟道晶体管M2的栅极从高电平电压改变为低电平电压，这对应于本发明的驱动能力改变步骤。
如果在从数据输入端(IN1)输入低电平数据信号的情况下由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平，或者如果在由数据输入端(IN1)输入的数据信号从高电平改变为低电平并且由数据输出端(OUT1)输出的数据信号从高电平改变为低电平期间由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平，则本发明的三态缓冲器10产生下列效果。在这个实施例的三态缓冲器中，如果电流驱动能力改变电路30A减小上拉电流通路的电流驱动能力，该上拉电流通路将P型沟道晶体管M1的栅极固定至高电平电压，则到P型沟道晶体管M1的栅极从低电平电压变为高电平电压为止的时间段延长使得P型沟道晶体管M1从导通状态缓慢变为关断状态，由此抑制流入P型沟道晶体管M1的电流I2每单位时间的改变。此外，在这个实施例的三态缓冲器10中，如果电流驱动能力改变电路30B减小下拉电流通路的电流驱动能力，该下拉电流通路将N型沟道晶体管M2的栅极固定至低电平电压，则到N型沟道晶体管M2的栅极从高电平电压变为低电平电压为止的时间段延长使得N型沟道晶体管M2从导通状态缓慢变为关断状态，由此抑制流入N型沟道晶体管M2的电流I1每单位时间的改变。在这个实施例的三态缓冲器10中，电流I1每单位时间的改变决不会增加从而阻止接地电势和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的接地线和输出线的各个寄生电感分量的影响而发生大的改变。此外，电流I2每单位时间的改变决不会增加从而阻止电源电压值Vdd和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的电源线和输出线的各个电感分量的影响而发生大的改变。因此，接地电势和电源线之间的电势差可以维持在规定值的范围内，由此阻止三态缓冲器10误动作。
此外，由于在这个实施例的三态缓冲器10中，如上文所述，阻止由数据输出端(OUT1)输出的数据信号的电平发生大的改变，因此与该三态缓冲器10连接的逻辑电路能够正确地识别数据信号的电平，从而阻止逻辑电路误动作。
如果在从数据输入端(IN1)输入低电平数据信号的情况下由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平，或者如果在由数据输入端(IN1)输入的数据信号从高电平改变为低电平并且由数据输出端(OUT1)输出的数据信号从高电平改变为低电平期间，由使能控制输入端(IN2)输入的使能信号从低电平改变为高电平，则这个实施例的三态缓冲器10的控制方法产生下列效果。根据这个实施例的三态缓冲器10的控制方法，如果将P型沟道晶体管M1的栅极固定至高电平电压的上拉电流通路的电流驱动能力被由电流驱动能力改变电路30A执行的驱动能力改变步骤减小，则到P型沟道晶体管M1的栅极从低电平电压变为高电平电压为止的时间段延长，使得P型沟道晶体管M1可以从导通状态缓慢变为关断状态，从而抑制流入P型沟道晶体管M1的电流I2每单位时间的改变。此外，根据这个实施例的三态缓冲器10的控制方法，如果将N型沟道晶体管M2的栅极固定至低电平电压的下拉电流通路的电流驱动能力被由电流驱动能力改变电路30B执行的驱动能力改变步骤减小，则到N型沟道晶体管M2的栅极从高电平电压变为低电平电压为止的时间段延长，使得N型沟道晶体管M2可以从导通状态缓慢变为关断状态，从而抑制流入N型沟道晶体管M2的电流I1每单位时间的改变。根据这个实施例的三态缓冲器10的控制方法，电流I1每单位时间的改变决不会增加从而阻止接地电势和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的接地线和输出线的各个寄生电感分量的影响而发生大的改变。此外，电流I2每单位时间的改变决不会增加从而阻止电源电压值Vdd和由数据输出端(OUT1)输出的数据信号的电平由于受到三态缓冲器10的电源线和输出线的各个电感分量的影响而发生大的改变。因此，接地电势和电源线之间的电势差可以维持在规定值的范围内，由此阻止三态缓冲器10误动作。
由于依照这个实施例的三态缓冲器10的控制方法，如上文所述，阻止由数据输出端(OUT1)输出的数据信号的电平发生大的改变，因此与该三态缓冲器10连接的逻辑电路能够正确地识别数据信号的电平，从而阻止逻辑电路误动作。
在这个实施例的三态缓冲器10中，当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时，P型沟道晶体管M8和N型沟道晶体管M10变为关断状态而分别与晶体管M8、M10并联连接的P型沟道晶体管M7和N型沟道晶体管M9变为导通状态，以便形成上拉电流通路R2和下拉电流通路R1。在这个实施例的三态缓冲器10中，当数据输出端(OUT1)变为高阻抗状态时，形成下拉电流通路R1和上拉电流通路R2以便发挥各晶体管M9、M7的电流驱动能力。在该情形中，通过将N型沟道晶体管M10和N型沟道晶体管M8变为导通状态，与形成其中设置晶体管M10的下拉电流通路和其中设置晶体管M8的上拉电流通路以及下拉电流通路R1和上拉电流通路R2的情形相比，至P型沟道晶体管M1的上拉电流通路的电流驱动能力以及至N型沟道晶体管M2的下拉电流通路的电流驱动能力减小。因此在这个实施例的三态缓冲器10中，通过将P型沟道晶体管M1的栅极从低电平电压变为高电平电压，用于将P型沟道晶体管M1从导通状态变为关断状态的上拉电流通路的电流驱动能力减小，从而抑制流入P型沟道晶体管M1的电流I2每单位时间的改变。另外，这个实施例的三态缓冲器10可以通过将N型沟道晶体管M2的栅极从高电平电压改变为低电平电压，用于将N型沟道晶体管M2从导通状态变为关断状态的下拉电流通路的电流驱动能力减小，从而抑制流入N型沟道晶体管M2的电流I1每单位时间的改变。
根据这个实施例的三态缓冲器10的控制方法，当数据输出端(OUT1)被高电平使能信号变为高阻抗状态并且与分别与晶体管M8、M10并联连接的P型沟道晶体管M7和N型沟道晶体管M9变为导通状态时，P型沟道晶体管M8和N型沟道晶体管M10被驱动能力改变步骤变为关断状态，以便形成上拉电流通路R2和下拉电流通路R1。根据这个实施例的三态缓冲器10的控制方法，当数据输出端(OUT1)变为高阻抗状态时，形成下拉电流通路R1和上拉电流通路R2以便发挥晶体管M9、M7的电流驱动能力。在该情形中，通过将N型沟道晶体管M10和N型沟道晶体管M8变为导通状态，与形成其中设置晶体管M10的下拉电流通路和其中设置晶体管M8的上拉电流通路以及下拉电流通路R1和上拉电流通路R2的情形相比，至P型沟道晶体管M1的上拉电流通路的电流驱动能力和至N型沟道晶体管M2的下拉电流通路的电流驱动能力减小。因此，根据这个实施例的三态缓冲器10的控制方法，通过将P型沟道晶体管M1的栅极从低电平电压改变为高电平电压，用于将P型沟道晶体管M1从导通状态改变为关断状态的上拉电流通路的电流驱动能力减小，由此抑制流入P型沟道晶体管M1的电流I2每单位时间的改变。另外，根据这个实施例的三态缓冲器10的控制方法，通过将N型沟道晶体管M2的栅极从高电平电压改变为低电平电压，用于将N型沟道晶体管M2从导通状态变为关断状态的下拉电流通路的电流驱动能力减小，从而抑制流入N型沟道晶体管M2的电流I1每单位时间的改变。
在这个实施例的三态缓冲器10中，设定置于下拉电流通路R1中的N型沟道晶体管M9的电流驱动能力小于同晶体管M9并联连接的N型沟道晶体管M10的电流驱动能力，并且设定置于上拉电流通路R2中的P型沟道晶体管M7的电流驱动能力小于同晶体管M7并联连接的P型沟道晶体管M8的电流驱动能力。在这个实施例的三态缓冲器10中，与当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时通过将N型沟道晶体管M9置于下拉电流通路R1上设定N型沟道晶体管M9的电流驱动能力等于N型沟道晶体管M10的电流驱动能力的情形相比，通过将N型沟道晶体管M2的栅极从高电平电压变为低电平电压，将N型沟道晶体管M2从导通状态改变为关断状态的下拉电流通路R1的电流驱动能力可能减小。另外，在这个实施例的三态缓冲器10中，与当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时通过将P型沟道晶体管M7置于上拉电流通路R2上设定P型沟道晶体管M7的电流驱动能力等于P型沟道晶体管M8的电流驱动能力的情形相比，通过将P型沟道晶体管M1的栅极从低电平电压变为高电平电压，将P型沟道晶体管M1从导通状态改变为关断状态的上拉电流通路R2的电流驱动能力可能减小。
根据这个实施例的三态缓冲器10的控制方法，设定置于下拉电流通路R1中的N型沟道晶体管M9的电流驱动能力小于同晶体管M9并联连接的N型沟道晶体管M10的电流驱动能力，并且设定置于上拉电流通路R2中的P型沟道晶体管M7的电流驱动能力小于同晶体管M7并联连接的P型沟道晶体管M8的电流驱动能力。根据这个实施例的三态缓冲器10的控制方法，与当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时通过将N型沟道晶体管M9置于下拉电流通路R1上设定N型沟道晶体管M9的电流驱动能力等于N型沟道晶体管M10的电流驱动能力的情形相比，用于通过将N型沟道晶体管M2的栅极从高电平电压改变为低电平电压从而将N型沟道晶体管M2从导通状态变为关断状态的下拉电流通路R1的电流驱动能力可能减小。另外，根据这个实施例的三态缓冲器10的控制方法，与当数据输出端(OUT1)被高电平使能信号变为高阻抗状态时通过将P型沟道晶体管M7置于上拉电流通路R2上设定P型沟道晶体管M7的电流驱动能力等于P型沟道晶体管M8的电流驱动能力的情形相比，通过将P型沟道晶体管M1的栅极从低电平电压变为高电平电压从而将P型沟道晶体管M1从导通状态改变为关断状态的上拉电流通路R2的电流驱动能力可能减小。
上述实施例的三态缓冲器10的构成如下。
(1)根据本发明第一技术方案或第二技术方案的缓冲电路，其中输出开关器件是第一N型沟道晶体管，其中允许输入信号通过的输出端与该晶体管的漏极相连而其源极接地；
第一开关电路是源极连接至电源线的第一P型沟道晶体管，而第二开关电路是第二N型沟道晶体管；
第一N型沟道晶体管的栅极与第一P型沟道晶体管的漏极和第二N型沟道晶体管的漏极之间的接点相连，并且输入信号与输出控制信号的逻辑乘积反相信号被输入至第一P型沟道晶体管的栅极和第二N型沟道晶体管的栅极；
第一开关器件是第三N型沟道晶体管而第二开关器件是电流驱动能力小于第三N型沟道晶体管的第四N型沟道晶体管；
输出控制信号被输入至第三N型沟道晶体管的栅极，第三N型沟道晶体管的源极接地，而第三N型沟道晶体管的漏极与第四N型沟道晶体管的漏极之间的接点与第二N型沟道晶体管的源极相连；且
第四N型沟道晶体管的栅极连接至电源线而第四N型沟道晶体管的源极接地。
(2)根据本发明第一技术方案或第二技术方案的缓冲电路，其中输出开关器件是第二P型沟道晶体管，其中允许输入信号通过的输出端与该晶体管的漏极相连而其源极连接至电源线；
第一开关电路是源极接地的第五N型沟道晶体管，而第二开关电路是第三P型沟道晶体管；
第二P型沟道晶体管的栅极与第五N型沟道晶体管的漏极和第三P型沟道晶体管的漏极之间的接点相连，并且输入信号与输出控制信号的逻辑加法反相信号被输入至第五N型沟道晶体管的栅极和第三P型沟道晶体管的栅极；
第一开关器件是第四P型沟道晶体管而第二开关器件是电流驱动能力小于第四P型沟道晶体管的第五P型沟道晶体管；
输出控制信号被输入至第四P型沟道晶体管的栅极，第四P型沟道晶体管的源极连接至电源线，而第四P型沟道晶体管的漏极与第五P型沟道晶体管的漏极之间的接点与第三P型沟道晶体管的源极相连；且
第五P型沟道晶体管的栅极接地而第五P型沟道晶体管的源极连接至电源线。
本发明不限于上述的实施例，而且可以通过在一定范围内适当改变其部分构成来实施本发明而不脱离本发明的精神。例如，不同于上述的实施例，三态缓冲器可以包含具有两个或更多P型沟道晶体管M8和一个P型沟道晶体管M7的电流驱动能力改变电路，以及具有两个或更多N型沟道晶体管M10和一个N型沟道晶体管M9的电流驱动能力改变电路。当由使能控制输入端(IN2)输入的使能信号从低电平变为高电平以便将数据输出端(OUT1)变为高阻抗状态时，在所述两个或更多P型沟道晶体管M8中的至少一个以及所述两个或更多N型沟道晶体管M10中的至少一个变为关断状态时，P型沟道晶体管M7和N型沟道晶体管M9可以变为导通状态。
当由使能控制端(IN2)输入高电平信号时，通过将至少一个P型沟道晶体管M8和P型沟道晶体管M7变为导通状态，与所有晶体管M8和晶体管M7处于导通状态的情形相比，这个三态缓冲器能够减小至P型沟道晶体管M1的上拉电流通路的电流驱动能力，使得P型沟道晶体管M1的栅极从低电平电压改变为高电平电压，以减小用于将P型沟道晶体管M1从导通状态变为关断状态的上拉电流通路的电流驱动能力。这时，通过延长直到P型沟道晶体管M1的栅极从低电平电压改变为高电平电压为止的时间段，P型沟道晶体管M1可以从导通状态缓慢移动至关断状态，从而可以抑制电流I2每单位时间的变化。另外，当由使能控制端(IN2)输入高电平信号时，通过将至少一个N型沟道晶体管M10和N型晶体管M9变为导通状态，与所有晶体管M10和晶体管M9处于导通状态的情形相比，上述的三态缓冲器能够减小至N型沟道晶体管M2的下拉电流通路的电流驱动能力，使得N型沟道晶体管M2的栅极从高电平电压改变为低电平电压，以减小用于将N型沟道晶体管从导通状态变为关断状态的下拉电流通路的电流驱动能力。这时，通过延长直到N型沟道晶体管M2的栅极从高电平电压改变为低电平电压为止的时间段，N型沟道晶体管M2可以从导通状态缓慢移动至关断状态，从而可以抑制电流I1每单位时间的变化。
根据本发明的缓冲电路及其控制方法，在通过缓冲电路的输入信号由于接收到输入信号的跳变而被改变时，输出控制信号变为禁止输入信号通过的输出禁止状态。如果限制输出开关器件的驱动能力，则该输出开关器件可以从导通状态缓慢移动至非导通状态，使得该输出开关器件决不会从导通状态快速变为导通状态，从而抑制通过该输出开关器件的电流每单位时间的改变。因此根据本发明的缓冲电路及其控制方法，可以抑制由输出开关器件从导通状态变为非导通状态引起的接地电势和电源线电压的改变，使得接地电势和电源线之间的电势差可以维持在规定值，从而防止缓冲电路误动作。
相关申请的交叉引用
本申请是基于2006年9月29日提交的在先日本专利申请2006-266312并要求其优先权，这里通过引用将该专利的全部内容并入本文。

Claims (6)

1.一种缓冲电路，该缓冲电路对应于输出控制信号而允许输入信号通过或禁止输入信号通过，该缓冲电路包含：
输出开关器件；
输出开关器件控制部分，其具有用于控制所述输出开关器件进入导通状态的第一开关电路和用于控制所述输出开关器件进入非导通状态的第二开关电路，其中第一开关电路与第二开关电路之间的接点连接至所述输出开关器件以便对应于所述输入信号和输出控制信号控制该输出开关器件进入导通状态或非导通状态；以及
驱动能力改变部分，该驱动能力改变部分与所述第二开关电路串联连接，并且当所述输出控制信号处于禁止所述输入信号通过的输出禁止状态时限制所述输出开关器件的驱动能力。
2.根据权利要求1的缓冲电路，其中所述驱动能力改变部分包括：第一开关器件，当所述输出控制信号处于所述输出禁止状态时该第一开关器件变为非导通状态；和第二开关器件，该第二开关器件与所述第一开关器件并联连接从而其处于导通状态。
3.根据权利要求2的缓冲电路，其中所述第二开关器件的驱动能力小于所述第一开关器件的驱动能力。
4.一种缓冲电路的控制方法，该缓冲电路对应于输出控制信号而允许输入信号通过或禁止输入信号通过，所述控制方法包含：
输出开关器件控制步骤，该步骤对应于所述输入信号和输出控制信号将输出开关器件控制为导通状态或非导通状态；和
驱动能力改变步骤，该步骤在所述输出控制信号处于禁止所述输入信号通过的输出禁止状态时限制所述输出开关器件的驱动能力。
5.根据权利要求4的缓冲电路控制方法，其中所述驱动能力改变步骤当所述输出控制信号处于所述输出禁止状态时将至少一个开关器件变为非导通状态，并将与所述非导通状态的开关器件并联连接的开关器件变为导通状态。
6.根据权利要求5的缓冲电路控制方法，其中所述导通状态的开关器件的驱动能力小于至少一个开关器件的驱动能力。
CN2007101517392A 2006-09-29 2007-09-27 缓冲电路及其控制方法 Expired - Fee Related CN101154942B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006266312 2006-09-29
JP2006-266312 2006-09-29
JP2006266312A JP4859610B2 (ja) 2006-09-29 2006-09-29 バッファ回路及びその制御方法

Publications (2)

Publication Number Publication Date
CN101154942A CN101154942A (zh) 2008-04-02
CN101154942B true CN101154942B (zh) 2010-06-16

Family

ID=39256429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101517392A Expired - Fee Related CN101154942B (zh) 2006-09-29 2007-09-27 缓冲电路及其控制方法

Country Status (5)

Country Link
US (1) US7646221B2 (zh)
JP (1) JP4859610B2 (zh)
KR (1) KR100958152B1 (zh)
CN (1) CN101154942B (zh)
TW (1) TWI345376B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9154119B2 (en) * 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator
CN103716033B (zh) * 2013-12-18 2017-08-11 上海仪电科学仪器股份有限公司 一种自动匹配多量程切换点的方法
CN110708056B (zh) * 2019-10-11 2023-01-17 湖南国科微电子股份有限公司 一种输入缓冲电路和输入缓冲方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220423A (ja) * 1985-07-19 1987-01-29 Hitachi Ltd 半導体集積回路装置
US4857770A (en) * 1988-02-29 1989-08-15 Advanced Micro Devices, Inc. Output buffer arrangement for reducing chip noise without speed penalty
US5081374A (en) * 1990-02-22 1992-01-14 National Semiconductor Corporation Output buffer circuit with signal feed forward for reducing switching induced noise
JP3093380B2 (ja) * 1991-11-15 2000-10-03 株式会社東芝 半導体集積回路における信号出力回路
US5466614A (en) 1993-09-20 1995-11-14 At&T Global Information Solutions Company Structure and method for remotely measuring process data
JP3073402B2 (ja) * 1994-08-25 2000-08-07 シャープ株式会社 出力バッファ回路
US5548237A (en) * 1995-03-10 1996-08-20 International Business Machines Corporation Process tolerant delay circuit
JPH09148909A (ja) * 1995-11-17 1997-06-06 Hitachi Ltd 半導体集積回路装置
US5894239A (en) * 1997-04-18 1999-04-13 International Business Machines Corporation Single shot with pulse width controlled by reference oscillator
KR20000041373A (ko) * 1998-12-22 2000-07-15 김영환 출력 버퍼
JP3719868B2 (ja) 1999-02-09 2005-11-24 ローム株式会社 半導体集積回路装置
KR100622762B1 (ko) * 1999-06-29 2006-09-12 주식회사 하이닉스반도체 데이타 출력버퍼
US6169438B1 (en) * 1999-09-20 2001-01-02 Oak Technology, Inc. Circuit and method for selectively delaying electrical signals
JP2001285050A (ja) 2000-03-30 2001-10-12 Mitsubishi Electric Corp 出力バッファ回路
US6680636B1 (en) * 2000-03-31 2004-01-20 Silicon Graphics, Inc. Method and system for clock cycle measurement and delay offset
US6741106B2 (en) * 2002-09-26 2004-05-25 Agilent Technologies, Inc. Programmable driver method and apparatus for high and low voltage operation
JP3701942B2 (ja) * 2003-01-21 2005-10-05 沖電気工業株式会社 レベル変換回路
US20070085577A1 (en) * 2005-10-18 2007-04-19 Texas Instruments Incorporated High frequency transmission gate buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760606A (en) * 1995-04-17 1998-06-02 Matsushita Electric Industrial, Co. High voltage withstanding circuit and voltage level shifter
CN1293488A (zh) * 1999-10-15 2001-05-02 威盛电子股份有限公司 使用栅极电压控制的单端输入电压电平转换器

Also Published As

Publication number Publication date
JP2008085931A (ja) 2008-04-10
KR100958152B1 (ko) 2010-05-18
US7646221B2 (en) 2010-01-12
JP4859610B2 (ja) 2012-01-25
TW200820616A (en) 2008-05-01
CN101154942A (zh) 2008-04-02
TWI345376B (en) 2011-07-11
KR20080029890A (ko) 2008-04-03
US20080079475A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
EP0212584B1 (en) Output circuit device with stabilized potential
CN1957531B (zh) 先断后通预驱动器
US5455521A (en) Self-timed interconnect speed-up circuit
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
US20080106297A1 (en) Slew rate controlled circuits
US7973560B2 (en) Level shifter
KR20060059168A (ko) 입출력 회로 및 반도체 입출력 장치
TWI756707B (zh) 晶片外驅動電路和訊號補償方法
JP2003258611A (ja) 出力バッファ回路
US20100026344A1 (en) Methods, devices, and systems for a high voltage tolerant buffer
CN112634953B (zh) 驱动器、芯片外驱动电路及其补偿系统和信号补偿方法
US6617881B2 (en) Semiconductor integrated circuit
CN101154942B (zh) 缓冲电路及其控制方法
US5448181A (en) Output buffer circuit having reduced switching noise
CN110890885B (zh) 一种应用于混合电压输出缓冲器的高速电平转换电路
US6518796B1 (en) Dynamic CMOS circuits with individually adjustable noise immunity
CN103873028B (zh) 用于产生延迟列选择信号的存储装置和信号延迟电路
WO2008014383A1 (en) Junction field effect transistor level shifting circuit
US20020180495A1 (en) CMOS output circuit
CN113285706B (zh) 一种电压电平转换电路
JPH06224730A (ja) 出力バッファ回路
KR20100133610A (ko) 전압 레벨 시프터
US7157958B2 (en) Reduced voltage pre-charge multiplexer
KR100407816B1 (ko) 온-칩 캐패시터를 이용한 씨모스 풀스윙 출력구동회로
JP4680423B2 (ja) 出力回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20200927