CN101147238B - 通过毛细作用形成导电迹线 - Google Patents

通过毛细作用形成导电迹线 Download PDF

Info

Publication number
CN101147238B
CN101147238B CN2006800098056A CN200680009805A CN101147238B CN 101147238 B CN101147238 B CN 101147238B CN 2006800098056 A CN2006800098056 A CN 2006800098056A CN 200680009805 A CN200680009805 A CN 200680009805A CN 101147238 B CN101147238 B CN 101147238B
Authority
CN
China
Prior art keywords
electric conducting
conducting material
substrate
conductive
conductive trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800098056A
Other languages
English (en)
Other versions
CN101147238A (zh
Inventor
C·G·阿丁顿
L·小克拉克
C·C·阿肖夫
B·C·斯奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101147238A publication Critical patent/CN101147238A/zh
Application granted granted Critical
Publication of CN101147238B publication Critical patent/CN101147238B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

在衬底(202)内限定润湿区(208)。把导电材料涂覆到润湿区(404)。由通过毛细作用而在整个润湿区流动的导电材料在润湿区内至少部分地形成导电迹线(302)。

Description

通过毛细作用形成导电迹线
背景
导电迹线是电子器件内的重要组成部分。导电迹线将这种器件的不同电子元件连接起来。它们还将电子器件的电子元件连接到所述器件的焊盘或触点。然后,所述焊盘或触点被连接到其它电子器件,从而使得能够互连两个或更多个电子器件。
对于小型电子器件,例如半导体器件、喷墨打印头和其它类型的电子器件,导电迹线一般被形成在所述器件的二维平面上。因此,可以形成给定导电迹线来连接在电子器件的同一二维平面上的两个电元件。然而,随着电子器件已经变得更为复杂,可能需要在三维上连接它们的电子元件,其中包括在与电子器件的主二维平面垂直的一维。
附图简述
在此参考的附图形成了本说明书的一部分。在附图中所示的特征仅仅打算说明本发明的一些实施例,而不是说明本发明的所有实施例。
图1是根据本发明的一个实施例的通过毛细作用形成导电迹线的方法的流程图。
图2A和图2B是根据本发明的不同实施例的电子器件的示意图,每个电子器件的衬底的内部限定了润湿区、毛细区或亲水区。
图3A和图3B是根据本发明的不同实施例的电子器件的示意图,每个电子器件的衬底具有润湿区、毛细区或亲水区,在所述润湿区、毛细区或亲水区的内部已经通过毛细作用或毛细管力形成了导电迹线。
图3C和图3D分别是根据本发明另一实施例的电子器件的顶视图和前视图,该电子器件的衬底具有润湿区、毛细区或亲水区,在所述润湿区、毛细区或亲水区的内部已经通过毛细作用或毛细管力形成了导电迹线。
图4是根据本发明另一实施例的通过毛细作用形成导电迹线的方法的流程图。
图5是根据本发明的一个实施例的导电种子的示意图,所述导电种子是作为为了至少部分地形成导电迹线而在整个毛细区中导电种子材料的毛细作用的结果而被留下或形成的。
图6是根据本发明的一个实施例的附加导电材料的示意图,所述附加导电材料对图5的导电种子进行无电极电镀以在毛细区内进一步形成导电迹线。
图7是根据本发明的一个实施例的另一导电材料的示意图,所述另一导电材料被电镀到图6中的对导电种子进行无电极电镀的附加导电材料上,以在毛细区内更充分地形成导电迹线。
附图详述
在以下对本发明的示例性实施例的详细描述中参考了附图,所述附图形成本发明的一部分,并且其中通过图解的方式示出了可以实施本发明的特定示例性实施例。为了使本领域技术人员能够实施本发明,足够详细地描述了这些实施例。在不脱离本发明的精神或范围的情况下,可以利用其它的实施例,并且可以进行逻辑的、机械的、电的、电光的、软件/固件的以及其它的变化。因此,以下的详细描述不应当在限制的意义上来看待,并且本发明的范围仅由所附的权利要求书来限定。
图1示出根据本发明的一个实施例的通过毛细作用或毛细管力在电子器件的衬底的内部形成导电迹线的方法100。可以如此执行该方法100来至少部分地制造这样的电子器件。首先,在电子器件的衬底的内部限定润湿区以及非润湿区(102)。润湿区也可被称作毛细区或亲水区。
润湿区是衬底的一部分,在其上、其里、穿过其或其内部,液态或半液态导电材料将通过毛细作用或毛细管力来流动。例如,润湿区可被限定为通过激光消融在衬底的内部所形成的沟或槽。激光消融过程固有地使所述沟或槽的侧面与衬底其它表面相比变得粗糙。这些粗糙表面形成了润湿区,这是因为通过毛细作用或毛细管力,涂覆到润湿区一端的液态或半液态材料将流到润湿区的另一端。相比之下,与润湿区相比相对更光滑的衬底的其它表面将不使所述材料在其中或其上流动。这些其它表面被称作非润湿区、非毛细区或疏水区,并且其在一个实施例中通过明确地限定润湿区而被固有地限定。
润湿区本身足以提供毛细管力或毛细作用来使得涂覆到润湿区一端的液态或半液态材料流到其另一端。因此,所得到的毛细管力可能由于润湿区的几何结构(例如润湿区是管道或沟道的位置)、由于润湿区的表面粗糙度、或者润湿区的几何形状与润湿区的表面粗糙度的组合而发生。以这种方式,侧面光滑的管道或沟道以及粗糙路径可以提供毛细管力或毛细作用,所述粗糙路径实际上是一系列微沟道,而不是可以提供毛细管力或毛细作用的沟道或管道的一部分。
图2A和图2B示出根据本发明的不同实施例的在电子器件的衬底的内部所限定的润湿区的实例。图2A和图2B都描绘了包含衬底202的电子器件200。所述电子器件200可以是半导体器件、喷墨打印头(其中衬底202是喷墨打印头衬底)或另一类型的电子器件。尽管在图2A和图2B中仅仅描绘了电子器件200的衬底202,但这只是为了说明清楚起见,并且一般来说电子器件200将具有比衬底202更多的层。衬底202可以是硅、玻璃、
Figure S06809805620070929D000031
陶瓷、塑料或另一类型的衬底。衬底202可以是柔性的或非柔性的衬底。也就是,即使衬底202是柔性衬底,至少一些实施例也适合于在衬底202上形成导电迹线。衬底202具有前表面204和顶面206。
在图2A中,沟或槽208在前表面204的内部从第一端210(并且部分到顶面206上)到第二端212进行激光消融。沟208是润湿区。沟208的侧面由于激光消融而与衬底202的其它表面相比更为粗糙。例如,可以设计表面能和/或润湿接触的角度来限定和/或控制所述润湿区或边缘,从而产生所期望的亲水性和疏水性。亲水性表面吸引液体,因此适合于导致液体在表面上扩散的毛细作用或毛细管力,而疏水性表面不吸引液体,并且会排斥液体,因此不会通过毛细作用或毛细管力使液体在其上扩散。
沟208沿三维方向延伸。衬底202的主二维平面可以是其顶面206的平面。因此,沟208沿此平面延伸,然后垂直延伸到衬底202的前表面204的平面中或者在其上延伸。沟208沿它的整个路径被完全暴露。而且,可以说沟208相对于衬底202具有沿三维方向的路径。
在图2B中,已经形成从衬底202的顶面206一直到衬底202的底面254的过孔或通孔252。与衬底202的其它表面相比,通孔252的侧面再次变得粗糙。不同于图2A的沟208,通孔252没有沿它的整个路径被完全暴露,而是仅仅在电子器件200的衬底202的顶面206和底面254处暴露。
可以执行不同类型的工艺来在电子器件的衬底的内部限定润湿区、亲水区或毛细区。激光消融是已经被记录的一种类型的工艺。其它工艺包括光刻和蚀刻以及路径的塑料注射成型。另一种工艺包括沿电子器件的衬底滚动辊子(roller),以便在衬底的内部切出或形成沟。
在这些工艺的每一种中,通过使作为执行所述工艺的结果而形成的表面与衬底的其它表面相比变得粗糙,从而在一个实施例中限定出润湿区、亲水区或毛细区。在另一实施例中,润湿区、亲水区或毛细区由所制成的表面的所得到的几何结构和形状以及维度来限定,其中包括但不限于沟道、管道、平行相对的肋、以及由两个垂直相交平面所形成的直角槽。这样的粗糙表面或几何结构允许液态或半液态导电材料流动或者通过毛细作用或毛细管力毛细流过所述区。所述材料不会穿过衬底的其它表面或在衬底的其它表面上流动或毛细流动,所述衬底的其它表面被称作非润湿区、疏水区或非毛细区。
回来参考图1,向已经限定的润湿区的一端涂覆导电材料,从而通过毛细作用或毛细管力在润湿区的内部形成导电迹线(104)。导电材料以液态、半液态、熔融态或半熔融态被涂覆到润湿区的一端。在本发明的一个实施例中,通过毛细作用或毛细管力,导电材料自然地流过整个润湿区。以这种方式形成了导电迹线。
图3A和图3B示出根据本发明的不同实施例的通过毛细作用或毛细管力在润湿区的内部形成的导电迹线的实例。图3A与图2A中作为润湿区而形成的沟208相对应。在图3A中,通过毛细管306向沟208的一端210涂覆导电材料304。通过毛细作用或毛细管力,导电材料304流过整个沟208,流到沟208的另一端212,从而导致在沟208的内部形成导电迹线302。
图3B与图2B中作为润湿区而形成的通孔252相对应。在图3B中,在衬底202的底面254的通孔252的开口处,再次通过毛细管306向通孔252的一端涂覆导电材料304。通过毛细作用或毛细管力,导电材料304流过通孔252,流到在衬底202的顶面206处的通孔252的另一开口。这导致在通孔252的内部形成导电迹线352。
向润湿区涂覆导电材料304在图3A和3B中被描绘成通过使用以流体的形式耦合至导电材料304的供给源的毛细管306。也可采用其它方法向润湿区的一端涂覆导电材料。例如,可以将衬底的包含润湿区的所述端的部分没入或浸入导电材料中。还可将导电材料小心地浇注到润湿区的所期望的端上,等等。
利用毛细作用或毛细管力使导电材料在整个润湿区形成导电迹线是有利的,这是因为它适合于不同拓扑的导电迹线。例如,在图3A中,导电迹线302相对于衬底202以三维的形式存在,而在图3B中,导电迹线352存在于通孔252的内部。在其它实施例中,衬底可以具有在其中限定润湿区的球形、半球形或其它圆形形状,从而使得仍然能够通过毛细作用或毛细管力在这样的润湿区的内部形成导电迹线。
通过毛细作用或毛细管力形成导电迹线所使用的导电材料可以是铜、铝或铝合金、贵金属或另一类型的导电材料。至少在一些实施例中,导电材料不是焊料型材料。这是因为导电迹线打算是电在其上所行经的主要管道或路径,其中这样的管道或路径在电子器件的内部可以延伸相对较长的距离。相比之下,焊料型导电材料打算用于非常短的距离,以便容易地桥接在导电迹线与电子元件或另一导电迹线或导线之间的间隙。焊料型导电材料可用于这种短间隙桥接,这是因为它能够在局部短时加热下很快变为其熔融态或半熔融态,而不影响附近的导电迹线或电子元件。而且,焊料型导电材料不适合用于形成焊盘或其它电互连点,并且实际上而是一般用来将外部导线或导体焊接到这种焊盘。
相比之下,在一些实施例中,诸如铜之类的非焊料型导电材料无法用于短间隙桥接,因为它需要相对较长时间地暴露于高温中来加热,这也会熔化附近的导电迹线并损坏附近的电子元件。焊料型导电材料不打算是电在其上所行经的主要管道或路径。由于焊料具有不期望的特性,所以焊料型导电材料不打算用于长的管道或路径。它易碎,与其它类型的导体相比更容易熔化,并且在热方面是不利的,与其它类型的导体相比返回到半熔融态更快。也就是,本发明的实施例通过使用非焊料型导电材料而适合用于形成长度大的导电迹线,然而非焊料型导电材料不适合用于形成长度大的导电迹线,而是只适合用于形成相对较短或很短的导电路径。而且,正如稍后在参考图3C和图3D的详细描述中所更详细地描述的那样,通过利用非焊料型导电材料,本发明的实施例可用来形成焊盘或其它类型的电互连点,但是正如已经描述的那样,焊料型导电材料不适合用于形成这种焊盘或点。
在本发明的至少一些实施例中,导电材料通过毛细管力形成导电迹线所经由的毛细作用不必发生在真空或部分真空的内部。例如,在图3B中,通孔252对于润湿区、亲水区或毛细区是足够的,例如依靠其粗糙表面、或者通孔的直径、或者其它几何特性,使得涂覆在通孔252的底端处的导电材料自然地毛细流过整个通孔252,而不必使通孔252的顶部处于部分真空或完全真空。而且,本领域普通技术人员能够认识到,由于图3A的沟208沿其位于衬底202上的整个路径被完全暴露,所以使沟208处于真空或部分真空对毛细过程并没有帮助。
利用毛细作用或毛细管力在润湿区、亲水区或毛细区的内部形成导电迹线是一种添加工艺。也就是,只将导电材料涂覆到衬底的要形成导电迹线的位置。相比之下,在更常规的减法工艺中,将导电材料涂覆到大部分衬底上,然后除去部分导电材料以形成所期望的导电迹线。在添加工艺中,为了形成导电迹线,没有或几乎没有除去导电材料。
图3C和图3D分别示出根据本发明另一实施例的电子器件200的顶面206的顶视图以及电子器件200的前表面204的前视图,其中在槽或沟378的内部已经形成导电迹线372。将导电材料涂覆在沟378的底端处。通过毛细作用或毛细管力,导电材料流过整个沟378,流至沟378的另一端,导致形成导电迹线372。
在图3C和图3D的实施例中的导电材料可以作为封闭池或贮存槽来涂覆,使得在底端376处将导电材料浇注到沟378中。如图3C和图3D所示,沟378的端部376和374在尺寸上比沟378的其它部分大,这相对于底端376便于作为封闭池或贮存槽来涂覆导电材料。此后,沟378的端部376和374可以起接头或焊盘或其它端接点的作用。这种其它端接点可视为电接合区和其它类型的互连点。虽然端部376被描述为毛细管的起始点,但是在另一实施例中,端部374可以是毛细管的起始点或池(well),在此处一开始沉积或以其他方式涂覆导电材料。实际上,在本发明的其它实施例中,毛细管的起始点除了在毛细区的一端处外还可以是在所限定的毛细区的内部的一点处。
图4示出根据本发明另一实施例的通过毛细作用或毛细管力形成导电迹线的方法400。方法400与图1的方法100相一致,但是更详细。也可以如此执行方法400来至少部分地制造具有衬底的电子器件,在衬底的内部,导电迹线在其毛细区的内部被形成。
首先,在电子器件的衬底的内部限定毛细区、亲水区或润湿区(402)。同图1的方法100的102中一样,可以以一种或多种不同的方式来完成这种区域限定。在衬底上可以形成有助于导电材料经由毛细管流动来流动的粗糙表面。可以通过激光消融来形成作为毛细区的沟或通孔。可以采用光刻在衬底的内部形成毛细区。可以在衬底的内部用辊子切割出沟来形成毛细区,或者辊子通过位移可以形成沟。还可以在衬底的内部刻蚀出沟以形成毛细区。
接着,将导电种子材料涂覆到毛细区的一端(404)。导电种子材料通过毛细管力毛细流过整个毛细区,以在整个毛细区内形成或留下此导电种子材料的导电种子。在本发明的一个实施例中,这种毛细作用至少部分地形成所期望的导电迹线。如参考图3A和图3B关于导电材料的更一般描述,通过将毛细区的一端没入或浸入导电种子材料,通过使用毛细管等等方法,可以完成对毛细区的一端涂覆导电种子材料。
例如,在本发明的不同实施例中,用于涂覆导电种子材料的其它方法包括将器件降低置入包含导电种子材料的溶液的滴剂中,或者在毛细区的一端或在另一毛细管起始点或起始池处通过使用针来分配导电种子材料。在另一实施例中,器件的边缘可以浸入导电种子材料浴中。因此,本发明的实施例不限于涂覆导电种子材料的特定方式。
在一个实施例中,可以在毛细区的另一端执行吸引作用以吸引导电种子材料流过整个毛细区(406)。这种吸引作用用来促进或加速毛细过程,并且确保沿着即使很长的毛细管路径的整个长度也沉积富含种子材料的溶液。例如,参考图3A,导电材料304可以是通过毛细管306涂覆到毛细区一端210的导电种子材料。在毛细区的另一端212,可以把几股吸收性纤维放置到毛细区中。一旦导电种子材料开始接触这种吸收性纤维,这些纤维就通过将导电种子材料从毛细区的一端210拉到毛细区的一端212来加速毛细过程,以确保导电种子材料被扩散到整个毛细区。
图5示出根据本发明的一个实施例在导电种子材料已经毛细流过整个毛细区并在整个毛细区形成或留下导电种子后图2A的电子器件200的前视图。在电子器件200的前视图中所示的衬底202内部的沟208是图5中的毛细区。衬底202的前表面204在图5中是全视图,并且在图5中也表示了顶面206。在毛细区的一端210涂覆导电种子材料后,在整个毛细区形成或留下导电种子502,以在毛细区的内部至少部分地形成或限定导电迹线。
因此,导电种子材料是一种导电材料。导电种子材料可以是在胶状悬浮体内布置的导电材料,例如钯的胶状悬浮混合物。基础溶剂或其它材料是通过毛细管力毛细流过整个毛细区的材料。然后,在基础溶剂材料或其它材料毛细流动过程中,布置在该基础溶剂或其它材料内的导电材料沿毛细区沉积。本领域普通技术人员可以认识到,导电种子材料可以是市场上可买到的Cataposit材料或另一类型的导电种子材料。导电种子材料处于液态、半液态、熔融态或半熔融态。
回来参考图4,然后可以对毛细区涂覆加速材料(408)。加速材料是加快随后对沉积的导电种子的无电极电镀,以进一步形成导电迹线。通过将毛细区没入加速材料浴中来涂覆加速材料。在一个实施例中,加速材料可以是Shipley加速剂,它可从Marlborough,Mass的Shipley公司LLC获得,并且化学成分是硫酸、氟硼酸和水。
此后,将毛细区没入包含附加导电材料的无电极电镀浴中,以进一步形成导电迹线(410)。也就是,将附加导电材料涂覆到整个毛细区的导电种子以进一步形成导电迹线。这种导电材料可以是铜、铝或铝合金、贵金属或其他类型的导电材料。由于基本上只对种子材料电镀无电极电镀材料,所以可以将整个器件200置于无电极电镀浴中。一旦此附加导电材料被涂覆到期望的厚度,于是就可以漂洗器件200,使得基本上只电镀种子迹线。
图6示出根据本发明的一个实施例在将附加导电材料无电极电镀到在整个毛细区已形成的导电种子502上之后图5的电子器件200的前视图。在电子器件200的前视图中所示的衬底202内部的沟208是图6中的毛细区。衬底202的前表面204在图6中是全视图,并且在图6中也表示了顶面206。附加导电材料602已经被无电极电镀到导电种子502上,以进一步在毛细区内形成或限定出导电迹线。
回来参考图4,可选择地,可以在无电极电镀到导电种子上的附加导电材料上电镀另一导电材料,以便更充分和期望地完全形成导电迹线(412)。所电镀的导电材料可以与410中无电极电镀的导电材料相同或不同。最后,可以对毛细区的一端涂覆粘合材料,使得粘合材料通过毛细作用或毛细管力流过已经形成的导电迹线来密封导电迹线(414)。涂覆粘合材料来密封导电迹线以类似于图3A和图3B中涂覆导电材料的方式来完成。可选择地,密封剂可以是针分配型粘合剂、涂覆在迹线上的叠层、或另一类型的密封剂,正如本领域普通技术人员可以认识到的。
图7仅示出根据本发明的一个实施例的图6的电子器件的沟208部分的前视图,其位于其顶面206之内,在其上另一导电材料已被电镀到无电极电镀的导电材料602上。也就是,为了说明的清楚和简单起见,在图7中只描绘了位于顶面206内的衬底202内的沟208的部分。相比之下,位于前表面204内的衬底202内的沟208部分未在图7中示出。
在图7中再次描绘了无电极电镀到导电种子502的导电材料602。将另一层导电材料702电镀到导电材料602上,以在沟208内更充分地限定出导电迹线,并且从而在毛细区内限定出导电迹线。最后,把粘合剂704涂覆到毛细区的一端,使得粘合剂通过毛细作用或毛细管力在导电材料702上流动,从而在导电迹线上流动,以便密封导电迹线。
相对于图4的方法400描述的以及如图5、图6和图7所示的形成导电迹线的方法包括,由通过毛细管力或毛细作用毛细流过整个毛细区、亲水区或润湿区的导电种子材料来形成或沉积导电种子。导电种子在这个区域内至少部分形成所期望的导电迹线。此后,可以把附加和另一导电材料涂覆到导电种子,以更好地或更充分地形成导电迹线。
方法400描述了一种可以把这种附加和另一导电材料涂覆到导电种子的方式。例如,可以通过将毛细区没入无电极电镀浴中来涂覆附加导电材料,然后也可有选择地通过对无电极电镀导电材料进行电镀来涂覆另一导电材料。然而,本发明的其它实施例可采用不同方法来进一步限定导电迹线,这是通过把附加导电材料和/或另一导电材料涂覆到由于毛细管力或毛细作用而在整个毛细区形成或沉积的导电种子。
因此,应该注意,虽然在此说明和描述了特定实施例,但是本领域技术人员将认识到,可以用实现相同目的而打算的任何布置来替换所示的特定实施例。本申请打算覆盖本发明的任何修改或变化。因此,显然打算本发明仅由权利要求书及其等同物来限定。

Claims (13)

1.一种方法(400),包括:
通过相对于衬底在三维内限定路径来在衬底内限定润湿区(402);以及
把非焊料型导电材料涂覆到润湿区(404),使得在不使非焊料型导电材料处于真空条件的情况下,由通过毛细作用而流过整个润湿区的导电材料在润湿区内至少部分地形成导电迹线,
其中导电迹线相对于衬底以三维的形式存在。
2.权利要求1所述的方法,其中限定润湿区固有地包括:将衬底的其它部分限定为非润湿区,使得导电材料仅通过毛细管力毛细流入润湿区中,而不流入非润湿区中。
3.权利要求1所述的方法,其中把导电材料涂覆到润湿区的其中一端包括:在润湿区的其中一端处把衬底浸入导电材料中。
4.权利要求1所述的方法,其中把导电材料涂覆到润湿区的其中一端包括:
把种子材料涂覆到润湿区,使得在整个润湿区形成种子材料的种子,以便一开始形成导电迹线(404);以及
给种子材料的种子镀上第二导电材料以进一步形成导电迹线(410)。
5.权利要求4所述的方法,其中给种子材料的种子镀上第二导电材料包括:至少将衬底的润湿区没入包含第二导电材料的无电极电镀浴中。
6.权利要求5所述的方法,还包括:给第二导电材料电镀第三导电材料以进一步形成导电迹线(412)。
7.权利要求4所述的方法,还包括:在给种子材料的种子镀第二导电材料之前,把加速材料涂覆到润湿区(408)。
8.权利要求1所述的方法,还包括:执行吸引作用,以通过促进导电材料的毛细作用来吸引涂覆到润湿区的导电材料(406)。
9.一种器件(200),包括:
衬底(202),在衬底内部通过相对于衬底在三维内限定路径来限定亲水区;以及,
非焊料型导电材料(502),其在不处于真空条件的情况下通过毛细作用被涂覆到亲水区,以在亲水区内至少部分地限定导电迹线,
其中导电迹线相对于衬底(202)以三维的形式存在。
10.权利要求9所述的器件,其中导电材料包括通过毛细作用在整个亲水区形成导电种子的导电种子材料。
11.权利要求10所述的器件,其中导电种子材料被涂覆到亲水区的一端,并且通过毛细管力在整个亲水区留下导电种子。
12.权利要求10所述的器件,还包括被涂覆到导电种子以在亲水区内更充分地限定导电迹线的第二导电材料(602)。
13.权利要求12所述的器件,还包括被涂覆到第二导电材料以在亲水区内更充分地限定导电迹线的第三导电材料(702)。
CN2006800098056A 2005-03-26 2006-02-01 通过毛细作用形成导电迹线 Expired - Fee Related CN101147238B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/089,977 US20060213957A1 (en) 2005-03-26 2005-03-26 Conductive trace formation via wicking action
US11/089,977 2005-03-26
PCT/US2006/003586 WO2006104563A1 (en) 2005-03-26 2006-02-01 Conductive trace formation via wicking action

Publications (2)

Publication Number Publication Date
CN101147238A CN101147238A (zh) 2008-03-19
CN101147238B true CN101147238B (zh) 2011-04-27

Family

ID=36291946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800098056A Expired - Fee Related CN101147238B (zh) 2005-03-26 2006-02-01 通过毛细作用形成导电迹线

Country Status (4)

Country Link
US (1) US20060213957A1 (zh)
CN (1) CN101147238B (zh)
DE (1) DE112006000696B4 (zh)
WO (1) WO2006104563A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2872072B1 (fr) * 2004-06-24 2006-09-29 Snecma Propulsion Solide Sa Procede de brasage de pieces en materiau composite thermostructural siliciure
GB0724385D0 (en) * 2007-12-13 2008-01-23 Eastman Kodak Co Patterning method
EP2124514A1 (en) * 2008-05-23 2009-11-25 Nederlandse Centrale Organisatie Voor Toegepast Natuurwetenschappelijk Onderzoek TNO Providing a plastic substrate with a metallic pattern
US8273654B1 (en) 2011-09-29 2012-09-25 Eastman Kodak Company Producing a vertical transistor including reentrant profile
US8623757B2 (en) 2011-09-29 2014-01-07 Eastmak Kodak Company Producing a vertical transistor including reentrant profile
US9331205B2 (en) 2014-03-06 2016-05-03 Eastman Kodak Company VTFT with post, cap, and aligned gate
US9153698B2 (en) 2014-03-06 2015-10-06 Eastman Kodak Company VTFT with gate aligned to vertical structure
US9236486B2 (en) 2014-03-06 2016-01-12 Eastman Kodak Company Offset independently operable VTFT electrodes
US9123815B1 (en) 2014-03-06 2015-09-01 Eastman Kodak Company VTFTs including offset electrodes
US9117914B1 (en) 2014-03-06 2015-08-25 Eastman Kodak Company VTFT with polymer core
US9178029B2 (en) 2014-03-06 2015-11-03 Eastman Kodak Company Forming a VTFT gate using printing
US9147770B1 (en) 2014-03-06 2015-09-29 Eastman Kodak Company VTFT with extended electrode
US9198283B2 (en) 2014-03-06 2015-11-24 Eastman Kodak Company Vertically spaced electrode structure
US9202898B2 (en) 2014-03-06 2015-12-01 Eastman Kodak Company Fabricating VTFT with polymer core
US9214560B2 (en) 2014-03-06 2015-12-15 Eastman Kodak Company VTFT including overlapping electrodes
US9153445B2 (en) 2014-03-06 2015-10-06 Eastman Kodak Company Forming a VTFT with aligned gate
US9129993B1 (en) 2014-03-06 2015-09-08 Eastman Kodak Company Forming a VTFT using printing
US9142647B1 (en) 2014-03-06 2015-09-22 Eastman Kodak Company VTFT formation using selective area deposition
US9093470B1 (en) 2014-03-06 2015-07-28 Eastman Kodak Company VTFT formation using capillary action
EP3305203A4 (en) * 2015-05-25 2019-01-09 Olympus Corporation ULTRASOUND PROBE
CN113133223B (zh) * 2021-04-14 2022-02-08 电子科技大学 一种印制电路板半塞孔的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326937A (en) * 1992-01-28 1994-07-05 Fujitsu Isotec Limited Grounding structure of a printed wiring board
TW564189B (en) * 2001-01-31 2003-12-01 Hitachi Ltd Lithography apparatus, lithography method and method of manufacturing master print for transfer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838204A (en) * 1966-03-30 1974-09-24 Ibm Multilayer circuits
US3665367A (en) * 1969-08-20 1972-05-23 Martin Marietta Corp Side hole terminal
US3706915A (en) * 1970-03-09 1972-12-19 Gen Electric Semiconductor device with low impedance bond
GB1434833A (en) * 1972-06-02 1976-05-05 Siemens Ag Solder carrying electrical connector wires
EP0568313A2 (en) * 1992-05-01 1993-11-03 Nippon CMK Corp. A method of manufacturing a multilayer printed wiring board
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6277740B1 (en) * 1998-08-14 2001-08-21 Avery N. Goldstein Integrated circuit trenched features and method of producing same
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
US7064412B2 (en) * 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
US6585903B1 (en) * 2000-09-06 2003-07-01 Visteon Global Tech. Inc. Electrical circuit board and a method for making the same
US6440835B1 (en) * 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6537851B1 (en) * 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
DE10217362B4 (de) * 2002-04-18 2004-05-13 Infineon Technologies Ag Gezielte Abscheidung von Nanoröhren
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
TW584934B (en) * 2003-03-05 2004-04-21 Au Optronics Corp Method of forming a contact and structure thereof
JP4120455B2 (ja) * 2003-04-22 2008-07-16 セイコーエプソン株式会社 パターンの形成方法及びデバイスの製造方法
US6764319B1 (en) * 2003-05-15 2004-07-20 Hon Hai Precision Ind. Co., Ltd. Electrical connector having contacts with anti-wicking means

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326937A (en) * 1992-01-28 1994-07-05 Fujitsu Isotec Limited Grounding structure of a printed wiring board
TW564189B (en) * 2001-01-31 2003-12-01 Hitachi Ltd Lithography apparatus, lithography method and method of manufacturing master print for transfer

Also Published As

Publication number Publication date
CN101147238A (zh) 2008-03-19
DE112006000696T5 (de) 2008-01-24
US20060213957A1 (en) 2006-09-28
WO2006104563A1 (en) 2006-10-05
DE112006000696B4 (de) 2010-07-29

Similar Documents

Publication Publication Date Title
CN101147238B (zh) 通过毛细作用形成导电迹线
TW404156B (en) Process for selective application of solder to circuit packages
KR100371477B1 (ko) 미세구조 어레이, 미세구조 어레이의 형성 방법 및 장치,및 미세구조 어레이를 제조하기 위한 주형
KR100431676B1 (ko) 마이크로 구조체 어레이와, 마이크로 구조체 어레이 및마이크로 구조체 어레이 성형용 금형 그리고 마이크로렌즈 어레이의 제조 방법
US5160409A (en) Solder plate reflow method for forming a solder bump on a circuit trace intersection
CN105177496B (zh) 掩膜板的制作方法
US8785791B2 (en) Through wiring substrate and manufacturing method thereof
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
TWI486492B (zh) 用於太陽能電池之金屬電極之光鍍技術
CN105357901A (zh) 一种pcb板埋孔的填孔方法
CN102332523B (zh) 一种led支架及其生产工艺
KR0125924B1 (ko) 납땜 범프를 회로 트레이스상에 형성하는 납땜 플레이트 역류 방법
JP4468191B2 (ja) 金属構造体及びその製造方法
JP5822212B2 (ja) 電解メッキ装置
CN100370636C (zh) 微型薄膜温差电池的结构及其制造方法
JPH04109510A (ja) 異方導電膜の製造方法
TWI429115B (zh) Semiconductor bearing structure
JP3681101B2 (ja) マイクロレンズアレイ用金型マスターの作製方法
JP3371332B2 (ja) フィルムキャリアテープの製造方法およびメッキ装置
KR20120050194A (ko) 프로브 및 프로브 제조방법
US7811918B1 (en) Electric current induced liquid metal flow and metallic conformal coating of conductive templates
Gunnarsson et al. Electrochemically based low-cost high precision processing in MOEMS packaging
JPS6018352A (ja) インクジエツトヘツドの製造方法
CN115896876A (zh) 一种电沉积方法及电沉积装置
JP2005243723A (ja) 導電性ボール定置用のマスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110427

Termination date: 20200201

CF01 Termination of patent right due to non-payment of annual fee