CN101135951A - 数据输出设备和方法、存储器系统、数据处理方法 - Google Patents

Abstract

本发明提供一种数据输出设备和方法、存储器系统、数据处理方法。数据输出设备将输入数据变换成变化少于输入数据的数据，并将变换后的数据输出至存储器。

Description

数据输出设备和方法、存储器系统、数据处理方法

技术领域

本发明涉及将数据输出至存储器的数据输出设备及方法，具有存储器装置和存储器控制器的存储器系统，以及存储器系统中存储器装置的数据处理方法。

背景技术

近年来，半导体工艺的改善极大地提高了LSI的集成度和工作频率，使用该LSI的设备的性能也提高了。工作频率的提高也增加了LSI的电磁幅射，使得控制EMI(electro magnetic interference：电磁干扰)变得困难了。当LSI的工作频率升高时，时钟信号所含的高频处的谐波(harmonic)分量增加了，这增加了谐波分量的幅射。

SSCG(Spread Spectrum Clock Generator：扩频时钟发生器)被用来控制EMI。SSCG通过稍微改变LSI的时钟频率来振动(调制)该时钟频率，从而降低EMI的峰值。

随着LSI的工作频率增加，能否确保信号的品质、即所谓信号完整性就变得很重要。

当LSI芯片上的晶体管切换时，高频电流流经电源/接地配线，并在电源/接地配线上发生噪声。这就是所谓电源振颤或接地振颤。

该噪声与进行切换的晶体管数量成正比而增大。当集成在LSI芯片上的大量晶体管同时切换时产生的较大电源振颤或接地振颤称作SSO(Simultaneous Switching Output：同时切换输出)噪声。

随着LSI的工作频率和集成度提高，噪声也增加，另一方面，随着LSI电源电压降低和工作频率提高，噪声容限减少。这使得控制噪声变得很重要。

作为有效降低上述噪声及EMI的技术，日本特开2004-213563提出了存储器存取信号生成器。

在日本特开2004-213563所记载的存储器存取信号生成器中，当检测出数字信号的转换并且该信号被延迟时，进行控制以使同时检测出转换的次级的数字信号不延迟。此外，进行控制以使同时检测出转换的次级的数字信号延迟，从而将由地址信号或数据信号等数字信号发生的同时切换动作的数量总是控制在1/2。这使之可适宜地减小电力消耗、噪声及EMI。

可惜，日本特开2004-213563所记载的存储器存取信号生成器中的问题在于如果数据切换次数增多则噪声增大，并且噪声减小了工作容限。

发明内容

本发明提供一种削减当将数据写入存储器或从存储器读出数据时的噪声的技术。

根据本发明的一个方面，提供了一种数据输出设备，用于将数据输出至存储器，包括：变换单元，被构成为将输入数据变换成变化少于输入数据的数据；和输出单元，被构成为将由所述变换单元变换的数据输出至存储器。

根据本发明的另一方面，提供了一种存储器系统，其具有存储器装置和存储器控制器，所述存储器控制器包括：第一变换单元，被构成为将输入数据变换成变化少于输入数据的数据；和第一输出单元，被构成为将由所述第一变换单元变换的数据输出至所述存储器装置，以及所述存储器装置包括：第一复原单元，被构成为从所述第一输出单元所输出的数据复原由所述第一变换单元变换前的数据；和写入单元，被构成为将由所述第一复原单元复原的数据写入存储器单元。

根据本发明的另一方面，提供了一种数据输出设备，其将数据输出至存储器，包括：排序单元，被构成为将输入数据以对应于所述输入数据的顺序排序；和输出单元，被构成为将以下数据输出至存储器：由所述排序单元排序的数据、和用于从所述排序单元所排序的数据复原排序前的数据的控制数据。

根据本发明的另一方面，提供了一种数据输出设备，其将数据输出至存储器，包括：变换单元，被构成为变换预定的输入数据；和输出单元，被构成为将以下数据输出至存储器：由所述变换单元变换的预定的输入数据、和表示预定的数据由所述变换单元变换的识别数据。

根据本发明的另一方面，提供了一种存储器系统，其具有存储器装置和存储器控制器，所述存储器控制器包括：第一变换单元，被构成为变换预定的输入数据；和第一输出单元，被构成为将以下数据输出至所述存储器装置：由所述第一变换单元变换的预定的输入数据、和表示预定的数据由所述第一变换单元变换的第一识别数据，所述存储器装置包括：第一复原单元，被构成为从所述第一输出单元所输出的数据复原由所述变换单元变换前的数据；和写入单元，被构成为将由所述第一复原单元复原的数据写入存储器单元。

根据本发明的另一方面，提供了一种数据输出方法，其将数据输出至存储器，包括：变换步骤，将输入数据变换成变化少于输入数据的数据；和输出步骤，将在所述变换步骤中变换的数据输出至存储器。

根据本发明的另一方面，提供了一种数据处理方法，用于具有存储器装置和存储器控制器的存储器系统中的存储器装置，其中，所述存储器控制器执行：第一变换步骤，将输入数据变换成变化少于输入数据的数据；和第一输出步骤，将在所述第一变换步骤中变换的数据输出至所述存储器装置，所述存储器装置执行：第一复原步骤，从在所述第一输出步骤中输出的数据复原所述第一变换步骤中的变换前的数据；和写入步骤，将在所述第一复原步骤中复原的数据写入存储器单元。

根据本发明的另一方面，提供了一种数据输出方法，其将数据输出至存储器，包括：排序步骤，将输入数据以对应于所述输入数据的顺序而排序；和输出步骤，将以下数据输出至存储器：在所述排序步骤中排序的数据、和用于从在所述排序步骤中排序的数据复原排序前的数据的控制数据。

根据本发明的另一方面，提供了一种数据输出方法，其将数据输出至存储器，包括：变换步骤，其变换预定的输入数据；和输出步骤，将以下数据输出至存储器：在所述变换步骤中变换的预定的输入数据、和表示预定的数据在所述变换步骤中变换的识别数据。

根据本发明的另一方面，提供了一种数据处理方法，用于具有存储器装置和存储器控制器的存储器系统中的存储器装置，其中，所述存储器控制器执行：第一变换步骤，其变换预定的输入数据；和第一输出步骤，将以下数据输出至所述存储器装置：在所述第一变换步骤中变换的预定的输入数据、和表示预定的数据在所述第一变换步骤中变换的第一识别数据，所述存储器装置执行：第一复原步骤，从在所述第一输出步骤中输出的数据复原所述第一变换步骤中的变换前的数据；和写入步骤，将在所述第一复原步骤中复原的数据写入存储器单元。

通过下面结合附图对示例实施例的说明，本发明的更多特征将变得更加清楚。

附图说明

图1是示出本发明的存储器控制器的第一实施例的构成的框图。

图2是示出第一实施例的数据判定单元的构成的框图。

图3是示出第一实施例中数据序列切换例的图。

图4A和4B是示出第一实施例中写数据时的存储器接口的动作时序的时序图。

图5是示出本发明的存储器控制器的第二实施例的构成的框图。

图6是示出第二实施例的数据判定单元的构成的框图。

图7是示出第二实施例中数据模式比较例的图。

图8A和8B是示出第二实施例中写数据时的存储器接口的动作时序的时序图。

图9是示出第二实施例中读数据复原电路的构成的框图。

图10是说明当将数据写入存储器时以及当从存储器读出数据时的处理过程的例子的流程图。

图11是示出根据第三实施例的存储器系统的构成的框图。

图12A和12B是说明根据第三实施例的数据写入的时序图。

具体实施方式

第一实施例

以下参照附图来详细说明本发明的实施例。注意，以下的实施例并不限制根据权利要求书的范围的本发明。还要注意，在本实施例中说明的特征的组合不全是本发明的解决手段所必须的。

首先，说明根据本发明的第一实施例的存储器系统。

图1示出了根据本实施例的存储器系统。

在图1中，附图标记2000表示存储器控制器，2100表示存储器。存储器控制器2000包括总线接口2010、命令生成器2040、写数据生成器2030、和读数据接收器2020。

写数据生成器2030包括写数据缓冲2033、数据判定单元2031、和编码单元2032。读数据接收器2020包括读数据缓冲2021、数据排序控制器2022和解码单元2023。

已从系统总线接收了写请求的存储器控制器2000使用总线接口2010、根据总线协议而生成命令和写数据。存储器控制器2000将命令发送至命令生成器2040，并将写数据发送至写数据生成器2030。

命令生成器2040将接收到的命令变换成存储器命令。写数据生成器2030将接收到的写数据写入写数据缓冲2033。数据判定单元2031判定写入写数据缓冲2033内的写数据的排序顺序。编码单元2032对数据判定单元2031的判定结果进行编码。然后写数据生成器2030基于数据判定单元2031和编码单元2032的输出结果而生要应写入存储器2100的存储器写数据。

另一方面，当读出数据时，数据排序控制器2022基于解码单元2023的解码结果而对数据进行排序。读数据缓冲2021保持排序后的数据，并将读数据经总线接口2010发送至系统总线。

接着参照图2来说明数据判定单元2031。

本实施例的数据判定单元2031包括数据排序单元0110-0～n110-n、数据切换计数器0120-0～n120-n、最小值判定电路130、数据选择电路140等。

本实施例将使用脉冲串长度为4来说明。写数据缓冲2033内的写数据被分割成脉冲串0101～3104。数据排序单元0110-0～n110-n基于各排序模式而对脉冲串0101～3104的数据进行排序。

切换计数器0 120-0～n 120-n接收排序后的数据，并输出各数据模式的切换次数。最小值判定电路130判定数据切换计数器0120-0～n 120-n的输出的最小值，并将判定结果输出至编码单元203 2和数据选择电路140。数据选择电路140将选择结果作为存储器写数据的一部分而输出。

接着参照图3来说明由数据排序单元110-1～110-n进行的数据排序的具体例。本实施例将使用脉冲串长度为4、数据宽度为8位来说明，并以写数据为“FF→0F→F0→FF”为例来说明。

在由数据排序单元110-0进行排序0(0→1→2→3，数据未排序)的情况下，在脉冲串(burst)0和1之间切换4位数据，在脉冲串1和2之间切换8位数据，在脉冲串2和3之间切换4位数据。即，由于在脉冲串0和1之间FF变成0F(F→0)，  因此变化了4位。合计在1个脉冲串中发生16位数据的切换。

在由数据排序单元110-1进行排序1(以脉冲串1→脉冲串0→脉冲串3→脉冲串2的顺序进行排序)的情况下，各脉冲串间切换4位、0位、4位数据，故共切换了8位。同样地，在由数据排序单元110-2进行排序2的情况下，切换12位。

最小值判定电路130判定在由数据排序单元110-0～110-2进行的数据排序操作内的排序1的模式使数据切换次数最小。编码单元2032将对本数据排序结果进行编码而得的“0011”附加至存储器写数据。

图4A和4B示出了时序的例子。在图4A和4B中，附图标记CLK表示时钟，A表示地址，DQS表示数据选通，DQ表示数据信号，DQM表示数据屏蔽信号。在图4A所示的比较例(未应用本实施例)中，将写数据直接输出至DQ。与此相对，图4B所示的本实施例使用DQ冗余位发送编码结果，并且以通常的DQ来传输数据排序结果。

这就有可能在存储器读和写时减小数据切换次数，从而减小EMI噪声和SSO噪声。另外，通过减小切换次数还能够减小因存储器读和写而消耗的电力。

接着，参照图10来说明存储器控制过程的例子。

首先，在步骤S101中，数据排序单元110-0～110-n通过对写数据缓冲2033内的写数据的脉冲串序列进行排序而生成n类写数据。

然后，在步骤S102中，数据切换计数器120-0～120-n检测各写数据中数据模式切换的次数。在步骤S103中，最小值判定电路130和数据选择电路140选择具有最小数据切换次数的写数据。在图3所示的例中，数据选择电路140选择排序单元110-2的输出，并输出图4B的DQ[7:0]所示的信号。

在步骤S104中，编码单元2032将在步骤S103中选择的写数据的脉冲串序列编码为冗余位。该编码如前述、使用例如4位。所编码的冗余位被附加至写数据。如图4B所示，编码单元2032将编码结果作为冗余位DQ[0:0]而输出。此后，在步骤S105中，将被选择的写数据和被编码的冗余位写入存储器2100。

接着处理前进至步骤S106，读出如前述写入存储器2100的写数据和冗余位。处理前进至步骤S107，由解码单元2023对读出的冗余位进行解码。处理前进至步骤S108，根据在步骤S107处进行的解码的结果而检测从存储器2100读出的读数据的脉冲串序列。在图3所示的例中，解码单元2023通过对“001”进行解码，从而判断脉冲串序列为排序1，并将“0FFFFFF0”排序为“FF0FF0FF”。

此后处理前进至步骤S109，数据排序控制器2022根据脉冲串序列检测结果而对从存储器2100读出的读数据的脉冲串序列进行排序，从而复原读数据以得排序前的脉冲串序列。

如前述，本实施例的存储器控制方法通过对脉冲串序列进行排序而生成写数据，以使将数据写入存储器2100时的数据切换次数最小。这就有可能减小将数据写入存储器2100以及从存储器2100读出数据时的噪声。

第二实施例

下面说明根据本发明的第二实施例的存储器系统。

图5示出了根据本实施例的存储器系统。

附图标记3000表示存储器控制器，3100表示存储器。存储器控制器3000包括总线接口3010、命令生成器3040、写数据生成器3030、读数据接收器3020等。

写数据生成器3030包括写数据缓冲3033、数据判定单元3031、编码单元3032、数据固定控制单元3034等。读数据接收器3020包括读数据缓冲3021、数据选择器3022、解码单元3023等。

已从系统总线接收到写请求的存储器控制器3000使用总线接口3010、根据总线协议而生成命令和写数据。存储器控制器3000将命令发送至命令生成器3040，并将写数据发送至写数据生成器3030。

命令生成器3040将接收到的命令变换成存储器命令。写数据生成器3030将接收到的写数据写入写数据缓冲3033。数据判定单元3031判定写数据缓冲3033内的写数据是否与特定模式一致。编码单元3032对数据判定单元3031的判定结果进行编码。

数据固定控制单元3034根据数据判定单元3031而对欲写入存储器3100的数据进行固定。基于数据固定控制单元3034和编码单元3032的输出结果而生成存储器写数据。

当进行数据读时，解码单元3032对存储器读数据进行解码并判定数据是否与特定模式一致。如果数据与特定模式一致，则数据选择器3022将读数据变更为特定模式，并将该模式发送至读数据缓冲3021。读数据缓冲3021保持排序后的数据，并将读数据经总线接口3010发送至系统总线。

接着参照图6来说明数据判定单元3031。

数据判定单元3031包括n个数据比较电路210-0～210-n、数据模式保持电路220、数据命中标志生成器230等。本实施例将使用脉冲串长度为4来说明。

写数据缓冲3033内的写数据被分割成各8位数据的脉冲串0201～3204。数据比较电路210-0～210-n将脉冲串0～3的数据与各数据模式做比较。

数据比较电路210-0～210-n将脉冲串0～3与n个模式做比较。如果数据与某模式一致，则将对应的命中信号设为“1”。数据比较结果被发送至编码单元3032并被编码。数据命中标志生成器230通过对比较结果进行算数运算而生成命中标志，并将命中标志发送至数据固定控制单元3034。

如果命中标志为“1”，则数据固定控制单元3034对写数据进行固定。反之，则数据固定控制单元3034将写数据作为存储器写数据的一部分而直接输出至存储器3100。

接着，参照图7来说明固定数据的实际过程。本实施例将使用脉冲串长度为4、数据宽度为8位来说明。

首先，数据比较电路210-0～210-n将写数据与模式0～n做比较。如图7所示，写数据“FF、00、FF、00”与模式1一致。因此数据判定单元3031在命中1(数据比较电路210-1的输出)和命中标志(数据命中标志生成器230的输出)中设为“1”。同样地，如图7所示，编码单元3032将数据比较电路210-0～210-n的输出编码为“0010”。

另外，由于命中标志为“1”，故数据固定控制单元3034将数据作为固定至“0”的降噪数据而发送至存储器3100。注意，在数据模式保持电路220中保持的模式0～n具有较大的数据切换次数。

写数据“00、01、02、03”与数据模式保持电路220的任一输出模式都不匹配。在这种情况下，数据判定单元3031将命中标志和全部命中输出都作为“0”而输出。在这种情况下，编码单元3032输出“0000”，数据固定控制单元3034将写数据作为存储器写数据而直接输出至存储器3100。

图8A和8B是时序图。在图8A所示的比较例(未应用本实施例)中，将写数据直接输出至DQ。与此相对，图8B所示的本实施例使用DQ冗余位发送编码结果，并且以通常的DQ来传输数据固定结果。当将数据写入A0时，数据与存储模式一致，故DQ[7:0]被固定为“0”，并将编码结果“0010”发送至DQ冗余位。当将数据写入A1时，数据与存储模式不匹配，故将写数据直接输出至DQ[7:0]，DQ冗余位是“0000”。

接着，参照图9来说明数据选择器3022。

数据选择器3022包括模式选择电路310及数据模式保持电路320。附图标记301～304表示在读数据缓冲3021中保持的脉冲串数据。

模式选择电路310根据来自解码单元3023的选择信号400而选择输出在数据模式保持电路320中保持的模式或接收到的数据。数据模式保持电路320保持特定的数据模式，即与本实施例中数据模式保持电路220相同的数据模式。

尽管本实施例分别使用模式保持电路220和320来读和写，但由于为读和写而保持同一数据，因此也可共用一个数据模式保持电路。

当DQ冗余位是“0000”时，如图7所示数据与特定模式不匹配，故存储器读数据直接输出至读数据缓冲3021。如果数据与特定模式一致，则依解码结果而选择来自数据模式保持电路320的数据。

使用以上说明的过程、本实施例的存储器系统能够削减数据切换的次数，从而能够削减存储器芯片和存储器模块的写入数据和读出数据时因数据切换而产生的噪声。

第三实施例

图11是示出根据本发明的实施例的存储器系统的构成的框图。

在图11中，与图5所示的构成要素相同的附图标记表示被给予相同名称的构成要素。附图标记3000表示存储器控制器；而3100表示具有存储器单元3111的存储器(存储器元素)。

总线接口3010连接存储器控制器3000的内部总线和系统总线。读数据接收器3020将从存储器3100读出的数据输出至总线接口3010。读数据缓冲3021暂时保持从存储器3100读出并处理的数据，并将数据输出至总线接口3010。数据选择器3022如第二实施例中说明的那样、处理从存储器3100读出的数据。解码单元3023对从存储器3100的编码单元3132输出的编码数据进行解码。

写数据生成器3030将从总线接口3010接收到的写数据暂时存储在写数据缓冲3033中。此后，写数据生成器3030进行与第二实施例同样的处理，并将数据输出至存储器3100。数据判定单元3031分析欲写入存储器装置3100的数据的模式，并判定该写入的数据是否为易发生噪声的模式。编码单元3032对数据判定单元3031所做的判定结果进行编码，并将编码结果输出至存储器3100。如果数据判定单元3031判定欲写入存储器3100的数据易发生噪声，则数据固定控制单元3034将该数据变换成难以发生噪声的数据。命令生成器3040生成对于存储器3100的读出和写入命令，并将该命令输出至存储器3100。

接着说明存储器3100的构成。存储器3100具有解码单元3123和数据选择器3122，其分别具有与上述存储器控制器3000的解码单元3023和数据选择器3022相同的功能。存储器3100还具有数据判定单元3131、编码单元3132、数据变换控制单元3134，其分别具有与存储器控制器3000的数据判定单元3031、编码单元3032、数据固定控制单元3034相同的功能。

注意，根据本实施例的数据判定单元3031和3131的构成与图6所示的数据判定单元3031的构成相同。另外注意，数据模式保持电路220所保持的数据模式和编码单元3032的编码例与图3所示相同。根据本实施例的数据选择器3022和3122的构成与图9所示的数据选择器3022的构成相同。

在存储器3100中，解码单元3123接收到由存储器控制3000编码并输出的编码数据，并对接收到的数据进行解码。基于该解码结果而生成欲输出至数据选择器3122的选择信号400。数据选择器3122根据选择信号400而选择从存储器控制器3000接收到的写数据或在数据模式保持电路320中保持的模式数据，并将所选择的数据输出至存储器单元3111。存储器3100将该输出保持在存储器单元3111中。

更具体地，如果解码单元3123作为编码输出而接收到例如前述的码“0010”，则解码单元3123得知：由于该码与模式1一致，故将存储器写数据变换成数据“0”。因而在这种情况下，存储器3100依选择信号400而选择存储在数据模式保持电路320中的模式1，并将模式1写入存储器单元3111。

另一方面，如果解码单元3123作为编码输出而接收到例如前述的码“0000”，则解码单元3123得知：由于该码不与任何模式一致，故不变换存储器写数据而直接将其输入到数据选择器3122。因而在这种情况下，存储器3100依选择信号400而选择存储器写数据，并将数据写入存储器单元3111。

另外，与上述写入操作相反地从存储器3100读出数据。即，数据判定单元3131与写入数据时由存储器控制器3000进行的同样方式而判定从存储器3100的存储器单元3111读出的数据是否与任何模式一致。数据判定单元3131输出与各模式对应的命中信号0～n和命中标志。编码单元3132对命中信号进行编码并将编码后的信号输出至存储器控制器3000。根据数据判定单元3131的判定输出而判别从存储器单元3111读出的数据是实际的数据还是变换成“0”数据。编码单元3132对该判定结果进行编码并将编码结果输出至解码单元3023。

存储器控制器3000的数据选择器3022接收从存储器3100的数据固定控制单元3034输出的数据。另外，存储器控制器3000的解码单元3023接收从存储器3100的编码单元3132输出的编码结果。解码单元3023基于来自存储器3100的编码结果而输出选择信号400。数据选择器3022基于从该解码单元3023输出的选择信号400而输出从存储器3100接收到的读出数据和预先在数据模式保持电路320中保持的模式数据。

如上述，在本实施例中，通过将易发生噪声的数据变换成难于发生噪声的数据，从而存储器控制器3000和存储器3100交换数据。这就有可能减小数据切换次数并抑制噪声。

图12B是与图12A所示的比较例做比较而说明根据本实施例的数据写入的时序图。在该例中将数据(00，00，00，00)写入地址“A0”，将数据(01，02，03，04)写入地址“A1”。

在500所示的部分中，写入数据(FF，00，FF，00)与模式1一致，故变换成数据(00，00，00，00)。在这种情况下，编码结果依图7而成为“0010”(501)。

于是，在图12A所示的比较例处发生的、时刻t3～t5处的噪声降为“0”。

注意，存储在本实施例的数据模式保持电路220和320中的模式数据(特定的模式)不限于上述的例子。只要是前一数据和后续数据之间反相的位数大于或等于预定量的模式，都可以使用。这是因为，在前一数据和后续数据之间反相的位数大于或等于预定量的模式中，该数据间切换的位数增多了，结果流动的电流增大，这就提高了发生噪声的可能性。

另外，在上述实施例中将降噪数全部设为“0”数据，但也可使用任何减少噪声的发生的数据。

本发明的其它实施例

根据前述本发明的实施例构成存储器控制电路的各部件和存储器控制方法的各步骤可通过计算机程序的工作来实现。本发明包括该程序及记录该程序的计算机可读取的记录介质。

本发明可包括例如系统、设备、方法、程序或存储介质的形式的实施例。

为了以计算机来实现本发明的功能处理，欲安装在计算机上的程序代码也实现本发明。即，本发明包括用于实现本发明的功能处理的计算机程序自身。

尽管参照示例实施例而说明了本发明，但应当理解：本发明不限于所公开的示例实施例。所附权利要求书的范围符合最宽的解释，以涵盖全部这样的修改和等同结构和功能。

Claims (20)

1.一种数据输出设备，用于将数据输出至存储器，包括：

变换单元，被构成为将输入数据变换成变化少于输入数据的数据；和

输出单元，被构成为将由所述变换单元变换的数据输出至存储器。

2.根据权利要求1所述的数据输出设备，其特征在于，还包括复原单元，该复原单元被构成为从存储器所读出的数据复原由所述变换单元变换前的数据。

3.一种存储器系统，其具有存储器装置和存储器控制器，

所述存储器控制器包括：

第一变换单元，被构成为将输入数据变换成变化少于输入数据的数据；和

第一输出单元，被构成为将由所述第一变换单元变换的数据输出至所述存储器装置，以及

所述存储器装置包括：

第一复原单元，被构成为从所述第一输出单元所输出的数据复原由所述第一变换单元变换前的数据；和

写入单元，被构成为将由所述第一复原单元复原的数据写入存储器单元。

4.根据权利要求3所述的存储器系统，其特征在于，

所述存储器装置还包括：

第二变换单元，被构成为将从存储器单元读出的数据变换成变化少于读出数据的数据；以及

第二输出单元，被构成为将由所述第二变换单元变换的数据输出至所述存储器控制器，

所述存储器控制器还包括：第二复原单元，被构成为从所述第二输出单元所输出的数据复原由所述第二变换单元变换前的数据。

5.一种数据输出设备，其将数据输出至存储器，包括：

排序单元，被构成为将输入数据以对应于所述输入数据的顺序排序；和

输出单元，被构成为将以下数据输出至存储器：由所述排序单元排序的数据、和用于从所述排序单元所排序的数据复原排序前的数据的控制数据。

6.根据权利要求5所述的数据输出设备，其特征在于，还包括复原单元，被构成为基于从存储器读出的控制数据，从存储器所读出的数据复原由所述排序单元排序前的数据。

7.一种数据输出设备，其将数据输出至存储器，包括：

变换单元，被构成为变换预定的输入数据；和

输出单元，被构成为将以下数据输出至存储器：由所述变换单元变换的预定的输入数据、和表示预定的数据由所述变换单元变换的识别数据。

8.根据权利要求7所述的数据输出设备，其特征在于，还包括复原单元，被构成为基于从存储器读出的识别数据，从存储器所读出的数据复原由所述变换单元变换前的数据。

9.一种存储器系统，其具有存储器装置和存储器控制器，

所述存储器控制器包括：

第一变换单元，被构成为变换预定的输入数据；和

第一输出单元，被构成为将以下数据输出至所述存储器装置：由所述第一变换单元变换的预定的输入数据、和表示预定的数据由所述第一变换单元变换的第一识别数据，

所述存储器装置包括：

第一复原单元，被构成为从所述第一输出单元所输出的数据复原由所述变换单元变换前的数据；和

写入单元，被构成为将由所述第一复原单元复原的数据写入存储器单元。

10.根据权利要求9所述的存储器系统，其特征在于，

所述存储器装置包括：

第二变换单元，被构成为变换从所述存储器单元读出的预定的数据；以及

第二输出单元，被构成为将以下数据输出至所述存储器控制器：由所述第二变换单元变换的预定的数据、和表示预定的数据由所述第二变换单元变换的第二识别数据，

所述存储器控制器包括：第二复原单元，被构成为从所述第二输出单元所输出的数据复原由所述第二变换单元变换前的数据。

11.一种数据输出方法，其将数据输出至存储器，包括：

变换步骤，将输入数据变换成变化少于输入数据的数据；和

输出步骤，将在所述变换步骤中变换的数据输出至存储器。

12.根据权利要求11所述的数据输出方法，其特征在于，还包括复原步骤，从存储器所读出的数据复原所述变换步骤中的变换前的数据。

13.一种数据处理方法，用于具有存储器装置和存储器控制器的存储器系统中的存储器装置，其中，

所述存储器控制器执行：

第一变换步骤，将输入数据变换成变化少于输入数据的数据；和

第一输出步骤，将在所述第一变换步骤中变换的数据输出至所述存储器装置，

所述存储器装置执行：

第一复原步骤，从在所述第一输出步骤中输出的数据复原所述第一变换步骤中的变换前的数据；和

写入步骤，将在所述第一复原步骤中复原的数据写入存储器单元。

14.根据权利要求13所述的数据处理方法，其特征在于，

所述存储器装置还执行：

第二变换步骤，将从存储器单元读出的数据变换成变化少于读出数据的数据；以及

第二输出步骤，将由所述第二变换步骤变换的数据输出至所述存储器控制器，

所述存储器控制器还执行：第二复原步骤，从在所述第二输出步骤中输出的数据复原所述第二变换步骤中的变换前的数据。

15.一种数据输出方法，其将数据输出至存储器，包括：

排序步骤，将输入数据以对应于所述输入数据的顺序而排序；和

输出步骤，将以下数据输出至存储器：在所述排序步骤中排序的数据、和用于从在所述排序步骤中排序的数据复原排序前的数据的控制数据。

16.根据权利要求15所述的数据输出方法，其特征在于，还包括复原步骤，基于从存储器读出的控制数据，从存储器所读出的数据复原所述排序步骤中的排序前的数据。

17.一种数据输出方法，其将数据输出至存储器，包括：

变换步骤，其变换预定的输入数据；和

输出步骤，将以下数据输出至存储器：在所述变换步骤中变换的预定的输入数据、和表示预定的数据在所述变换步骤中变换的识别数据。

18.根据权利要求17所述的数据输出方法，其特征在于，还包括：复原步骤，基于从存储器读出的识别数据，从存储器所读出的数据复原所述变换步骤中的变换前的数据。

19.一种数据处理方法，用于具有存储器装置和存储器控制器的存储器系统中的存储器装置，其中，

所述存储器控制器执行：

第一变换步骤，其变换预定的输入数据；和

第一输出步骤，将以下数据输出至所述存储器装置：在所述第一变换步骤中变换的预定的输入数据、和表示预定的数据在所述第一变换步骤中变换的第一识别数据，

所述存储器装置执行：

第一复原步骤，从在所述第一输出步骤中输出的数据复原所述第一变换步骤中的变换前的数据；和

写入步骤，将在所述第一复原步骤中复原的数据写入存储器单元。

20.根据权利要求19所述的数据处理方法，其特征在于，

所述存储器装置还执行：

第二变换步骤，变换从所述存储器单元读出的预定的数据；和

第二输出步骤，将以下数据输出至所述存储器控制器：在所述第二变换步骤中变换的预定的输入数据、和表示预定的数据在所述第二变换步骤中变换的第二识别数据，

所述存储器控制器还执行：第二复原步骤，从在所述第二输出步骤中输出的数据复原所述第二变换步骤中的变换前的数据。

Images