CN101131960A - 采用磷埋技术的双极型悬浮pnp管双外延制作工艺 - Google Patents
采用磷埋技术的双极型悬浮pnp管双外延制作工艺 Download PDFInfo
- Publication number
- CN101131960A CN101131960A CNA2007101325867A CN200710132586A CN101131960A CN 101131960 A CN101131960 A CN 101131960A CN A2007101325867 A CNA2007101325867 A CN A2007101325867A CN 200710132586 A CN200710132586 A CN 200710132586A CN 101131960 A CN101131960 A CN 101131960A
- Authority
- CN
- China
- Prior art keywords
- suspension
- phosphorus
- minutes
- annealing
- pnp pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
采用磷埋技术的双极型悬浮PNP管双外延制作工艺是一种在双极型悬浮PNP管双外延制作工艺中采用磷埋技术的工艺方法,该方法为投料、氧化、磷埋光刻、腐蚀、磷埋注入、磷埋退火、硼埋一光刻、注入、硼埋一退火、第一次外延、锑埋光刻、注入、锑埋退火、硼埋二光刻、注入、硼埋退火、第二次外延、N阱光刻、注入、N阱退火、深磷扩散、隔离扩散、P-、基区注入、P+注入、P+退火、发射区注入、发射区退火接触孔光刻、腐蚀、一铝溅射、介质淀积、通孔光刻、刻蚀、二铝溅射、压点光刻,刻蚀:刻出芯片压点区域。该工艺方法可减小悬浮PNP管饱和压降,提高电路输出功率。
Description
技术领域
本发明是一种在双极型悬浮PNP管双外延制作工艺中采用磷埋技术的工艺方法,属于半导体制作技术领域。
背景技术
随着半导体技术的发展,对于功放类集成电路的技术要求越来越高,希望能在尽可能小的芯片上输出尽可能大的功率。为此,功放类集成电路的输出级设计就显的尤为关键。目前功放电路使用较多的输出级结构如图1所示,图中T1,T2复合而成的PNP型管与NPN型管T3构成互补形式输出。当输入信号为正半周时,T1,T2导通,T3截止,输出管饱和压降取决于T1管饱和压降+T2管Vbe;当输入信号为负半周时,T1,T2截止,T3导通,饱和压降取决于T3管饱和压降。众所周知,电路饱和压降越小,输出功率越大。由此可见,以上电路的输出功率主要受制于T1管饱和压降,因为T1管一般为横向PNP管,饱和压降较大。当采用双外延工艺制作悬浮PNP管的技术出现后,悬浮PNP管饱和压降就可以做的很小,且电流能力较强,因此双外延悬浮PNP管可以直接用作输出管取代上图中的T1,T2管,如图2所示,这样既可以降低输出级饱和压降,提高电路输出功率,又可以减小芯片面积,降低成本。
目前国外及国内只有少数几个厂家掌握双外延工艺,并且均采用锑埋技术,而锑埋浓度不能做的较淡,否则悬浮PNP管集电极与衬底容易穿通失效,锑埋浓度做浓的后果会补偿较多的硼埋(即悬浮PNP管集电极)浓度,这样就限制了悬浮PNP管饱和压降进一步减小,影响了电路输出功率的进一步提高。
常规双外延工艺采用锑埋作为第一次外延的N型埋层,工艺流程如图3所示,在这个工艺平台下,最终形成的悬浮PNP管纵向结构如图5所示,其基本单管参数如下:β=100~140/Ic=1mA,BVceo=37~40V,BVcbo=50~60V,BVebo=19~20V。
发明内容
技术问题:本发明的目的是为了减小悬浮PNP管饱和压降,提高电路输出功率。采用磷埋技术的双极型悬浮PNP管双外延制作工艺,即在制作悬浮PNP管的双外延工艺中采用磷埋技术,磷埋剂量较淡,可补偿较少的硼埋(即悬浮PNP管集电极)浓度。
技术方案:从芯片面积上来说,采用磷埋双外延技术与常规采用锑埋双外延技术芯片面积大小相同,不需额外增加芯片面积,仅工艺过程有所不同。
我司采用磷埋双外延工艺制作悬浮PNP管的材料片为P型<100>晶向,电阻率为10~20Ω·cm,工艺流程如图4所示,工艺步骤如下:
1.投料:采用P型基片,晶向为<100>,
2.氧化:厚度5000~10000,
3.磷埋光刻、腐蚀:在悬浮PNP管N埋部位刻出光刻窗口,
4.磷埋注入:在悬浮PNP管N埋部位注入磷,注入能量50KeV~120KeV,注入剂量5E13~1E14,杂质为磷,
5.磷埋退火:退火温度为1050℃~1200℃,先通300分钟氮气,再通120分钟氧气,
6.硼埋一光刻、注入:在悬浮PNP管集电区部位注入硼,注入能量50KeV~100KeV,注入剂量1E14~5E14,杂质为硼,
7.硼埋一退火:退火温度1050℃~1200℃,通入60分钟氮气,
8.第一次外延:在悬浮PNP管集电区部位外延,厚度5微米~10微米,
9.锑埋光刻、注入:注入部位为NPN管埋层区,悬浮PNP管部位未注,注入能量50KeV~100KeV,注入剂量1E15~8E15,杂质为锑,
10.锑埋退火:退火温度1100℃~1200℃,先通300分钟氮气,再通120分钟氧气,
11.硼埋二光刻、注入:注入部位为悬浮PNP管集电区,注入能量50KeV~100KeV,注入剂量1E15~8E15,杂质为硼;硼埋二与硼埋一共同形成悬浮PNP管集电极,
12.硼埋退火:退火温度为1050℃~1200℃,通入60分钟氮气,
13.第二次外延:在悬浮PNP管集电区部位外延,厚度7微米~11微米,
14.N阱光刻、注入:注入部位为悬浮PNP管基区,注入能量50KeV~100KeV,注入剂量3E12~5E13,杂质为磷,
15.N阱退火:退火温度1000℃~1160℃,通入30分钟氮气,
16.深磷扩散:扩散部位为NPN管集电区,悬浮PNP管部位未做,深磷预扩1000℃~1100℃,先通15分钟氮气和氧气,接着通50分钟磷源,最后通5分钟氮气和氧气;深磷再扩为1100℃~1200℃,先通5分钟氧气,接着通45分钟氢气和氧气,最后通5分钟氧气,
17.隔离扩散:扩散部位为悬浮PNP管集电区以及隔离槽,目的是将悬浮PNP管集电区引至圆片上表面,再通过铝引线从上表面引出。隔离预扩为600℃~900℃,先通10分钟氮气和氧气,接着通20分钟硼源,最后通10分钟氮气和氧气;隔离再扩为1100℃~1200℃,通入50分钟氮气和氧气,
18.P-、基区注入:注入部位为P-电阻区、基区电阻区及NPN管基区,悬浮PNP管未注,
19.P+注入:注入部位为悬浮PNP管发射区,集电区的欧姆接触区,以及横向PNP管发射区、集电区。注入能量为50KeV~100KeV,剂量为1E15~2E15,杂质为硼,
20.P+退火:退火温度1050℃~1130℃,通入30分钟氮气,
21.发射区注入:注入部位为悬浮PNP管基极欧姆接触区,以及NPN管发射区、集电区欧姆接触区,注入能量50KeV~100KeV,剂量为5E15~2E16,杂质为磷,
22.发射区退火:退火温度1050℃~1130℃,通入30分钟氮气,
23.接触孔光刻、腐蚀:采用干法加湿法的方法刻蚀,以形成良好的表面状态,
24.一铝溅射:溅射1.0~1.5微米铝硅,
25.介质淀积:淀积10000~20000埃氮化硅,
26.通孔光刻、刻蚀:刻出一铝与二铝之间连接的通孔区域,
27.二铝溅射:溅射2~3微米铝硅,采用厚铝,为提高电路能力,
28.压点光刻,刻蚀:刻出芯片压点区域。
在这个工艺平台下,最终形成的悬浮PNP管纵向结构如图6所示,基本单管参数如下:β=100~140/Ic=1mA,BVceo=37~40V,BVcbo=50~60V,BVebo=19~20V。
有益效果:通过比较,我们可以看出,在采用锑埋技术的双外延工艺中,因锑埋浓度较硼埋一大,因此,锑埋补偿硼埋一较多,造成硼埋一剩余杂质总量较小;而在采用磷埋技术的双外延工艺中,因磷埋浓度较硼埋一淡,因此磷埋补偿硼埋一较少,硼埋一剩余杂质总量较大。而决定悬浮PNP管饱和压降的,主要是硼埋浓度(硼埋一+硼埋二),硼埋浓度越浓,悬浮PNP管集电极串联电阻越小,饱和压降也就越小。因此采用磷埋技术的双外延悬浮PNP管,其饱和压降肯定优于采用锑埋技术的双外延悬浮PNP管。
我司通过实验,比较了采用磷埋双外延工艺制作的悬浮PNP管与采用锑埋工艺制作的悬浮PNP管,发现在相同的悬浮PNP管面积下,磷埋工艺比锑埋工艺管子饱和压降减少约20%。数据如下:悬浮PNP管面积均为692*124μm2,采用常规锑埋双外延工艺,其饱和压降为0.22V/Ic=100mA;采用磷埋双外延工艺,其饱和压降为0.18V/Ic=100mA。因此,达到相同的饱和压降,采用磷埋技术的双外延工艺制作的悬浮PNP管,其面积可比采用锑埋技术缩小约20%,这在半导体集成电路产品成本压力日益增大的今天,无疑将产生极大的竞争力,从而有利于推动功放类集成电路不断向更高要求发展。
附图说明
图1是常规功放电路输出级结构。
图2是采用悬浮PNP管输出级结构。
图3是常规锑埋技术双外延工艺流程。
图4是采用磷埋技术双外延工艺流程。
图5是常规锑埋技术双外延工艺制作的悬浮PNP管纵向结构图。
图6是采用磷埋技术双外延工艺制作的悬浮PNP管纵向结构图。
具体实施方式
采用磷埋技术的双外延工艺具体实施方式如下:
1.投料:P型基片,晶向<100>,
2.氧化:厚度8000,
3.磷埋光刻、腐蚀:刻出悬浮PNP管N埋区域窗口,
4.磷埋注入:注入能量80KeV,注入剂量8E13;杂质为磷,将悬浮PNP管N埋区域注入磷,
5.磷埋退火:退火温度为1100℃,先通300分钟氮气,再通120分钟氧气,
6.硼埋一光刻、注入:注入区域为悬浮PNP管集电区,注入能量80KeV,注入剂量2.4E14,杂质为硼,
7.硼埋一退火:退火温度1100℃,通入60分钟氮气,
8.第一次外延:N型外延,厚度7μm,电阻率2.0Ω·cm,
9.锑埋光刻、注入:注入区域为NPN管埋层区域,悬浮PNP管区域未注,注入能量60KeV,剂量2.6E15,杂质为锑,
10.锑埋退火:退火温度1100℃,先通300分钟氮气,再通120分钟氧气,
11.硼埋二光刻、注入:注入区域为悬浮PNP管集电区,注入能量60KeV,剂量为1.2E15,杂质为硼。硼埋二与硼埋一共同形成了悬浮PNP管集电极。
12.硼埋退火:退火温度为1100℃,通入60分钟氮气,
13.第二次外延:N型外延,厚度9μm,电阻率2.5Ω·cm,
14.N阱光刻、注入:注入区域为悬浮PNP管基区,注入能量为80KeV,剂量为1E13,杂质为磷,此注入形成悬浮PNP管基区,
15.N阱退火:退火温度1100℃,通入30分钟氮气,
16.深磷扩散:扩散区域为NPN管集电区,悬浮PNP管区域未做。深磷预扩1050℃,先通15分钟氮气和氧气,接着通50分钟磷源,最后通5分钟氮气和氧气;深磷再扩为1100℃,先通5分钟氧气,接着通45分钟氢气和氧气,最后通5分钟氧气,
17.隔离扩散:扩散区域为悬浮PNP管集电区以及隔离槽,目的是将悬浮PNP管集电区引至圆片上表面,再通过铝引线从上表面引出。隔离预扩为800℃,先通10分钟氮气和氧气,接着通20分钟硼源,最后通10分钟氮气和氧气;隔离再扩为1150℃,通入50分钟氮气和氧气,
18.P-、基区注入:注入区域为P-电阻区、基区电阻区及NPN管基区,悬浮PNP管未注,
19.P+注入:注入区域为悬浮PNP管发射区,集电区的欧姆接触区,以及横向PNP管发射区、集电区;注入能量为60KeV,剂量为1.5E15,杂质为硼,此注入形成悬浮PNP管发射区以及集电区欧姆接触区,
20.P+退火:退火温度1100℃,通入30分钟氮气,
21.发射区注入:注入区域为悬浮PNP管基极欧姆接触区,以及NPN管发射区、集电区欧姆接触区,注入能量80KeV,剂量为1.0E16,杂质为磷,此注入形成悬浮PNP管基极欧姆接触区,
22.发射区退火:退火温度1100℃,通入30分钟氮气,
23.接触孔光刻、腐蚀:采用干法加湿法的方法刻蚀,以形成良好的表面状态。
24.一铝溅射:溅射1.2微米铝硅,
25.介质淀积:淀积16000埃氮化硅,
26.通孔光刻、刻蚀:刻出一铝与二铝之间连接的通孔区域,
27.二铝溅射:溅射2.5微米铝硅,采用厚铝,为提高电路能力,
28.压点光刻,刻蚀:刻出芯片压点区域。
Claims (1)
1.一种采用磷埋技术的双极型悬浮PNP管双外延制作工艺,其特征在于该工艺具体如下:
1)投料: 采用P型基片,晶向为<100>,
2)氧化: 厚度5000~10000,
3)磷埋光刻、腐蚀: 在悬浮PNP管N埋部位刻出光刻窗口,
4)磷埋注入: 在悬浮PNP管N埋部位注入磷,注入能量50KeV~
120KeV,注入剂量5E13~1E14,杂质为磷,
5)磷埋退火: 退火温度为1050℃~1200℃,先通300分钟氮气,再
通120分钟氧气,
6)硼埋一光刻、注入: 在悬浮PNP管集电区部位注入硼,注入能量50KeV~
100KeV,注入剂量1E14~5E14,杂质为硼,
7)硼埋一退火: 退火温度1050℃~1200℃,通入氮气,
8)第一次外延: 在悬浮PNP管集电区部位外延,厚度5微米~10微米,
9)锑埋光刻、注入: 注入部位为NPN管埋层区,悬浮PNP管部位未注,
注入能量50KeV~100KeV,注入剂量1E15~8E15,
杂质为锑,
10)锑埋退火: 退火温度1100℃~1200℃,先通300分钟氮气,再
通120分钟氧气,
11)硼埋二光刻、注入: 注入部位为悬浮PNP管集电区,注入能量50KeV~
100KeV,注入剂量1E15~8E15,杂质为硼。硼埋
二与硼埋一共同形成悬浮PNP管集电极,
12)硼埋退火: 退火温度为1050℃~1200℃,通入60分钟氮气,
13)第二次外延: 在悬浮PNP管集电区部位外延,厚度7微米~11微米,
14)N阱光刻、注入: 注入部位为悬浮PNP管基区,注入能量50KeV~100KeV,
注入剂量3E12~5E13,杂质为磷,
15)N阱退火: 退火温度1000℃~1160℃,通入30分钟氮气,
16)深磷扩散: 扩散部位为NPN管集电区,悬浮PNP管部位未做,深磷预
扩1000℃~1100℃,先通15分钟氮气和氧气,接着通
50分钟磷源,最后通5分钟氮气和氧气;深磷再扩为1100
℃~1200℃,先通5分钟氧气,接着通45分钟氢气和
氧气,最后通5分钟氧气,
17)隔离扩散: 扩散部位为悬浮PNP管集电区以及隔离槽,目的是将悬浮
PNP管集电区引至圆片上表面,再通过铝引线从上表面引
出;隔离预扩为600℃~900℃,先通10分钟氮气和氧气,
接着通20分钟硼源,最后通10分钟氮气和氧气;隔离再
扩为1100℃~1200℃,通入50分钟氮气和氧气,
18)P-、基区注入: 注入部位为P-电阻区、基区电阻区及NPN管基区,悬浮
PNP管未注,
19)P+注入: 注入部位为悬浮PNP管发射区,集电区的欧姆接触区,以
及横向PNP管发射区、集电区。注入能量为50KeV~100
KeV,剂量为1E15~2E15,杂质为硼,
20)P+退火: 退火温度1050℃~1130℃,通入30分钟氮气,
21)发射区注入: 注入部位为悬浮PNP管基极欧姆接触区,以及NPN管发射
区、集电区欧姆接触区,注入能量50KeV~100KeV,剂量
为5E15~2E16,杂质为磷,
22)发射区退火: 退火温度1050℃~1130℃,通入30分钟氮气,
23)接触孔光刻、腐蚀:采用干法加湿法的方法刻蚀,以形成良好的表面状态,
24)一铝溅射: 溅射1.0~1.5微米铝硅,
25)介质淀积: 淀积10000~20000埃氮化硅,
26)通孔光刻、刻蚀: 刻出一铝与二铝之间连接的通孔区域,
27)二铝溅射: 溅射2~3微米铝硅,采用厚铝,为提高电路能力,
28)压点光刻,刻蚀: 刻出芯片压点区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101325867A CN100483686C (zh) | 2007-09-21 | 2007-09-21 | 采用磷埋工艺的双极型悬浮pnp管双外延制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101325867A CN100483686C (zh) | 2007-09-21 | 2007-09-21 | 采用磷埋工艺的双极型悬浮pnp管双外延制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101131960A true CN101131960A (zh) | 2008-02-27 |
CN100483686C CN100483686C (zh) | 2009-04-29 |
Family
ID=39129156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101325867A Active CN100483686C (zh) | 2007-09-21 | 2007-09-21 | 采用磷埋工艺的双极型悬浮pnp管双外延制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100483686C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315122A (zh) * | 2011-10-20 | 2012-01-11 | 无锡友达电子有限公司 | 一种采用两次外延锑埋层技术的双极型器件制作工艺 |
CN103413822A (zh) * | 2013-08-22 | 2013-11-27 | 中国电子科技集团公司第二十四研究所 | 降低浮空埋层半导体器件漏电流的方法 |
CN105529361A (zh) * | 2014-09-30 | 2016-04-27 | 无锡华润矽科微电子有限公司 | 悬浮集电极pnp集成电路晶体管及其制作方法 |
CN113013259A (zh) * | 2021-02-26 | 2021-06-22 | 西安微电子技术研究所 | 一种低导通压降肖特基二极管结构及其制备方法 |
-
2007
- 2007-09-21 CN CNB2007101325867A patent/CN100483686C/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315122A (zh) * | 2011-10-20 | 2012-01-11 | 无锡友达电子有限公司 | 一种采用两次外延锑埋层技术的双极型器件制作工艺 |
CN102315122B (zh) * | 2011-10-20 | 2013-08-28 | 无锡友达电子有限公司 | 一种采用两次外延锑埋层技术的双极型器件制作工艺 |
CN103413822A (zh) * | 2013-08-22 | 2013-11-27 | 中国电子科技集团公司第二十四研究所 | 降低浮空埋层半导体器件漏电流的方法 |
WO2015024384A1 (zh) * | 2013-08-22 | 2015-02-26 | 中国电子科技集团公司第二十四研究所 | 降低浮空埋层半导体器件漏电流的方法 |
CN105529361A (zh) * | 2014-09-30 | 2016-04-27 | 无锡华润矽科微电子有限公司 | 悬浮集电极pnp集成电路晶体管及其制作方法 |
CN105529361B (zh) * | 2014-09-30 | 2018-12-04 | 无锡华润矽科微电子有限公司 | 悬浮集电极pnp集成电路晶体管及其制作方法 |
CN113013259A (zh) * | 2021-02-26 | 2021-06-22 | 西安微电子技术研究所 | 一种低导通压降肖特基二极管结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100483686C (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102117827B (zh) | BiCMOS工艺中的寄生垂直型PNP器件 | |
CN100483686C (zh) | 采用磷埋工艺的双极型悬浮pnp管双外延制作方法 | |
CN102201406B (zh) | 一种基于n型外延层的bcd集成器件及其制造方法 | |
CN100578755C (zh) | 采用磷埋及深磷埋技术的双极型纵向npn管制作工艺 | |
CN102315122B (zh) | 一种采用两次外延锑埋层技术的双极型器件制作工艺 | |
CN101459130A (zh) | BiCMOS工艺中寄生垂直PNP及制备方法 | |
CN105529359B (zh) | 具有包含深能级掺杂剂的辅助结构的半导体器件 | |
CN104103514A (zh) | 一种垂直沟道恒流二极管制造方法 | |
CN106328802B (zh) | 一种压电双极型晶体管 | |
CN106783610A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
CN103730465B (zh) | 一种线性恒流器件及其制作方法 | |
CN103094104A (zh) | 采用磷埋层及浓磷埋层技术的双极横向pnp管制作工艺 | |
JP3443069B2 (ja) | 半導体装置の製造方法 | |
CN105845720B (zh) | Jfet及其制造方法 | |
CN103681807B (zh) | 一种双极结型晶体管及其制作方法 | |
CN101740366B (zh) | 一种消除双极npn晶体管的铝尖锲的方法 | |
TW578293B (en) | Electrostatic discharge protection device | |
CN100578756C (zh) | 采用磷埋技术的薄外延的集成注入逻辑的制作工艺 | |
CN100490093C (zh) | 横向pnp晶体管制作方法 | |
CN108054215A (zh) | 结型场效应晶体管及其制作方法 | |
CN103107186A (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 | |
JPS62169358A (ja) | 半導体集積回路装置の製法 | |
CN103035748A (zh) | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 | |
CN103681818A (zh) | 消除闩锁效应的沟槽型绝缘栅双极型晶体管器件结构及方法 | |
JPS6148970A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |