CN101131945A - 封装结构的制造方法 - Google Patents

封装结构的制造方法 Download PDF

Info

Publication number
CN101131945A
CN101131945A CNA2006101256491A CN200610125649A CN101131945A CN 101131945 A CN101131945 A CN 101131945A CN A2006101256491 A CNA2006101256491 A CN A2006101256491A CN 200610125649 A CN200610125649 A CN 200610125649A CN 101131945 A CN101131945 A CN 101131945A
Authority
CN
China
Prior art keywords
substrate
chip
cutter
manufacture method
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101256491A
Other languages
English (en)
Other versions
CN100483659C (zh
Inventor
翁国良
李政颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006101256491A priority Critical patent/CN100483659C/zh
Publication of CN101131945A publication Critical patent/CN101131945A/zh
Application granted granted Critical
Publication of CN100483659C publication Critical patent/CN100483659C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种封装结构的制造方法，首先，提供一基板，基板具有一基板表面；接着，在基板表面上设置一芯片；然后，在基板表面上形成一封装材料层；接着，在封装材料层的表面贴附一薄膜；然后，利用一第一刀具沿一切割线贯穿基板及封装材料层，但不贯穿薄膜，切割线是环绕着芯片；接着，利用一第二刀具沿部分切割线贯穿基板，但不贯穿封装材料层，以暴露出部分封装材料层，其中第二刀具的宽度大于第一刀具的宽度。

Description

封装结构的制造方法
【技术领域】
本发明涉及一种封装结构的制造方法，特别是有关于一种形成一封装材料层凸出于基板侧面的封装结构的制造方法。
【背景技术】
随着半导体技术的不断发展，将其应用于各式电子产品中，带给了人们处理日常事务上许多的便利。其中半导体芯片经由一封装制程后，可避免半导体芯片受到碰撞或受潮。现有的封装制程可参照附图及下面的详细说明。
请参照图1A至1E，其表示了现有的封装结构的制造流程中的结构示意图。首先，如图1A所示，提供一基板110。接着，如图1B所示，在基板110上设置芯片120。采用多条焊线150打线接合(Wire Bonding)芯片120及基板110，用来电性连接芯片120及基板110。芯片120内部的线路是通过基板110电性连接至外界。然后，如图1C所示，在基板110上形成封胶130，用来避免芯片120受潮或碰撞。接着，如图1D所示，利用一刀具140切割封胶130及基板110。如图1E所示，切割后的基板110形成一封装结构100。
现有的制造方法所形成的封装结构100，其封胶130的侧壁是与基板110的侧壁切齐。然而，在封装制程中，如何研发出新的封装结构的制造方法，以降低制造成本，并发展更多种类的封装结构，以因应产品的需求实为一重要课题。
【发明内容】
本发明的目的在于提供一种封装结构的制造方法，其利用一第一刀具及一第二刀具形成一封装结构，这样可以使得封装结构仅需以既有的切割方式，就能够使得封装材料层凸出于基板侧面，从而省去昂贵的模具成本，且不需要增加复杂的制程。
为达成上述目的，本发明采用如下技术方案：一种封装结构的制造方法，该方法包括：步骤(1)是提供一基板，该基板具有一基板表面；步骤(2)是在基板表面上设置至少一芯片；步骤(3)是在基板表面上形成一封装材料；步骤(4)是在封装材料层的表面上贴附一薄膜；步骤(5)是以一第一刀具沿一切割线贯穿基板及封装材料层，但不贯穿该薄膜，所述的切割线是环绕于芯片；以及，步骤(6)是以一第二刀具沿至少部分的该切割线贯穿基板，但不贯穿封装材料层，以暴露出部分封装材料层，其中该第二刀具的宽度大于第一刀具的宽度。
在进行了上述步骤(2)中所述的设置芯片之后，还需要进行一打线接合(wiring bonding，WB)芯片及基板的步骤。
上述芯片是一矩形结构且切割线也是形成一矩形
在上述步骤(6)中所述的以第二刀具切割基板是要利用第二刀具沿切割线的四个矩形侧边贯穿基板，也可以沿切割线的两个相对的侧边贯穿基板。
在上述步骤(6)所述的以第二刀具切割基板之后，还要进行一移除薄膜的步骤。
相较于现有技术，本发明封装结构的制造方法是以一第一刀具及一第二刀具形成一封装结构，使得封装材料层凸出于基板侧面，并具有以下优点：
第一，本发明的制造方法不需要用特制的模具，只需以切割的方式即可使得封装材料层凸出于基板侧面，省去特制的模具成本。
第二，本发明的制造方法是以切割的方式形成封装材料层的结构，其以既有的切割制程就可以达到本发明的目的，而不需要额外的增加复杂的制程，省去许多制造成本。
【附图说明】
图1A～1E是表示现有的封装结构的制造流程中的结构示意图。
图2是表示本发明封装结构的制造流程图。
图3A～3H是表示依据本发明封装结构的制造流程的其中一实施例的结构示意图。
图4是表示在图3F中的基板及其切割线的俯视图。
图5是表示图3G中的基板及其切割线的俯视图。
图6是表示本发明封装结构的另一实施例中的基板及其切割线的俯视图。
【具体实施方式】
实施例一
请同时参照图2及图3A～3H，图2是表示本发明封装结构的制造流程图。图3A～3H是表示依照本发明封装结构的制造流程的结构示意图。本发明是以一指纹辨识器的封装结构为例作说明，但本发明制造方法的应用产品并不局限于此。
首先，在图2的步骤S21中，需要提供一基板210，如图3所示的结构示意图，该基板210具有一基板表面210a(即第一表面)。
接着，在图2的步骤S22中，需要在基板表面210a上设置芯片220，如图3B所示。本实施例中的芯片220为指纹辨识芯片，此芯片220具有一主动表面220a。主动表面220a用来与一手指接触，以辨识指纹。并且采用打线接合(WireBounding)芯片220及基板210，使得芯片220与基板210电性连接。
然后，在图2的步骤S23中，要在基板表面210a上形成一封装材料层230，如图3C所示，而且封装材料层230要暴露出部分的主动表面220a，这样可以使得主动表面220a能够与手指接触。
接着，在图2的步骤S24中，要在封装材料层230的表面230a贴附一薄膜270，如图3D所示。
然后，如图3E所示，翻转基板210及芯片220，使得基板210、封装材料层230及薄膜270依序由上往下排列。
请同时参照图4及图3F所示，其中图4表示了图3F中的基板及其切割线的俯视图。多个芯片220是以矩阵式排列在基板210的下方，图中的芯片220是以虚线表示。其中，芯片220为一矩形结构且多条交错的切割线L环绕于芯片220而形成多个矩形切割线L。
接着，在图2的步骤S25中，以一第一刀具250沿切割线L贯穿基板210及封装材料层230，如图3F所示。其中，第一刀具250是贯穿基板210及封装材料层230，但不贯穿薄膜270，使得切割后的基板210及封装材料层230仍可借助薄膜270而固定。
然后，在图2的步骤S26中，以一第二刀具260沿至少部分切割线L贯穿基板210，但不贯穿封装材料层230，如第3G图所示。其中，第二刀具260的宽度W260是大于图3F中所示的第一刀具250的宽度W250，使得切割后的基板210暴露出部分的封装材料层230。
请同时参照图5所示，其表示在图3G中所示的基板及其切割线的俯视图。在本实施例中，步骤S25是以第二刀具260沿切割线L的对应的两侧边L贯穿基板210。
接着，如图3H所示，移除薄膜270，以形成一封装结构200。
请参照图3H所示，第二刀具260贯穿基板210后，基板210的侧面210b及封装材料层230形成一容置空间280。本实施例还在此容置空间280中设置一发光源240，发光源240是用来射出一光线S，其穿越封装材料层230至外界。其中，本实施例的封装材料层230是透明材料，且发光源240是一光丝，光丝通电后可以射出光线S。
上述制造方法所形成的封装结构200是可以在容置空间280内容置发光源240，并且光源240通电后可以发出光线S。当本实施例的指纹辨识器射出光线S后，使用者就可以借此得知指纹辨识器是否位于启用状态。
实施例二
请参照图6所示，其表示本发明的另一实施例的封装结构的基板及其切割线的俯视图。在本实施例中，第二刀具260将沿切割线L的四个侧边贯穿基板210。使得芯片220四周的封装材料层230均凸出于基板侧边210b，这样封装材料层230与基板侧边210b之间可以形成更大的容置空间。
根据以上两个实施例，虽然本发明的封装结构的制造方法是以应用于指纹辨识器为例作说明，但是本发明的制造方法却可应用于各式封装结构，只要是以一第一刀具及一第二刀具形成一封装结构，以达到封装材料层凸出于基板侧边的目的，都包含在本发明的范围内。
本发明上述实施例所揭露的封装结构的制造方法，其以一第一刀具及一第二刀具形成一封装结构，使得封装材料层凸出于基板侧面，并具有以下优点：
第一，本发明的制造方法不需要用特制的模具，只需以切割的方式即可使得封装材料层凸出于基板侧面，省去特制的模具成本。
第二，本发明的制造方法是以切割的方式形成封装材料层的结构，其以既有的切割制程就可以达到本发明的目的，而不需要额外的增加复杂的制程，省去许多制造成本。

Claims (8)

1.一种封装结构的制造方法，该方法包括：步骤(1)是提供一基板，该基板具有一基板表面；步骤(2)是在基板表面上设置至少一芯片；步骤(3)是在基板表面上形成一封装材料；其特征在于：该制造方法还包括有步骤(4)、(5)及(6)，其中步骤(4)是在封装材料层的表面上贴附一薄膜；步骤(5)是以一第一刀具沿一切割线贯穿基板及封装材料层，但不贯穿该薄膜，所述的切割线是环绕于芯片；以及，步骤(6)是以一第二刀具沿至少部分的该切割线贯穿基板，但不贯穿封装材料层，以暴露出部分封装材料层，其中该第二刀具的宽度大于第一刀具的宽度。
2.如权利要求1所述的封装结构的制造方法，其特征在于：在进行了步骤(6)所述的以第二刀具切割基板之后，还要进行一移除薄膜的步骤。
3.如权利要求1所述的封装结构的制造方法，其特征在于：封装材料层是采用了透明材料。
4.如权利要求1所述的封装结构的制造方法，其特征在于：封装结构是一指纹辩识器，芯片是一指纹辩识芯片。
5.如权利要求1所述的封装结构的制造方法，其特征在于：在进行步骤(2)所述的设置芯片之后，还需要进行一打线接合(wiring bonding，WB)芯片及基板的步骤。
6.如权利要求1所述的封装结构的制造方法，其特征在于：芯片是一矩形结构且切割线也是形成一矩形。
7.如权利要求6所述的封装结构的制造方法，其特征在于：在步骤(6)中所述的以第二刀具切割基板是要利用第二刀具沿切割线的四个矩形侧边贯穿基板。
8.如权利要求6所述的封装结构的制造方法，其特征在于：在步骤(6)中所述的以第二刀具切割基板是要利用第二刀具沿切割线的两个相对的侧边贯穿基板。
CNB2006101256491A 2006-08-25 2006-08-25 封装结构的制造方法 Active CN100483659C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101256491A CN100483659C (zh) 2006-08-25 2006-08-25 封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101256491A CN100483659C (zh) 2006-08-25 2006-08-25 封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN101131945A true CN101131945A (zh) 2008-02-27
CN100483659C CN100483659C (zh) 2009-04-29

Family

ID=39129144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101256491A Active CN100483659C (zh) 2006-08-25 2006-08-25 封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN100483659C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978492B (zh) * 2008-03-24 2012-10-03 株式会社村田制作所 电子元器件组件的制造方法
CN106019128A (zh) * 2016-05-05 2016-10-12 中国科学院微电子研究所 应用于辐照试验的芯片封装结构及其制作方法
CN106295589A (zh) * 2016-08-16 2017-01-04 广东欧珀移动通信有限公司 指纹模组和具有其的终端设备、及该指纹模组的加工方法
WO2018032956A1 (en) * 2016-08-16 2018-02-22 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Fingerprint sensor and terminal using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978492B (zh) * 2008-03-24 2012-10-03 株式会社村田制作所 电子元器件组件的制造方法
CN106019128A (zh) * 2016-05-05 2016-10-12 中国科学院微电子研究所 应用于辐照试验的芯片封装结构及其制作方法
CN106295589A (zh) * 2016-08-16 2017-01-04 广东欧珀移动通信有限公司 指纹模组和具有其的终端设备、及该指纹模组的加工方法
WO2018032956A1 (en) * 2016-08-16 2018-02-22 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Fingerprint sensor and terminal using the same
CN106295589B (zh) * 2016-08-16 2018-12-04 广东欧珀移动通信有限公司 指纹模组和具有其的终端设备、及该指纹模组的加工方法
EP3288245B1 (en) * 2016-08-16 2019-03-06 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Fingerprint sensor and terminal using the same
US10433772B2 (en) 2016-08-16 2019-10-08 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Fingerprint sensor and terminal using the same

Also Published As

Publication number Publication date
CN100483659C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
WO2006065378A3 (en) Flip chip and wire bond semiconductor package
WO2003073474A8 (en) Modular semiconductor die package and method of manufacturing thereof
WO2003085737A3 (en) Method and apparatus for stacking multiple die in a flip chip semiconductor package
CN100483659C (zh) 封装结构的制造方法
TW200729371A (en) Semiconductor device and manufacturing method of the same, camera module
US20080003718A1 (en) Singulation Process for Block-Molded Packages
CN102344110A (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
WO2006118994A3 (en) Multi-chip module and method of manufacture
WO2004027823A3 (en) Semiconductor multi-package module having wire bond interconnection between stacked packages
US7095096B1 (en) Microarray lead frame
KR100730626B1 (ko) 반도체 발광 장치를 위한 기판 제조 방법
CN100420003C (zh) 一种陶瓷基板及其分断方法
CN202977376U (zh) 传感器封装模块
CN104900660A (zh) 实现光子器件和硅基器件的系统一体化集成的键合方法
US20080142934A1 (en) Integrated circuit package with elevated edge leadframe
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN208284496U (zh) 具有堆叠芯片的封装体
CN101192545A (zh) 感测式封装件及其制法
JP3133054U (ja) 光学式運動検出器のパッケージ構造
US7442580B2 (en) Manufacturing method of a package structure
KR20090058874A (ko) 적층 반도체 패키지 및 이의 제조 방법
CN105633027A (zh) 扇出晶圆级芯片封装结构及其制造方法
CN101000879A (zh) 电路板及其构装结构
CN220821555U (zh) 传感器芯片qfn封装过渡结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant