CN101116066B - 高带宽示波器 - Google Patents

Abstract

在优选实施例中，一种用于提高示波器的带宽的方法包括：使用频率上转换和下转换技术来实现显著超过只通过交织可取得的带宽的系统带宽。在一示例性实施例中，该技术包括将输入信号分离成高频成分和低频成分，下转换模拟域中的高频成分使得该高频成分可由示波器的模拟前端处理，数字化低频成分和经下转换的高频成分，并从数字化的低频成分和高频成分形成所接收模拟信号的数字表示。以此方式，优选实施例实现了可将带宽提高到超出与交织以及放大器和ADC设计的技术水平相关联的限制的显著优点。

Description

高带宽示波器

相关申请的交叉引用

本申请要求i)由Pupalaikis于2004年11月18日提交的题为“HighBandwidth Oscilloscope(高带宽示波器)”的美国临时专利申请60/629,050、ii)由Pupalakis等人于2005年2月25日提交的题为“The Digital HeterodyningOscilloscope(数字外差作用示波器)”的美国临时专利申请60/656,865、iii)由Mueller等人于2005年2月25日提交的题为“Method and Apparatus for SpuriousTone Reduction in Systems of Mismatched Interleaved Digitizers(用于减少失配交织数字化仪的系统中的乱真音调的方法和装置)”的美国临时专利申请60/656,616的优先权。本申请还是由Pupalaikis等人于2003年10月24日提交的序列号为10/693,188、题为“High Bandwidth Real Time Oscilloscope(高带宽实时示波器)”的美国专利申请的部分继续申请，该专利申请要求由Pupalaikis等人于2004年10月24日提交的题为“High Bandwidth Real Time Oscilloscope(高带宽实时示波器)”的美国临时专利申请60/420,937的优先权。

技术领域

本申请一般涉及测试和测量领域中的信号处理。

技术背景

数字示波器是由工程师用来观察电子线路中的信号的工具。当电路和信号变快时，具有能对这些变快信号进行数字化、显示和分析的数字示波器是有益的。数字示波器对快速信号进行数字化的能力可以通过其带宽和采样率来测量。采样率是在给定的时间量中从一波形中取得采样点的数目并且与采样周期(采样之间的时间)成反比。如果从DC到较高频率地执行正弦频率扫描，则带宽是数字示波器屏幕上所显示的信号约比输入正弦波小30％的频率。

因为数字示波器的用途之一在于设计和分析新电子器件，所以高端数字示波器通常以远高于电子技术目前技术水平的速度工作。这些速度可以通过使用更快的采样芯片或使用提供期望带宽的替换方法来实现。

一种这样的方法包括因一周期性事件反复地触发。如果一事件在周期性地重复，则从多个触发事件取得的数据可以被集合在一起以提供波形的良好视图。更特别地，该示波器可因一事件反复地触发并且只在各触发事件时获取该波形的几个点(有时只是该波形的一个点)。具有此功能的示波器有时被称为“采样示波器”。在反复触发之后，根据采样算法对这些点进行重新集合以产生该波形的较高“有效”采样率版本。另外，反复触发事件允许取平均值，这可用于提高信噪比(SNR)因而使得带宽能进一步增加。然而，这种采样示波器以重复信号能使波形表示在许多触发中生成为前提。

在要分析的信号不重复的情况下这种技术可能并不合适。例如，示波器的用户可能想捕捉诸如电子系统中某故障的原因等非重复事件。触发事件可能会反复地发生，但触发事件周围的信号可能不同。因此，期望仅对单个触发事件实现高带宽和采样率。这样的数字示波器有时被称为实时示波器，而只用单个触发事件取得的采集(aquisition)被称为单次激发采集。

在实时数字示波器设计中，采样系统所要求的采样率是要采集的模拟信号的带宽的函数。为了准确地表示信号，采样系统的采样率应该至少为被数字化的最高频率的两倍。这通常被称为“尼奎斯特速率”。

一种用于提高采样率的方法是时间交织。此方法使用在不同的时间点采样同一波形的多个数字化元件使得通过组合在该多个数字化仪上取得的波形产生的波形形成一个高采样率采集。例如，在具有两个模数转换器或ADC的系统中，第一ADC采样信号，然后第二ADC采样信号，然后第一ADC采样，以此类推。然后可将ADC的数字输出多路复用或以其它方式组合，从而产生与该模拟输入信号相对应的复合数字信号。交织的使用相应地降低了各单独ADC的速度要求。

因此，在数字示波器中使用交织可提供增加示波器的有效带宽的显著优点。用一组给定的ADC，可通过交织的使用来实现高得多的采样率。提高采样率相应地提高了可由系统采样的最大频率(一般称为示波器的“带宽”)。术语带宽实际上指频率范围而非上限。对于示波器，该范围的下端一般被理解为0Hz左右，因此示波器的额定带宽通常对应于系统可采样的最大频率。因此，采样率中的双倍增大能提供示波器带宽的双倍左右的增加。

当采用交织时，各数字化元件的定时关系、增益和偏移量通常是匹配的。当数字化仪的这些特性是失配的，则数字化波形的准确度受损。

失配数字化仪的一个征兆是误差信号的生成。特定类型的误差信号是由交织处理中的误差产生的伪信号。一种常见的伪信号是伪音调。当多个数字化仪以交织配置工作来数字化波形且单个音调被施加于系统时，多个音调产生。伪音调的频率位置是根据输入频率和所采用的数字化仪的数目来确定的。伪音调的幅值和相位是根据输入频率幅值和相位以及单个数字化仪的响应特性(包括：通向各数字化元件的各种信号路径的响应特性)来确定的。如用上述规范测得的，这些伪音调使得数字化系统的质量降低。

这些和其它设计问题限制了数字示波器中所使用交织的程度或等级。通常通过更快的前端放大器和ADC的设计和使用可实现数字示波器中带宽的进一步提高。然而，放大器和采样器的性能通常受到集成电路制作的技术水平的限制。

发明内容

在优选实施例中，一种用于提高示波器的带宽的方法包括将频率上转换(up-converting)和下转换(down-converting)技术用于实现显著超过仅通过交织可取得的带宽的系统带宽。在一个示例性实施例中，该技术包括：将一输入信号分成高频成分和低频成分；下转换模拟域中的高频成分使其可由示波器模拟前端处理；将低频成分和经下转换的高频成分数字化；以及根据经数字化的低频成分和高频成分形成所接收模拟信号的数字表示。在各种实现中，数字表示是通过将该成分上转换成其原始频带，然后将高频成分与低频成分重新组合来形成的。在优选实现中，这是通过使高频成分通过高通滤波器，将该成分与正弦波形混合以生成较高和较低的频率图像，用低通滤波器显著地减少较高的频率图像，数字化和上采样较低的频率图像，将数字化和上采样的成分与具有基本上与正弦波形相同的频率的周期性波形相混合以生成较高和较低的频率图像，然后将较高的频率图像与低频成分相组合以形成原始输入波形的数字表示来实现的。以此方式，优先实施例实现了可以超越与交织以及放大器和ADC设计的技术水平相关联的限制提高带宽的显著优点。

本文还公开了一种伪信号校正系统，该系统在优选实施例中用于补偿交织期间所产生的误差音调。伪信号校正系统可包括一混合组件以生成对应于诸如误差音调等伪信号的波形，因此可以将该波形与输入波形组合来显著地减少伪信号。在一个实施例中，输入波形和周期性数字波形被馈送至混频器中，以生成除了频率反转(reverse)且相位成分为负以外基本上具有与输入波形相同的频率成分的混合波形。该周期性数字波形可以与数字化元件同步，从而该波形在由第一数字化元件采样该波形的各个部分期间具有正幅值、而在由第二数字化元件采样该波形的各个部分期间具有负幅值。然后，混合波形可被输入至数字滤波器，该滤波器将误差音调的相位和振幅转换成与输入波形中的相应音调的相位和振幅基本上相同的相位和振幅。然后，通过对适应上述混合和变换操作的输入波形应用延迟来使已转换和混合的波形与输入波形同步。然后，可将倒置版本的混合波形加入输入波形以显著地减少或消除误差音调。

在优选实施例中，可以通过提供补偿相对相位差的信号处理系统使得在频带重叠或交叉区域的相当大的部分中构成频带组合来适应多个频带之间的相位差。在一个实施例中，信号组合系统可包括：比较器，用于确定预定义交叉区域内两个信号之间的相对相位差；相位调节元件，用于调节两个信号中之一的相位；以及组合器，用于将经相位调节的信号与两个信号中的另一个组合。在另一方面中，一种用于调节来自所求和的多个频带的诸信号之间的相位关系的方法可包括：通过用整数采样延迟、分数采样延迟滤波器以及全通滤波器组来过滤诸信号中的第一个；以及将经过滤的第一信号与第二信号求和。

在以下附图和说明书中阐述了各个附加特征的细节。从说明书、附图和权利要求书中，其它方面和优点将变得显而易见。

附图的简要说明

为了更全面地理解优选实施例，参照以下说明书和附图，在附图中：

图1是示波器的示意表示；

图2是两个通道示波器前端的框图表示；

图3是高频(HF)信号路径的各级处的射频(RF)功率的图形表示；

图4是HF信号路径的各级处的总增益的图形表示；

图5是HF信号路径的各级处的噪声功率的图形表示；

图6是HF信号路径的各级处的信噪比(SNR)的图形表示；

图7是HF信号路径的各级处的总噪声度量的图形表示；

图8是信号处理配置的框图表示；

图9是数字信号处理(DSP)系统的框图表示；

图10是配置菜单的表示；

图11是基准音调相位的计算的框图表示；

图12是低频(LF)低通(LP)滤波器幅度响应的图形表示；

图13是高频(HF)低图像滤波器幅度响应的图形表示；

图14是HF陷波滤波器幅度响应的图形表示；

图15是HF低图像和陷波滤波器响应的组合的图形表示；

图16是示出了基准音调频率下抑制的HF低图像和陷波滤波器响应的组合的图形表示；

图17是数字本机振荡器(LO)音频发生器的表示；

图18是HF低图像和陷波滤波器响应的数字混频组合的图形表示；

图19是HF低图像和陷波滤波器的数字混频组合的图形表示；

图20是HF高图像滤波器幅度响应的图形表示；

图21是总体HF数字滤波器响应的图形表示；

图22是LF和HF路径数字滤波器响应的图形表示；

图23是LF和HF路径数字滤波器响应的图形表示；

图24是LF和HF路径数字滤波器响应的图形表示；

图25是示出水平设置菜单的数字示波器屏幕；

图26是示出内部采集配置的数字示波器屏幕碎片；以及

图27是示出采集系统设置的数字示波器屏幕碎片。

在各附图中同样的标号和标记指示同样的要素。

优选实施例的详细说明

以下说明详述了各优选实现的某些操作和结构方面，并讨论了相关的设计考虑。这些实现细节旨在是说明性而非限制性的。除非另外有明确的陈述，应理解可修改下述部件和设计方法以适合其它特定应用。

图1示出具有各自与四个前端[5][6][7][8]的输入连接的四个输入通道CH1[1]、CH2[2]、CH3[3]和CH4[4]的数字示波器[11]。根据本文所述的实施例，示波器[11]可被配置成在最高达6GHz的频带处以最高达20GS/s的采样率将波形数字化以存储到最高达50M点长的存储器中。通道1[1]和2[2]被组合成通道1/2分组[9]而通道3[3]和4[4]被组合成通道3/4分组[10]。在通道1/2分组[9]中，通道1输入[1]与RF继电器[12]连接而通道2输入[2]与双工器[14]连接。通道1/2分组[9]中的低频带(DC-6GHz)双工器输出[16]与示波器前端2[6]连接。类似地，对于通道3/4分组[10]，低频双工器输出[17]与前端3[7]连接。在正常继电器设置中，通道1/2分组[9]RF继电器[12]将输入通道1[1]连接至示波器前端1[5]，而通道3/4分组[10]RF继电器[13]将输入通道4[4]连接至示波器前端4[8]。

在高带宽操作模式中，用于低频带的示波器通道2[2]继续将从DC至6GHz频带的输入信号从双工器输出[16]传送至示波器前端2[6]，且示波器通道3[3]将双工器输出[17]传送至前端3[7]。然而，在此模式中，从双工器[18]输出的高频带(从6至11GHz)进入通道[20](简单地描述成混频器符号)。此通道用于将此频带向下转换成500MHz至5.5GHz。在通道输出[22]处的这一转换输出被连接至将此信号与示波器前端1[5]连接的RF继电器[12]。类似地，从双工器[15]高频带输出[19]输出的高频带进入通道[21]且其输出[23]通过RF继电器[13]与示波器前端4[8]连接。以此方式，示波器前端1[5]和2[6]接收两个频带。由示波器前端1[5]接收的频带被指定成HF频带，因为它接收施加于通道2输入[2]的信号的高频成分。由示波器前端2[6]接收的频带被指定为LF频带，因为它在接收施加于通道2输入[2]的信号的低频成分。类似地，示波器前端3[7]和4[8]分别在接收施加于通道3输入[3]的信号的LF和HF频带。

示波器同时采集LF和HF频带并在波形处理期间将HF频带转换回其6至11GHz的合适位置，然后LF和HF频带被重新组合从而形成一个11GHz带宽采集。此处理的结果是两个波形，一个从通道2输入[2]产生而另一个从通道3输入[3]产生。对于此操作，通道输入1[1]和4[4]被禁用。

在此处理期间使用了两个通道的数字化元件，从而导致双倍采样率，并且因为利用了这两个通道，还产生了双倍的存储长度。结果是带宽的接近翻倍。

虽然图1示出了一双通道实现，但可以采用任何数量的通道。在此示例性实现中，通道1[1]和通道2[2]被组合成通道1/2分组[9]，而通道3[3]和通道4[4]被组合成通道3/4分组[10]。

如上所述，当通道2被选择用于高带宽操作模式时，通道1[1]被禁用且前端1[5]和2[6]被一起用于执行施加于通道2[2]的输入的高带宽采集。因此，当高带宽模式被选择用于通道2时，此配置被称为高带宽模式通道2。

图25从用户接口(UI)角度示出此分组以及选择。图25示出具有所示的水平配置菜单[137]的示波器屏幕。在此菜单中，一个配置块是高带宽配置[138]。该高带宽配置[138]示出两个通道分组：通道1/2[139]和通道3/4[140]。各分组具有在通道1/2[141]和通道3/4[142]的正常操作与高带宽模式通道2[143]和高带宽模式通道3[144]的正常操作之间切换的两个按钮。图25正好示出示波器在高带宽通道2和3上以高带宽模式操作。

考虑到以高带宽模式操作的高带宽通道2，向示波器前端2提供DC至6GHz频带。此频带被指定为低频带或LF频带且从通道2输入通过系统的路径被称为LF路径。从双工器输出的从6至11GHz的频带通过高带宽电路并最终通过RF继电器与示波器前端1连接。此频带被称为HF频带并且其通过系统的路径被称为HF路径。

虽然此实施例在每个高带宽通道具有两个频带，但也可以任选地在每个高带宽通道中使用3个、4个、或多个频带。如将从以下说明中得知的，虽然在某些应用中可使用非相邻频带，但将频带配置成使它们相邻是有利的。

图2示出一个示出高带宽硬件的框图。该框图示出两个高带宽通道，其中如图所示高带宽通道2[27]在上面而高带宽通道3[28]在下面，两通道之间有共享电路。在图2中，通道2输入[27]输入双工器[29]，该双工器将该信号分成两个频带。优选地，双工器提供良好的电压驻波比(VSWR)性能。换言之，优选地，双工器尽可能少地反射输入信号。DC至6GHz频带[31]离开双工器[29]并通过陷波滤波器[30]，该陷波滤波器被设计成特别陷波去除LF路径中由于示波器内部使用的10GHz采样时钟而从示波器前端2[32]发出的任一10GHz。然后，LF信号直接继续到示波器前端2[32]。LF信号路径的剩余部分包括示波器前端和与示波器前端2[32]相关联的20GS/s数字化仪。

现在将更详细地说明HF信号路径。从6至11GHz的HF频带[33]在离开双工器[29]之后进入衰减器[34]。此衰减器[34]被设计成在较低频率下施加9dB的衰减而在较高频率下施加额外6dB的衰减(总共15dB的衰减)。此频率相关衰减器的断点在6GHz左右。此频率相关衰减的原因是由于双工器[29]通带边界频率已被设计成在LF路径上提供全DC至6GHz这一事实，因此在较低频率下存在6至11GHz频带的某衰减。此频率相关衰减器将在低频下放回(put back)相关于高频的某些信号成分，从而用于使HF频带变平。然后，HF频带信号进入被设计成提供从1至41dB的衰减的可变衰减器[35]。HF频带信号继续进入可变增益放大器(VGA)[36]，该放大器被设计成提供从13-24dB的增益。可变衰减器[35]和VGA[36]被设计成提供增益/衰减总量，以将VGA最大输出功率固定在与由示波器用户指定的伏特/div(vdiv)设置下数字示波器的屏幕上的满标度信号相对应的恒定电平。所使用的VGA最大输出电平被设计成-10.48dBm。此电平的含义将在以下进行说明。

VGA[36]的输出通过一个3dB衰减器[38]传送到另一带通滤波器[37]，并在-14.48dBm的最大电平下进入混频器[40]的射频(RF)输入[39]。此电平的含义将在以下进行说明。因为高频混频器往往不完全隔离RF输入[39]和中频(IF)输出[42]，提供带通滤波器[37]以将频率成分严格限制在6至11GHz之间。混频器的RF-IF隔离通常为-20dB。这意味着进入混频器RF输入[39]的任何信号均能以相同频率出现在IF输出[42]，但只被衰减20dB。另外，因为双工器[29]的主要技术指标之一是输入回波损耗(或如上所述的良好VSWR)，所以双工器[29]的某些频率抑制换取了更好的回波损耗，并且此带通滤波器[37]被设计成提供额外的抑制。

混频器本机振荡器(LO)输入[41]来源于钇铁石榴石(YIG)调谐的固定频率的内部锁相振荡器(PLO)[43]。PLO[43]将内部100MHz基准乘以115，以在21dBm的输出功率下提供11.5GHz输出[44]。100MHz基准设置在PLO的输出[45]处、并被连接至示波器100MHz基准输入(未示出)。这是为了在高带宽单元的LO与示波器的采样时钟之间提供固定的频率和相位关系。11.5GHz输出[44]通过20dB定向耦合器[46]，该耦合器去除(pickoff)LO以输入到分频器[47](其目的将在以下说明)。然后，该信号通过威尔金森(Wilkinson)分频器[48]分离，其目的在于通过11.5GHz带通滤波器[49]将11.5GHz LO传送至两个高带宽通道。因为混频器可能不具有足够的RF-IF隔离、RF-IO隔离和/或IF-LO隔离，所以使用带通滤波器[49]。带通滤波器[49]限制共享共用LO的两个高带宽通道之间的串扰。

LO在+15dBm左右输入混频器LO输入[41]，并与混频器RF输入[39]处的6至11GHz混合。混频器IF输出[42]处的结果是不同频率下6至11GHz频带的两个图像。低频图像出现在从500MHz至5.5GHz的频带中，并且频率反转。换言之，混频器RF输入处的6GHz在IF输出处出现在5.5GHz，而在混频器RF输入处的11GHz在IF输出处出现在500MHz。高频图像出现在从17.5GHz到22.5GHz的频带中。除了这两个频带之外，因为不完全的LO-IF隔离，所以在混频器IF输出[42]处还存在来自LO输入[41]的11.5GHz的泄漏量。LO泄漏功率为约0dBm。500MHz至5.5GHz的频带中的期望信号功率为约-23dBm。

混频器IF输出[42]通过一个3dB衰减器[50]并进入与抑制5.75GHz的陷波滤波器一起设计的图像抑制低通滤波器[51]。下面将说明该陷波滤波器的用途。滤波器[51]的主要用途是显著抑制高频图像以及11.5GHz LO泄漏。

低通滤波器[51]的输出传到固定的增益放大器(FGA)[52]，该放大器将信号放大至约2dB的最大输出功率。此功率电平的含义将在以下说明。

FGA[52]输出输入DC抑制滤波器[53]，并输入6dB功率分配器/合成器[54]，该功率分配器/合成器的用途在于将出现在一个输入[55]的HF频带与出现在另一输入[56]上的LO基准导频音调相组合。在一替换实施例中，求和放大器可用于代替功率分配器/合成器[54]。

现在将说明LO基准导频音调的生成。如前所述，11.5GHz LO[44]通过20dB定向耦合器[46]被去除，并在1dBm左右退出该去除。此1dBm LO信号进入分频器[47]，该分频器的用途在于将11.5GHz信号频率对半分从而产生一5.75GHz输出。该分频器具有差分输出。因此，它能被视为产生相位彼此相差180度的两个单端输出[57]和[58]。

这一称为LO基准导频音调或简称为LO基准的5.75GHz信号通过隔直电容器[59]、通过带通滤波器[60]、并通过衰减器[64]，从而在进入分离器/组合器[54]之前被衰减至约50mVpk-pk左右或约-22dBm。带通滤波器[60]的用途在于在通过LO基准的同时限制由于单个分频器的共同使用而在各高带宽通道之间产生的串扰。

分离器/组合器输出[61]由500MHz至5.5GHz范围中的频带(表示从6至11GHz的频带的频率反转的外差版本)与5.75GHz LO基准之和构成。基准音调在-28dBm处而最大IF信号功率在-4dBm处。换言之，HF频带表示6至11GHz频带中的被下转换且频率反转成从500MHz至5.5GHz的信号成分，且一个小的5.75GHz音调驻留在该信号上。

如前所述，RF继电器[62]用于将前端1[63]的输入在示波器输入通道1[1]与分离器/组合器[54]的高带宽电路输出之间切换，因此在高带宽模式中，继电器将此HF频带连接至示波器前端1[63]。HF信号路径的其它部分包括示波器前端以及与示波器前端1[63]相关联的20GS/s数字化仪。

在讨论如何从前端1[63]和2[32]取得和处理波形以形成高带宽通道2波形之前，讨论高带宽电路的设计中的某些因素是有益的。一个因素是动态范围。示波器[11]允许7个不同的固定的伏特/分(vdiv)设置。它们是10、20、50、100、200、500mV/div和1V/div。示波器屏幕具有8个垂直部分，且如表2中所示，这相当于范围在从-18至+22dBm或约40dB的动态范围的满标度信号。如前所述，高带宽电路由可变衰减器[35]和VGA[36]组成，其衰减和增益的组合用于提供VGA[36]输出处的恒定最大功率-11.48dBm。这是通过对表2中的各vdiv使用指定的衰减器和增益设置来完成的。衰减是通过可变衰减器[35]的数字控制来设置的，而可变增益是通过数模转换器(DAC)的数字控制来设置的。DAC提供对应于输入代码的模拟电平，且向VGA[36]提供的模拟电平将其增益控制在13和24dB之间。表1示出向HF信号路径的各级分配的说明和级数，以及各级的增益/衰减及噪声系数。

级数	级说明	增益/衰减	噪声系数
				0	输入	0	0
1	双工器	-1	1
				2	固定衰减器	-8	8
3	频率相关衰减器	-6	6
				4	可变衰减器	-10·atten<sub>vd</sub>-1	10·atten<sub>vd</sub>+1
5	可变增益放大器(VGA)	13+gain<sub>vd</sub>	1.9

级数	级说明	增益/衰减	噪声系数
				6	带通滤波器	-1	1
7	衰减器	-3	3
				8	混频器	-8.5	9
9	衰减器	-3	3
				10	低通滤波器	-0	0
11	固定增益放大器(FGA)	28	3
				12	分离器/组合器	-6	6

表1

应注意，级4和5的增益是可变的并且是由表2确定的。注意，仅示出级的子集。

伏特/部分(mV)	满标度输入功率(dBm)	可变衰减器设置	可变增益设置(dB)
				10	-17.96	0	10.48
20	-11.94	0	4.46
				50	-3.98	1	6.5
100	2.04	1	0.48
				200	8.06	2	4.46
500	16.02	3	6.5
				1000	22.04	3	0.48

表2

表2中的设置结果将所有级的最大功率设置在VGA[36]输出(级5)及其下游。这能在图3中看到，其中在各级看到最大信号功率。图3中的输入功率根据示波器vdiv设置而在-17和+22之间变化，但级功率从级5的输出起就是恒定的。因此，可看到系统设计加上增益/衰减设置提供所期望的输入范围。

另一因素是噪声。在本实施例中引用的示波器具有约36dB的信噪比(SNR)。这可通过考虑在相对于存在的噪声量的给定vdiv设置下的示波器的满标度范围来计算。如果噪声被假定为“白噪声”，或者换言之被假定为噪声功率均匀地分布在仪器的6GHz带宽上，考虑到即使高带宽电路是无噪声的，示波器通道也用于限制可达到的最大SNR，则在最佳情况下能假定双倍带宽会使SNR降低3dB至33dB。因为高带宽电路通常不是无噪声的，所以设计的目标在于将SNR的降低最小化至理论上最佳情况的33dB以下。已算出：如果HF路径能被保持在约39dB以上，则能允许SNR降低1dB且能实现32dB SNR。

为了计算它，首先可以将室温下50欧姆电阻器的理论噪声功率用作-173.91dBm/Hz或6GHz带宽中的-76.13dBm来计算输入噪声功率。这是图5中所示的输入噪声功率。然后，可使用已接受技术对各指定vdiv设置、以及这些vdiv的增益/衰减设置和如表1中所示各级的噪声系数来计算级联噪声系数。在Prentice Hall出版社1969年出版的Adam，Stephen F.的Microwave Theory and Applications(微波原理和应用)第490-500页中描述了合适的级间噪声系数计算。所算出的HF信号路径中各级的总噪声系数在图7中示出，其中仅末级噪声系数特别重要。然后，此噪声系数被用于计算图5中各级的噪声功率。图3中所示的级功率以及图5中所示的噪声功率可用于计算如图6中所示的各级的SNR。图6示出对所有vdiv情况，HF信号路径的最终信噪比被保持在39dB以上。可对任何期望的SNR规格进行类似的一系列计算。

另一因素是失真。失真会在频谱中产生不想要的音调或杂散并使得系统的有效位数(ENOB)降低。这是因为ENOB计算包括噪声和失真成分但不只是噪声。此外，最大杂散的大小决定无杂散动态范围(SFDR)，这是另一相关技术指标。应注意，由于波形数字化处理，杂散可在示波器前端和数字化仪的内部产生。如果杂散没有显著降低原来的示波器性能，则认为可以接受。作为一个例子，一个设计目标可以是将由高带宽硬件产生的所有杂散保持在-40dBc以下。

两个有源部件FGA[52]和VGA[36]以及混频器[40]可产生失真。通常通过良好的放大器和混频器设计，并通过使这些装置中的功率电平保持为低来将失真分量保持在最少。

在混频器[40]的情形中，影响失真的一个因素是混频器拓扑。在优选的实现中，使用了一种三平衡“中值电平”混频器。术语“中值电平”指传送至混频器LO输入[41]的LO的功率。第二个因素是下转换的方法。频率下转换处理可以用将LO频率置于感兴趣频带以下的频率(低侧下转换)或者感兴趣频带以上的频率(高侧下转换)来实现。下侧下转换保持了频带的频率次序(即，它不翻转频率)但往往产生大量相对较大的杂散。高侧下转换在产生频带中的频率翻转这一复杂因素时产生较少或较小的杂散。优先实现使用高带宽设计使用高侧下转换，虽然任一方法均合适。

表3示出属于失真分量的某些混频器技术指标。混频器使用15dBm LO功率。通常，输入三阶截点(IIP3)超过LO功率5dB而输入二阶截点(IIP2)超过10dB。如前所述，混频器RF输入功率在此实现中保持在-14.48dBm或以下。表3还示出四个最大失真产物的计算：由两个音调(分别是IM2和IM3)引起的二阶和三阶互调分量以及二次和三次谐波(H2和H3)。这些已使用在Genesys 2004RF Microwave Design Software-Simulation(RF微波设计软件-模拟)，Eagleware Corporation在2004第108-110页中提供的常用经验法则进行了计算。这些往往是有些保守的计算，而实际失真分量可能小得多。表3示出算出的最大失真分量为-44.48dBc的IM2。

功率规格	电平	定义	规格管理
				LO功率	15dBm	P<sub>LO</sub>	通过LO发生器的选择加系统设计
输入3阶截点(IIP3)	20dBm	通常IIP3＝P<sub>LO</sub>+5	通过混频器设计
				输入2阶截点(IIP2)	30dBm	通常IIP2＝IIP3+10	通过混频器设计
RF输入功率	-14.48dBm	P<sub>RF</sub>	通过系统设计中的增益堆积
失真分量	电平	功率电平计算	频率位置
				二阶互调(IM2)	-44.48dBc	IM2＝-(IIP2-P<sub>RF</sub>)	F1+F2、F1-F2
两个音调引起的三阶互调(IM32)	-68.96dBc	IM32＝-2·(IIP3-P<sub>RF</sub>)	2·F1-F2、2·F1+F2、2·F2-F1、F2-F1
				2次谐波	-50.48dBc	H2＝IM2-6	2·F
3次谐波	-78.5dBc	H3＝IM32-9.542	3·F

表3

在VGA[36]的情形中，一个失真相关因素是输出1dB压缩点(P1dB)。这是输出被压缩至输出信号显现为降低1dB的点。该点一般在放大器的饱和电平附近。为了避免失真，将输出功率充分地保持在该点下方可能是所希望的。表4示出VGA规格及失真计算。这些计算与混频器计算类似。表4示出在对VGA输出功率的上述限制为-10.48dBm时，最大失真分量为-40.48dBm处的IM2以及-46.48dBm处的H2。再一次地，这些也往往是有些保守的计算而实际失真分量可能小得多。

功率规格	电平	定义	规格管理
				1dB压缩点(P1dB)	10dBm	P1dB	通过放大器设计
输出3阶截点(OIP3)	20dBm	通常OIP3＝P1dB+10	通过放大器设计
				输出2阶截点(OIP2)	30dBm	通常OIP2＝OIP3+10	通过放大器设计
输出功率	-10.48dBm	P<sub>VGA</sub>	通过系统设计中的增益堆积

功率规格	电平	定义	规格管理
失真分量	电平	功率电平计算	频率位置
				二阶互调(IM2)	-40.48dBc	IM2＝-(IIP2-P<sub>VGA</sub>)	F1+F2、F1-F2
两个音调引起的三阶互调(IM32)	-60.96dBc	IM32＝-2·(IIP3-P<sub>VGA</sub>)	2·F1-F2、2·F1+F2、2·F2-F1、F2-F1
				2次谐波(H2)	-46.48dBc	H2＝IM2-6	2·F
3次谐波(H3)	-70.5dBc	H3＝IM32-9.542	3·F

表4

FGA[52]计算类似于VGA计算。因为FGA输出被设置在+2dBm，所以如表5中所示，用+20dBm的P1dB来使用较高功率放大器。表5示出最大失真分量为-38dBm处的IM2以及-44dBm处的H2。再一次地，这些计算也往往是有些保守的而实际失真分量可能小得多。

功率规格	电平	定义	规格管理
				1dB压缩点(P1dB)	20dBm	P1dB	通过放大器设计
输出3阶截点(OIP3)	30dBm	通常OIP3＝P1dB+10	通过放大器设计
				输出2阶截点(OIP2)	40dBm	通常OIP2＝OIP3+10	通过放大器设计
输出功率	2.021dBm	P<sub>FGA</sub>	通过系统设计中的增益堆积
失真分量	电平	功率电平计算	频率位置
				二阶互调(IM2)	-37.98dBc	IM2＝-(IIP2-P<sub>FGA</sub>)	F1+F2、F1-F2
两个音调引起的三阶互调(IM32)	-55.96dBc	IM32＝-2·(IIP3-P<sub>FGA</sub>)	2·F1-F2、2·F1+F2、2·F2-F1、F2-F1
				2次谐波(H2)	-43.98dBc	H2＝IM2-6	2·F
3次谐波(H3)	-65.5dBc	H3＝IM32-9.542	3·F

表4

因此，上述技术可被任选地用于从硬件设计角度来解决诸如动态范围、噪声、失真、串扰和输入回波损耗(或VSWR)等性能和信号保真方面。

一旦高带宽模式被选中(如图25中所示)，则RF继电器[62]可以被配置，可变增益和衰减可被选择(基于通道vdiv设置)并用于可变衰减器[35]和VGA[36]，且输入信号可以被连续地施加于示波器前端。在高带宽通道2输入[27]的情形中，LF频带可被施加于示波器前端2[32]，而通过上述高带宽硬件的HF频带可被施加于示波器前端1[63]。LF频带可任选地不具有由高带宽硬件施加的附加增益或衰减，并且在对高带宽通道指定的vdiv处取得。如在图3中可见，本实施例中HF频带的最终最大输出功率为-3.976dBm，它如在表2可见的是对应于50mV/div示波器设置的满标度功率。因此，此实施例中的HF频带是由示波器在50mV/div采集的。

图27示出内部校准菜单，该菜单示出可变增益(示为Gem VG)[154]和可变衰减设置(示为Gem Att)[155]被设置。这些设置是工厂对单位的校准期间得到的。

图26示出可用于控制波形采集将如何进行的一些附加信息。图26示出采集最小持续时间[148]、开始时间[149]以及停止时间[150]。如将在屏幕上所示，这些分别是用于控制最小采集持续时间、到波形左侧所需的额外时间以及到波形右侧所需的额外时间。此额外时间可提供LO基准恢复，这将在以下进一步说明，并且为了波形数字处理，滤波器启动到波形的左侧或可能启动到波形的右侧消耗了时间点，从而引起滤波器延迟。

一旦已配置了该采集，示波器就可装备该采集并取得输入信号的LF和HF部分。该段的其余部分说明在一示例性实施例中LF和HF波形的数字处理以及这些波形重新组合成单个高带宽波形采集。

图9是用于处理单个高带宽通道的数字系统的框图。图8示出示波器的处理系统(又称为处理网)中通道2高带宽处理器[66]和通道3高带宽处理器[67]，且图9用作示出一个这样的处理器的操作的框图。

施加于示波器前端[32和63]的信号被采集。在优先实现中，采集系统包括：交织的ADC、缓冲器以及诸如SRAM或改良DRAM[未示出]等用于接收数字化的数据流的高速存储器。

在波形由示波器采集之后，它们可被适当地施加于图9中的HF输入[70]和LF输入[69]。由示波器采集的各个波形不仅可包含由电压电平阵列构成的波形数据还包含有助于解释包括水平偏移量、水平间隔、点数、ADC采样相位、垂直偏移量以及垂直阶跃(step)在内的数据点的额外信息。在此实现中，水平偏移量是与波形的第一个点相关联的时刻(相关于示波器触发点)。同样在此实现中，水平间隔是各采样点之间的时间(倒数是采样率)而点数是波形中点的数目。ADC采样相位说明两个交织的10GS/s数字化仪中的哪一个采样了第一波形点(可以理解，每隔一个点取自另一个数字化仪)。在此实现中，垂直偏移量是与代码0(最低ADC输出)相关联的电压。垂直阶跃是ADC输出中各代码或阶跃之间的电压。

除了对各ydiv确定的可变增益[154]和衰减[155]设置以外，图27还示出称为HF延迟[156]的校准。在此实现中，HF延迟是HF路径相对于LF路径测得的路径延迟。换言之，信号的LF和HF部分通过不同的路径，且在此实施例中HF部分通过模拟处理元件的相对较长阵列。此路径可相对于LF波形来延迟HF波形。HF延迟值[156]用于校正路径传播时间的计算差值，并且取决于vdiv设置。负HF延迟指HF路径应被提前以在合适的时间到达。高带宽系统可解决硬件中的路径传播时间差，或者与优选实施例中一样，传播量可以在数字系统中通过在处理之前取得的HF波形的水平偏移量中加入HF延迟来测量和说明。

在优选实现中，在处理波形之前，除了指定为适配器([72]和[79])以及上采样器和分数延迟滤波器([73]和[80])的元件以外，图9中所示的HF和LF路径中的数字元件被组装。可以根据图10中对话所示的规格来构成滤波器。一旦这些元件被组装，则可分析设有这些元件的系统以说明各滤波器的三个可能效应：上采样系数、启动采样、以及延迟。在此实施例中，上采样系数是波形采样率在其通过滤波器元件时增大的系数，并且除了其中上采样系数一般为2的上采样器和分数延迟滤波器之外，对所有滤波器一般为1。在此实施例中的启动采样对应于脉冲响应结束或减弱至一可接受量所需的时间。在高带宽系统的情形中，为了简化设计滤波器优选地为有限脉冲响应(FIR)滤波器，且为了简化计算，延迟和启动是对称的(以避免成组延迟变化)。非对称滤波器和无限脉冲响应滤波器、或其它离散时间或连续时间滤波器可更佳地适于某些应用。在对称FIR滤波器的情形中，启动时间是滤波器长度且(采样中的)延迟可能是滤波长度的一半。从波形输入导向混频节点和求和节点的数字信号路径的这三个因素的观点来看，其中说明了滤波器上采样系数、启动采样、以及延迟的对系统路径进行的分析产生了整体等效的滤波器。这些等效滤波器的计算导致各路径相对其它路径的整数和分数延迟的确定。整数延迟部分在适配器([72]和[79])的设计中说明，其主要用途在于将波形延迟适当数量的整数采样。在此实施例中，分数延迟部分在上采样器([73]和[80])的设计中说明。

各上采样器([73]和[80])是用其中通过采样Sinc(Sinx/x)脉冲来计算各滤波器相位的多相滤波器设置来设计的。在采样之前简单地移位Sinc完成了分数延迟。合适的分数延迟滤波器和上采样滤波器(有时称为插值滤波器)设计可以在斯坦福大学Smith，Julius O.，MUS420/EE367A讲座4A，Interpolated Delay Lines，Ideal Bandlimited Interpolation，and Fractional DelayFilter Design(插值延迟线、理想带宽受限插值以及分数延迟滤波器设计)中找到。

在优选实施例中，除了适配器([72]和[79])以及上采样器和分数延迟滤波器([73]和[80])以外，在拦截一开始就构建了所有数字处理元件。优选地，这些元件在各波形采集时构建以说明水平波形信息中的变化。同样优选地，这些处理元件被构建成使得已处理波形在合适的时间到达求和节点。

考虑图9中的LF输入[69]。路径始于LF信号进入LF交织校正滤波器[71]。合适的滤波器[71]的说明在于2005年11月16日由Mueller等人递交的题为“Method And Apparatus For Artifact Signal Reduction In Systems OfMismatched Interleaved Digitizers(用于减少失配交织数字化仪系统中的伪信号的方法和装置)”的美国专利申请中进行了说明，该申请通过引用包含在此。如在该待审查专利申请中所述，此滤波器可被设计成改善产生20GS/s采样率的两个交织的10GS/s数字化仪的数字化仪匹配。这样，它用于减小因不足数字化仪频率响应匹配引起的失真分量的大小。

然后，LF波形输入LF适配器[72]，该适配器用于将波形延迟整数个采样。然后，波形进入上采样器和分数延迟滤波器[73]。如上所述，该滤波器[73]用于将采样率从20GS/s增大至通常40GS/s，并提供波形的分数采样延迟。当在本实施例中LF输入信号的频率成分在高带宽通道输入处被双工器以及示波器前端的限制带宽限制在6GHz时，此上采样是可接受的。上采样器[73]可基于图10中所示的对话的上采样器设置[93]来配置。此对话指定上采样系数[94]、采样距离[95]以及最优化[96]。上采样系数[94]通常被设置成2，但可使用更高的上采样系数。采样距离[95]指诸采样到要应用sin(x)/x插值的输入波形的距离。换言之，它是根据上采样系数[94]确定相数处的各滤波器相位的长度的一半。

再参看图9，然后上采样的LF波形进入低通滤波器[74]。在图12中示出示例性低通滤波器的响应。优选地，滤波器[74]根据图10中所示的低通滤波器规格并使用称为频率采样的技术来构成，其合适的说明在McGrawHill出版社1982年出版的Jong的Method of Discrete Signal and SystemsAnalysis(离散信号和系统分析的方法)第369页中提供。低通滤波器规格[97]规定400滤波器系数[98]、低截止频率0[99]、高截止频率6GHz[100]以及800MHz的过渡频带[101]。此滤波器[74]在本实施例中的主要用途在于抑制LF路径中超过6GHz的噪声和杂散。

然后，LF波形进入交叉相位校正元件[75]。如图所示，在此实施例中存在LF和HF频带干涉的约200-300MHz宽的区域。此区域被指定为交叉区域。优选地这一干涉在本质上是有益的。一种实现方式是规定在频带过渡时LF路径相对于HF路径的相位基本上为0。一个相关设计标准是锐截止滤波器往往在频带边缘具有极端的相位变化。交叉相位校正元件[75]可通过使相对相位在整个交叉区域约为0来对其进行补偿。在由Pupalaikis等人于2005年11月16日递交的题为“Method of Crossover Region PhaseCorrection When Summing Multiple Frequency Bands(当对多个频带求和时交叉区域相位校正的方法)”的美国专利申请(其内容通过引用包括在此)中找到合适的交叉相位校正元件的说明。

然后，已校正相位和低通滤波的LF频带进入定标元件[76]、然后进入求和节点[77]。此操作将在HF路径处理的说明之后说明。

HF波形[70]进入交织校正滤波器[78]、适配器[79]，并且优选实施例中上采样器和分数延迟滤波器[80]以与先前对LF路径所述的相同的方式工作，但根据HF信号路径的ADC匹配以及HF路径的延迟而具有不同的内部设计规格。

仍参见图9，然后HF波形进入HF低图像滤波器[81]。此滤波器可根据图10中所示的HF低图像滤波器规格[102]设计，以提供如图13中所示的响应。此滤波器可以是使用如上所述的频率采样方法构建的对称FIR滤波器。示例性规格规定400滤波器系数[103]、低截止频率300MHz[104]、高截止频率5.5GHz[105]以及800MHz的过渡频带[106]。此滤波器[81]可被设计成抑制感兴趣频带外从500MHz至5.5GHz的所有频率成分。它还可被设计成当通道的任一DC偏移量可能被译释成进而将降低信号的11.5GHz频率成分时抑制DC。滤波器[81]还可被特别设计成抑制感兴趣频带外部的噪声和杂散。

然后，HF波形进入5.75GHz陷波滤波器[82]。此滤波器可被设计成去除重叠在信号上的5.75GHz LO基准音调。此音调的用途将被简要地说明，但在到求和节点[77]的HF路径中该音调最好被抑制。陷波滤波器[82]可根据图10中所示的陷波滤波器规格[107]来设计，且其响应在图14中示出。该滤波器是用双线性变换设计的用于将下列模拟原型滤波器转换成数字的单个双二次滤波器部分：

$H\left(s\right)=\frac{s^2+{{\mathrm{\ω}}_0}^2}{s^2+\frac{{\mathrm{\ω}}_0}{Q}\·s+{{\mathrm{\ω}}_0}^2}$

等式1

其中，ω₀＝2·π·f₀且

并且由f₀(陷波滤波器频率[108])和Δf(陷波滤波器带宽[109])的滤波器规格规定。在ICSPAT 2000学报2000年的CMP出版物中的Pupalaikis的Bilinear Transformation Made Easy(使双线性变换容易)中进一步讨论了该双线性变换。因为本实施例中的滤波器是无限脉冲响应(IIR)，所以实质上并无滤波长度，从而可指定滤波器启动样本[110]以说明滤波器启动。虽然HF低图像滤波器的处理被描述成在陷波滤波器的处理之前发生，但它们的次序可颠倒而无任何不利影响(如将在此详细说明的背景下理解的，类似的设计选择适用于本文所述的许多其它滤波器拓朴)。

在图15中示出HF低图像滤波器[81]和5.75GHz陷波滤波器[82]的组合响应，且放大部分示出图16中所示的抑制5.75GHz LO基准的抑制。图16示出在优选实施例中5.75GHz LO基准已被衰减了约50dB并且已被基本上从HF波形中去除。

数字LO[84]的生成在本实施例中始于HF路径[85]中的分离。在数字LO生成之前，首先可确定LO的相位。LO相位可基于重叠于HF波形上的LO基准来确定。再参见图2，可看到PLO输出[44]可沿一信号路径传送至混频器LO输入[41]，并且同时可去除，向下分频，并插入HF波形作为分离器组合器[54]的LO基准。此LO基准信号与传送至混频器的LO波形具有恒定的相位关系。这样，LO基准音调就可携带确定LO(具有恒定的偏移量)的相位所需的相位信息。LO基准与实际LO之间的恒定偏移量差可通过图27中所示的HF延迟[156]的校准来解决。如前所述，在图2中所示的HF硬件路径中存在一个抑制来自输入的任一5.75GHz的陷波滤波器[51]。因此，在本实施例中，5.75GHz音调基本上是由插入分离器/组合器[54]的5.75GHz LO基准引起的。

一种用于生成被锁相至LO基准音调的数字LO的方法是要利用数字锁相回路(PLL)。在此实施例中使用的较小计算强度的选项利用由于向示波器提供作为生成示波器的采样时钟的基准的100MHz PLO基准输出[45]，因此LO基准音调相对于示波器采样时钟相对比较稳定这一事实。另外，因为本实施例中LO基准的频率相对较高(优选地，尽可能地高以被带宽为6GHz的示波器前端捕获)，所以只需要少量周期就可准确地确定LO基准的相位。

一种用于确定5.75GHz LO基准的相位的方法是取HF波形的一定数量采样的离散傅立叶变换(DFT)，并挑选出出现在5.74GHz的频率成分。在本实施例中，此频率成分的相位是LO基准的相位。因为示波器中的采样时钟发生器和LO是用相同的100MHz基准生成的(即，LO和采样时钟被锁定在一起)，所以在包含5.75GHz成分的DFT中的精确频率接收器中不存在非单值性。换言之，即使LO的确切频率进而5.75GHz LO基准中不存在细微差错，这些细微差错也会同时在采样时钟的频率中出现，且如果假定示波器采样率正好是20GS/s，则测得的LO基准将为5.75GHz。

因为DFT甚至快速傅氏变换(FFT)的计算强度相对较大，且因为DFT提供比本实施例中实际所需更多的信息，所以一种用于音调检测的替换方法是较佳的。此方法被称为Goertzel算法并且在Prentice Hall出版社1990年出版的“Digital Signal Processing Applications Using The DSP-2100Family”(使用ADSP-2100系列的数字信号处理应用程序)第458页中进行了说明。图11中示出了实现LO基准相位的数字处理元件的框图。在图11中，使用的点数(K)和频率接收器(n)可根据本机振荡器和图10中所示的基准规格[111]来确定。在本实施例中这些规格规定：LO基准为5.75GHz[112]以将最多5000个周期用于LO确定[113]，并且这些周期应为23[114]的整数倍。周期倍数使采样数成整数，因而允许不采取窗口技术的相位检测。给定波形中可取得的LO基准周期的最小数目由如图26中指定的最小采集持续时间[148]的规格间接地规定。

一旦相位检测器[86]测量了LO基准的相位(优选地，对取得的每一单个波形进行)，则它可被传送至数字LO发生器[87]。图17中示出LO发生器[87]的框图。图17示出音调可用使用本机振荡器和如图10中所示的基准规格[111]的查找表[131]来生成。本实施例中的这些规格规定周期倍数[114]为23，这意味着无论相位如何正弦波都将每80个采样重复一次。因此，为查找表[131]生成一个80个正弦波值的表。该查找表可用于通过查找元mod(k，K)上的值以确定点k处的合适LO波形来计算各点k的LO正弦波值。

这意味着对于HF信号中的每一波形点，都可确定相对于HF信号锁相的伴随LO波形信号值，且该值基本上近似于如果施加于图2所示的混频器LO输入[41]的模拟LO信号和HF信号一起采样所确定的值。

返回HF路径的说明，特别地在图9中的混频器[83]中，数字生成LO可与施加于混频器的HF波形相乘。此数字混频动作使从500MHz到5.5GHz的输入频带产生两个如图18中所示的新的图像。位于从6至11GHz[135]的频带包含在500MHz至5.5GHz范围中提供的期望的但频率翻转的频率成分。由于高侧下转换而由高带宽硬件引起的频率翻转动作现在尚未完成且频带已恢复到其正确频带位置。在本实施例中从12至17GHz[136]产生了作为非期望图像的另一图像。这里，可看到本实施例中用于上采样的基本原理--如果尚未对HF波形进行上采样，则12至17GHz频带[136]将与从3至8GHz的频带混叠。在本实施例中，上采样允许此频带具有良好的效果。

应对11.5GHz周围的区域进行检查以验证发生了输入DC成分的合适抑制。参见图19，可看到11.5GHz的成分已被衰减至少50dB。

HF波形从数字混频器[83]进入HF高图像滤波器[88]。此滤波器[88]可以根据图10中所示的高图像滤波器规格[115]来构成。它可以是用频率采样方法构成的对称FIR。在优选实施例中，这些规格规定：400滤波器系数[116]、低截止频率5.8GHz[117]、高截止频率11.5GHz[118]以及500MHz的过渡频带[119]。其响应在图20中示出。此滤波器的主要用途在于抑制由图18中所示的12至17GHz范围[136]中的混频动作产生的图像。

图21中示出HF路径中所有滤波器的组合。这表示优选实施例的数字系统对HF输入的响应。

这里，已处理的LF和HF波形差不多已准备好求和。优选地，在求和之前缩放波形。在本实施例中，HF波形的缩放取决于高带宽通道vdiv设置(它与LF前端vdiv设置相同)与用于采集HF波形的50mV/div范围之间的关系。HF波形缩放被计算：

等式2

在此情形中，HFvdiv为常数50mV/div且系数2说明通过混频动作产生的各频带为一半大小这一事实。虽然可通过使数字LO的大小加倍来计算这一系数，但在使用能引起溢出的整数运算的示波器内执行处理的情形中上述技术是较佳的。

在使用LF增益元件[76]缩放LF波形和使用HF增益元件[89]缩放HF波形之后，经缩放的波形可通过将它们加在一起的加法器[77]来组合。如上所述，在滤波器级的产生过程中已考虑到了传输路径的相移、振幅变化、传输延迟、相位响应以及其它失真特性。因此，两个通道中信号的组合相当于所补偿波形的求和。

可在组合级处执行补偿而非在此较前级处补偿波形。因此，可采用会执行相同的两个基本功能的更复杂的滤波器/求和级，这两个基本功能是：补偿这些信号的通过传输通道的传播所产生的失真特性，以及将这些信号与具有加大带宽的单个波形组合。

图22中示出作为这一处理的结果的优选实施例的数字系统的总响应，其中示出了LF和HF路径响应、以及组合响应。可看到数字处理保持本实施例的11GHz带宽规格。

图23示出本实施例中交叉区域中重新组合的结果。可看到该区域的中间出现在6.035GHz而各滤波器的响应约为所期望的-6dB。该区域的宽度(被定义为LF和HF频带的强度彼此相差小于20dB的区域)包含约5.85GH和6.21GHz之间的频率、约360MHz的频带。

图24示出由频带组合引起的不平坦。可看到该不平坦在+/-0.5dB左右。可基于滤波器规格的较小变化对所得信号的平坦度作进一步的改善。

到目前为止图9中处理的结果在于将信号分离成两个频带，将这两个频带注入到两个独立的示波器前端，采集形并数字地处理波形以提供一个11GHz波形采集。这些波形的模拟处理可导致幅度响应和成组延迟不平坦，这引起系统的频率响应和时域响应中的失真。因此，这些技术可用于补偿幅度响应和成组延迟以提供良好的总响应。例如，能补偿输入波形的通道响应特性的信号处理系统可包括：输入规格、滤波器编码程序以及滤波器。这些输入规格可用于指定滤波器的设计并包括：定义用于采集输入波形的通道的响应特性的通道响应特性、以及用于指定期望频率响应和对期望频率响应的符合程度的用户规格。滤波器编码程序可生成滤波器的系数并输出最终性能规格。滤波器可具有基于通道响应特性的倒置生成对应于补偿响应的系数、以及基于用户规格产生对应于理想响应与降噪响应的组合的系数的补偿滤波器发生器。该滤波器过滤输入波形并且可以输出具有期望频率响应的总响应波形。滤波器还可包括：滤波器系数高速缓存，用于存储由滤波器编码程序产生的系数；补偿滤波器部分，用于根据存储在对应于补偿响应的滤波器系数高速缓存中的系数过滤输入波形；以及具有响应滤波器级和降噪级的响应滤波器部分，用于过滤从所述输出总响应波形的补偿滤波器部分输出的已补偿波形。该响应滤波器部分可使用存储在对应于理想响应与降噪响应的组合的滤波器系数高速缓存中的系数进行滤波。

图25中示出优选实施例的最终系统输出，其中施加了具有31ps的上升时间的施加阶跃。高带宽示波器以测得的51ps上升时间采集这一波形，对于40.5ps的固有示波器上升时间上升时间与11GHz示波器相当。

因此，在示例性实施例中，连续时间记录宽带宽信号的采集是由采用多个较窄频带的系统执行的，从而最好地使用了具有诸如带宽和采样率限制等物理特性限制的系统。当由多个较窄频带采集的信号的各个部分被数字化、数字处理以及以使其处理效果最小化的方式重新组合时，可在原始信号的基本上所有带宽上产生作为宽带输入信号的基本近似表示的数字输出。

虽然此详细说明参照11GHz示波器作为例子进行，但本文所述的技术可等效地应用于任一带宽的使用信号采集的示波器或其它装置。

优选地，模拟输入信号从与正在测试的设备保持通信接触的有源探头或无源探头接收。任选地，该探头可以是电流探头或差分探头。

另外，如上所述，可以从输入信号中取得任何数量的成分频带。可从输入信号中取得3、4、5或更多频带。这些频带不必相邻或重叠。在各个实施例中，这些频带是分开的并且省略了输入信号频带的一部分。

高频成分的下转换不必成为与任何低频带相同的频带而上转换不必成为与任何高频带相同的频率。可使用任何期望数量的频率变换。例如，所述变换可生成占用与相邻频带重叠、但实质上并不一致的频带的信号。

在采集或数字化之后执行的处理步骤可按需合并或分开。在一个实施例中，所有数字化后的处理步骤被合并成单个数字处理元件，该元件输出模拟输入波形的数字表示。在其它实施例中，上述诸如误差音调去除和延迟等前述数字处理步骤的子集被组合成离散数字处理元件。

可在截取时或在每次采集时动态地构建各个数字处理元件。在使用多个离散数字处理元件时，一些元件可在截取时构造而其它元件可在每次采集信号时适当地重建。

在优选实施例中高频成分的下转换可发生在数字化前任一时间点。可在信号被分离前或高频成分以其它方式下转换前对复合模拟输入信号进行数字化前滤波和信号处理。

本文所讨论的频率变换技术中所使用的周期波形不必是正弦的。在某些实施例中可使用诸如脉冲序列和方波等其它周期波形。

动态范围、噪声、失真、串扰以及输入回波损耗(或VSWR)补偿都是任选的。在各个实施例中，省略了这些补偿的部分或全部。

通过将两个频带重新组合所形成的模拟输入信号的数字表示可被输出至下游数字信号处理硬件，以进一步滤波或以其它方式处理信号。

本领域的技术人员将理解感兴趣的信号可不跨越模拟输入信号的整个带宽。在优选实施例中，即使感兴趣的信号(例如正在测试的系统的时钟信号)只占用系统带宽的一小部分或一个点也以所述的方式处理和数字化整个输入带宽。

除非另外有清楚的陈述，本文所述的特定电路拓朴只是适合特定优选实施例的示例性结构。例如，输入信号不必被复用。可使用诸如使信号通过50Ω欧姆分离器、然后通过带通滤波器等其它方法来代替。类似地，可用图像抑制混频器或三平衡混频器来抑制混频器隔离问题。在使用不同主时钟的情况下可省略陷波滤波。LF成分在被传送至前端之前可被放大或以其它方式进行处理。提供满标度信号的VGA可被省略并用补偿噪声的数字处理元件替换。同一LO基准不必用于产生上转换和下转换的两个周期函函数一可采用固定相位或扩展频谱技术来代替。上采样步骤是任选的并且可能不适用于各种系统。为了简化起见，这里将不单独说明其它电路元件，但应理解可以在本公开的范围内对特定拓朴进行各种修改。

因此可看到以上阐明的从上述说明中显而易见的那些目的被有效地实现，并且因为可对上述方法的执行以及上述构造进行某些改变化而不背离本发明的精神和范围，所以上述说明中所包含的以及附图中所示的所有事物旨在应被解释为是示例性而非限定性的。

还应理解以下的权利要求书旨在涵盖本文所述发明的所有一般和特定特征，并且本发明的范围的所有陈述就语言而言可以说是落在其间。

Claims (45)

1.一种用于数字化模拟信号的方法，包括以下步骤：

将跨越频率范围的模拟信号分离成占用第一频带的第一信号和占用第二频带的第二信号，所述第二频带高于所述第一频带；

将所述第二信号转换成较低频带；

用具有小于所述模拟信号频率范围的频率范围的数字化元件将已转换的第二信号数字化；

数字化所述第一信号；以及

从所述经数字化的第一信号和经数字化的第二信号形成所述模拟信号的数字表示，所述数字表示跨越了所述模拟信号的频率范围，

其中，共同取得的所述第一频带和所述第二频带略去了所述模拟信号频率范围的一部分。

2.如权利要求1所述的方法，其特征在于，所述模拟信号被分离成三个或三个以上信号，每个信号占用分离的频带。

3.如权利要求1所述的方法，其特征在于，所述从经数字化的第一信号和经数字化的第二信号形成所述模拟信号的数字表示包括：对所述经数字化的第二信号进行频率转换、并将已转换的并且经数字化的第二信号与经数字化的第一信号组合。

4.如权利要求3所述的方法，其特征在于，还包括在所述组合之前将经数字化的第二信号频率转换成所述第二频带信号。

5.如权利要求3所述的方法，其特征在于，所述频率转换包括与周期性函数混频。

6.如权利要求5所述的方法，其特征在于，所述周期性函数是方波。

7.如权利要求1所述的方法，其特征在于，所述较低频带不同于所述第一频带。

8.如权利要求1所述的方法，其特征在于，还包括在形成所述数字表示之前，相对于所述第二信号延迟所述第一信号。

9.如权利要求1所述的方法，其特征在于，所述形成包括与一正弦波数字地混频。

10.如权利要求1所述的方法，其特征在于，所述转换包括与具有一频率的第一周期性函数混频。

11.如权利要求10所述的方法，其特征在于，所述形成包括与具有与所述第一周期性函数相同频率的第二周期性函数数字地混频。

12.如权利要求1所述的方法，其特征在于，还包括在形成所述数字表示之前，滤去所述已转换第二信号的图像。

13.如权利要求1所述的方法，其特征在于，在形成所述数字表示之前，对所述较低频带中的已转换第二信号进行上采样。

14.如权利要求1所述的方法，其特征在于，还包括：在形成所述数字表示之前，从所述第一信号或所述第二信号中去除误差信号；以及从所述数字表示去除误差信号。

15.如权利要求1所述的方法，其特征在于，还包括：在形成所述数字表示之前，校正所述第一信号或所述第二信号的相位。

16.如权利要求1所述的方法，其特征在于，还包括在所述数字表示形成期间，从所述第一信号或所述第二信号中去除误差信号或校正所述第一信号或所述第二信号的相位。

17.如权利要求1所述的方法，其特征在于，所述数字表示是在整个频率范围内模拟信号的准确表示。

18.如权利要求1所述的方法，其特征在于，还包括响应于形成所述数字表示，向数字示波器中的数字信号处理硬件输出所述数字表示。

19.如权利要求1所述的方法，其特征在于，所述模拟信号是来自正在测试的设备的输入信号。

20.如权利要求1所述的方法，其特征在于，还包括在形成所述数字表示之前，产生携带用于确定具有恒定偏移量的第一本机振荡器的相位的相位信息的基准音调，所述第一本机振荡器用于将所述第二信号转换成所述较低频带。

21.如权利要求20所述的方法，其特征在于，还包括在形成所述数字表示之前，数字化所述基准音调。

22.如权利要求21所述的方法，其特征在于，还包括在形成所述数字表示之前，根据相位和恒定偏移量来生成第二本机振荡器。

23.如权利要求22所述的方法，其特征在于，还包括将所述第二本机振荡器用于将经转换的第二信号频率转换成所述第二频带。

24.如权利要求20所述的方法，其特征在于，还包括在形成所述数字表示之前，将所述基准音调插入经转换的第二信号。

25.如权利要求20所述的方法，其特征在于，还包括在形成所述数字表示之前，将所述基准音调插入所述第一信号。

26.如权利要求1所述的方法，其特征在于，还包括在形成所述数字表示之前，将所述模拟信号分离成占用第三频带的第三信号，所述第三频带高于所述第二频带。

27.如权利要求26所述的方法，其特征在于，还包括在形成所述数字表示之前，将所述第三信号转换成与所述第二信号相同的较低频带。

28.一种用于采集模拟信号的系统，包括：

模拟输入，用于接收跨越频率范围的模拟信号，所述频率范围包括第一频带以及高于所述第一频带并与所述第一频带不重叠的第二频带；

第一信号路径，用于传送占用所述第一频带的第一信号；

第二信号路径，用于传送占用所述第二频带的第二信号；

变频器，用于将所述第二信号转换至较低频带；

数字化系统，用于数字化所述第一信号和第二信号，所述数字化系统具有小于所述模拟信号频率范围的频率范围；

第二变频器，用于将经数字化的第二信号恢复至所述第二频带；以及

数字组合器，用于组合所述第一信号和所述第二信号并形成所述模拟信号的数字表示，所述数字表示跨越了所述模拟信号的频率范围。

29.如权利要求28所述的系统，其特征在于，所述变频器包括与生成第一周期性波形的振荡器耦合的混频器。

30.如权利要求28所述的系统，其特征在于，还包括所述第一信号路径中的延迟元件。

31.如权利要求29所述的系统，其特征在于，所述第二变频器包括接收第二周期波形的数字混频器。

32.如权利要求31所述的系统，其特征在于，所述第一周期性波形和所述第二周期性波形的频率相同。

33.如权利要求28所述的系统，其特征在于，在所述第二信号路径中还包括图像抑制滤波器。

34.如权利要求28所述的系统，其特征在于，还包括所述第二信号路径中的上采样器。

35.如权利要求28所述的系统，其特征在于，还包括用于去除所述第一信号、第二信号或数字表示中的误差信号的滤波器。

36.如权利要求28所述的系统，其特征在于，还包括用于在所述第一和第二频带干涉的交叉区域中更改第一信号或第二信号的相位的相位校正系统。

37.如权利要求28所述的系统，其特征在于，所述数字表示是跨越所述模拟信号的整个频率范围的所述模拟信号的准确表示。

38.如权利要求28所述的系统，其特征在于，还包括耦合至数字示波器中的数字信号处理硬件的输出。

39.如权利要求28所述的系统，其特征在于，还包括第三并行信号路径，用于传送占用在所述第二频带之上并且不与所述第二频带重叠的第三频带的第三信号。

40.如权利要求28所述的系统，其特征在于，共同取得的所述第一频带和所述第二频带略去了由所述模拟信号占用的频率范围的一部分。

41.如权利要求28所述的系统，其特征在于，所述数字组合器接收所述经数字化的第二信号以及第一信号的经数字化版本。

42.如权利要求28所述的系统，其特征在于，还包括用于产生携带用于确定具有恒定偏移量的第一本机振荡器的相位的相位信息的音调的基准音调发生器，所述第一本机振荡器用于将所述第二信号转换成所述较低频带。

43.如权利要求42所述的系统，其特征在于，还包括用于将经转换的第二信号频率转换成所述第二频带的第二本机振荡器。

44.如权利要求28所述的系统，其特征在于，所述第一和第二频带跨越预定的连续的频率范围。

45.如权利要求28所述的系统，其特征在于，所述数字表示跨越预定的连续的频率范围。

Images