CN101103278B - 具有同步仪器的自动测试系统 - Google Patents

Abstract

一种具有多个仪器的测试系统。一些仪器用作控制仪器，而其他仪器用作受控仪器。每个仪器分别包括时钟信号发生器，根据基准时钟，该时钟信号发生器使一个或者多个本地时钟同步。该基准时钟是可以廉价、精确产生而且可以分配到所有仪器的低频时钟。在仪器之间设置通信链路。使用于交换时间信息的仪器中的时序电路同步，以建立公共时间基准。此后，通过对每个消息附加反映相对于公共时间基准表示的时间的时间戳，各仪器通过通信链路异步传送时间相关命令或者状态信息。该测试系统包括含有码型发生器、用于将命令消息送到模拟仪器的数字仪器，该模拟仪器不需要包括码型发生器。该体系结构简化了模拟仪器的设计，而且避免了在数字仪器的码型速率发生变化时重新设计模拟仪器。

Description

具有同步仪器的自动测试系统

相关专利申请

根据35U.S.C.§119(e)，该专利申请要求2004年11月22日提交的标题为“INSTRUMENT SYNCHRONIZATION FOR AUTOMATICTEST EQUIPMENT”的第60/630,111号临时专利申请的优先权，在此通过引用完全包括该专利申请的全部内容。

该案子涉及2005年2月22日提交的“INSTRUMENT WITHINTERFACE FOR SYNCHRONIZATION IN AUTOMATIC TESTEQUIPMENT”，在此通过引用完全包括其全部内容。

技术领域

本发明总的来说涉及测试设备，更具体地说，本发明涉及控制测试系统中的仪器。

背景技术

在半导体器件的制造过程中，通常要对半导体器件测试多次。利用被称为“测试器”的一台自动测试设备产生模拟在测器件(DUT)的测试信号，然后，测量该响应。通过将仔细控制测试码型产生的响应与预期响应进行比较，该测试器确定DUT是否正常地工作。

为了全面测试各器件，测试器应该产生并测量在这些器件的工作环境下可能被发现的信号。随着半导体芯片的复杂程度的提高，要求自动测试设备还产生并测量更复杂的信号。大多数半导体器件产生高速数字信号，或者对高速数字信号做出响应。许多器件，例如，盘驱动器控制器和视频信号的处理器也产生模拟信号，或者对模拟信号做出响应。现在，广泛地在一个半导体器件上实现包括模拟电子器件和数字电子器件的整个系统。

现在，自动测试设备必须产生数字信号和模拟信号。因此，测试设备通常包括多个仪器。每个仪器分别执行特定功能，例如，产生高速数字信号，或者产生具有编程的特性的模拟波形。在测试器内安装多个仪器，以提供测试特定器件所需的模拟信号和数字信号的组合。建立提供单独测试功能的仪器以灵活的方式创建测试系统，该测试系统可以产生并测量实际测试任意半导体器件所需的一组测试信号。

然而，由单独测试仪器组成的测试系统对测试系统设计者又提出了其他挑战，因为必须使各仪器的动作协调。关于对半导体器件正确估计测试结果的测试系统，通常要求测试器确定检测到特定信号，而且在特定时间产生的信号与特定激励相关。对于以特定时间关系产生和测量的信号，需要各仪器协调工作。

使各仪器协调工作的一种方式是设置对所有仪器提供基准时钟信号和命令的集中式电路系统。测试器中用于提供一系列命令以对产生和测量测试信号进行控制的电路被称为“码型发生器”。

通常，基准时钟的频率实际上受到限制，但是，这不是所希望的，该基准时钟可以被可靠地输出到测试系统中的许多仪器。利用时钟周期限制的分辨率可以规定相对于时钟信号的边沿定时的事件。较低频率的时钟信号具有较长的周期，因此，提供较低的时序分辨率。

如果要求较高的时序分辨率，则公知地使用“内插器”。内插器是可以跟踪作为时钟周期的片段的间隔的电路。然而，内插器必须精确而且稳定。因此，在测试系统中设计和建立内插器呈现出复杂性，这在相对于数字时钟测量时间时不存在。

在马塞诸塞州波士顿的Teradyne公司制造的CatalystTM混合信号半导体测试系统中采用了使用集中式创建的时钟体系结构的方法的变型。图1概括示出该体系结构，而且该体系结构包括产生时钟信号的基准时钟信号发生器8，将该时钟信号分别分配或者输出到多个数字通路卡和模拟通路卡10和12。可以将模拟卡或者数字卡看作单独仪器，但是应该明白，仪器是逻辑概念，而且可以在多个电路卡上实现仪器，作为选择的，可以与其他电路系统一起，在单一电路卡上实现该仪器。

集中式码型发生器14产生的信号与基准时钟信号一起被输出到通路卡。码型发生器14发出要每个仪器执行的命令。对于基准时钟信号的每个周期，均可以产生命令。

可以将数字卡的时钟信号输出到时序电路系统16，该时序电路系统16驱动波形格式化电路系统18，以产生要施加到在测器件(DUT，未示出)的数字信号。另一方面，模拟卡12接收远程产生的数字基准时钟信号，然后，通过模拟时钟模块(ACM)19，使模拟时钟同步。本地模拟时钟A0驱动一个或者多个模拟仪器上的功能电路系统。

指定本发明的代理人的标题为Analog Clock Module的第6,188,253号美国专利公开了一种模拟时钟，在此引用该美国专利的全部内容供参考。每个模拟仪器分别具有自己的时钟，因此，它们以自己的频率工作，该频率可能高于基准时钟的频率。

在图1所示设计的变型中，每个仪器分别包括码型发生器。该码型发生器根据基准时钟信号同步工作。对于其特定指令，每个码型发生器在要求的时间输出命令或者“事件”。

每个仪器的其他变型包括本地时钟信号发生器，以驱动其自己的码型发生器。本地时钟信号发生器可以产生不同频率的时钟。然而，需要该码型发生器以协调方式起动。

标题为“CLOCK ARCHITECTURE FOR A FREQUENCY BASEDTESTER”的第“WO/03042710”号专利申请公开(在此引用该专利申请的全部内容供参考)描述了一种用于使以不同频率工作的码型发生器协调工作的系统。该专利申请公开描述的方法结合基准时钟使用被称为DSYNC的同步信号使所有本地时钟在特定时间“对准”。

在测试系统技术领域内要求多个仪器轻而易举地同步工作。

发明内容

根据另一个方面，本发明涉及具有多个仪器类型的测试系统。该测试系统包括用于提供基准时钟的基准时钟信号发生器。第一仪器包括：第一本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第一本地时钟；以及第一控制电路，用于存储多个仪器的编程命令。第二仪器包括：第二本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第二本地时钟；第二控制电路，其具有输入端和输出端，该第二控制电路保持在第二控制电路的输入端提供的时间值规定的时间的输出；功能电路系统，其具有连接到第二控制电路的输出端的控制输入端，该功能电路系统响应在其控制输入端保持的值执行功能。该测试系统还包括至少在第一仪器与第二仪器之间的网络，该网络承载包括时间值的消息，其中第一控制电路连接到网络，以以消息的方式提供时间值，而第二控制电路连接到该网络，以在其输入端接收时间值。

根据第二方面，本发明涉及一种操作包括至少两个仪器的测试系统的方法，该测试系统进一步包括在至少两个仪器之间的通信链路。该方法包括：在至少两个仪器中的时序电路之间建立公共时间基准；在第一仪器执行部分事件，第二仪器执行部分事件的情况下，在测试时，利用定义事件的测试码型，在第一仪器上进行排序；通过通信链路，从第一仪器向第二仪器通信，以规定要由第二仪器执行的至少一个事件以及要执行该事件的时间；以及等待直到规定的时间，而且以第二仪器执行规定的事件。

附图说明

没有按比例示出各附图。在该附图中，利用类似的参考编号分别表示各附图中所示的每个相同或者接近相同的部件。为了清楚起见，在每个附图中没有示出所有部件。附图中：

图1是现有的时钟体系结构的半导体测试器的方框图；

图2是根据本发明的一种形式的时钟体系结构的方框图；

图3是图2所示的时钟体系结构的简化方框图；

图4A是示出本地时钟对准的时序图；

图4B是示出监视的同步的示意图；

图5是示出接口连接两个仪器的电路系统的方框图；以及

图6是示出两个仪器之间的通信处理的流程图。

具体实施方式

本发明并不局限于应用于下面描述的或者附图所示的各部件的具体构造或者排列。本发明可以有其他实施例，而且可以以各种方式实施或者实现本发明。此外，在此使用的用语和术语是为了说明问题，而不应该理解为有限制意义。使用“包含(including)”、“包括(comprising)”或者“具有”、“含有”、“涉及”以及它们的变型意味着包括前后所列的项目及其等效物和其他项目。

更具体地说，参考图2，结合半导体测试器说明本发明的实施例，通常利用20表示该半导体测试器，该半导体测试器包括：计算机工作站22和测试头24(虚线所示)。测试头中容纳了用于产生并测量测试信号的多个电子线路板组件，该电子线路板组件包括中心卡26、配线卡28以及多个仪器卡30。

如图2所示，中心卡25将信号送到配线卡28，以分配到仪器卡30的阵列。中心卡26包括：计算机接口32，用于将工作站22连接到测试头电路板组件；以及基准时钟信号发生器34，用于产生基准时钟，利用RCLK表示该基准时钟。例如，该基准时钟信号发生器可以包括100MHz的晶体振荡器。计算机接口32使该测试器接口连接该计算机工作站22，利用该计算机工作站22，用户可以开发能够装载到测试器20的测试程序。计算机工作站22向用户提供了其他功能，例如，起动执行先前开发的测试程序，或者分析测试结果。

中心卡26包括控制电路系统，响应于来自该工作站的命令，该控制电路系统产生控制信号。控制信号之一包括“DSYNC”信号。分别沿设置于配线卡28上的DSYNC和RCLK扇出电路系统36和38，扇出或者分配基准时钟信号和DSYNC信号。分配执行信号使多个仪器上的码型发生器协调起动，如上面引用的WO/03042710专利申请上述的。

仪器卡30上的仪器可以是数字仪器，也可以是模拟仪器，也可以执行既涉及数字信号又涉及模拟信号的功能。仪器30A表示数字仪器，它还被称为“通路卡”。通路卡可以含有用于多个测试器通路的电子资源。同样，测试系统包括多个通路卡。

进一步参考图2，每个通路卡30A分别包括时钟模块42。可以对时钟模块42进行编程，以根据RCLK产生要求频率的一个或者多个时钟信号。在所述实施例中，常常“本地”地，即，在该仪器上，或者在包括时钟信号发生器的电路板上使用时钟模块42产生的每个时钟。时钟信号发生器可以产生几个不同频率的时钟。因为从同一个信源产生所有时钟，所以可以认为各时钟互相同步。该时钟模块的构造可以与在此作为参考引用的第6,188,253号美国专利公开的模拟时钟模块的构造类似。

与2003年12月29日提交的标题为“MULTI-STAGE NUMERICCOUNTER OSCILLATOR”的第10/748,488号当前未决美国专利申请描述的相同，在此引用该专利申请的全部内容供参考，通过利用数字计数振荡器(NCO)驱动的锁相环进行直接数字合成，可以获得本地时钟。该专利申请描述了一种在直接数字合成电路利用其根据基准时钟产生一个或者多个可编程频率的本地时钟的数字计数振荡器。

每个仪器卡分别包括执行该仪器要求的功能的电路系统。对于诸如30A的数字仪器，功能电路系统包括时序电路系统47以及格式化/引脚电子电路系统48。该电路系统可以产生和测量用于测试DUT 90的数字信号。

此外，数字仪器30A包括码型发生器46。码型发生器46提供用于控制仪器30A的各功能部分的一系列命令。码型发生器46可以响应于特定条件提供转移，或者根据测试系统的功能执行条件功能。利用来自本地时钟模块40的时钟对码型发生器46定时，且因此，可以以可编程的速率提供指令，该可编程的速率可以高于基准时钟的频率。

此外，仪器30A包括仪器同步链路(ISL)接口320A，下面将做更详细说明。ISL接口320A使码型发生器46与其他仪器通信。码型发生器46可以发送要其他仪器的功能电路系统执行的命令，也可以从其他仪器接收状态信息，例如，用于控制条件转移。

根据该仪器要执行的特定功能，其他仪器可以具有不同功能电路系统。在所述的实施例中，每个仪器卡分别包括时钟模块42。

所述实施例中的每个仪器还可以包括到ISL的接口。某些仪器可以是通过ISL发送的消息的信源。其他仪器可以是通过ISL发送的消息的信宿。利用通过ISL仅发送或者仅接收或者既发送又接收消息的ISL接口，可以构造各仪器。作为选择的，希望构造执行所有ISL功能的单个集成电路，而且希望在要求任意ISL功能的所有仪器上使用该集成电路。对于不使用ISL功能的仪器，可以完全省略ISL接口。

某些仪器可以含有和码型发生器46相同形式的码型发生器。在一个实施例中，利用测试期间需要仪器执行的特定命令，对每个码型发生器编程。然而，不是所有仪器都含有码型发生器。根据存储在其他仪器的码型发生器中的程序，不含有码型发生器的仪器可以通过ISL接收命令。因此，对于系统中要执行的多个仪器的命令，可以对每个码型发生器进行编程。

在一个实施例中，数字仪器含有码型发生器，但是模拟仪器不含有码型发生器。希望这样分配，因为这样在每次设计以高速工作的数字仪器时，可以重新设计数字仪器的码型发生器，而无需改变模拟仪器。然而，不要求这样的分割设计。

更通常的情况是，某些仪器用作用于将命令发送到其他仪器的控制器。其他仪器用作从其他信源接收命令的受控仪器。通常，受控仪器没有码型发生器，或者说没有以与数字仪器的速率相同的速率工作的码型发生器。

通常要求所有仪器协调工作。可以使多个仪器的本地时钟同步，如上述第WO/03042710号专利申请所述。如图3所示，基准时钟RCLK和同步信号DSYNC分配到多个仪器，例如，30A、30B和30C。DSYNC信号识别被每个仪器看作基准时间的RCLK信号的特定边沿。本地时钟与公用时间基准一旦对准，每个仪器就可以具有“监视”，其通过对本地时钟的脉冲进行计数来跟踪时间。

根据本地监视时钟跟踪的时间，可以使测试器中不同仪器上发生的事件协调。例如，第一仪器可以将命令送到第二仪器。可以相对于第一仪器的本地监视时钟来规定执行该命令的时间。如果第二仪器上的本地监视时钟与第一仪器上的本地监视时钟同步，则第二仪器上的事件控制器电路系统320可以通过监控第二仪器上的本地监视时钟，在适当时间起动执行该命令。即使在该仪器含有产生不同频率的本地时钟的时钟模块时，也可以确定该适当时间。

通过建立公用时间基准，不需要同步发送用于传送命令或者其他消息的信号。根据消息内的时间值，而非特定信号的到达时间，可以利用成本较低、不同步的简单通信链路控制各事件的时序。

图3示出利用通信网形成图2所示的仪器同步链路(ISL)。在此，该网络具有分别连接到诸如30A、30B和30C的各仪器的线路，例如，310A、310B和310C。可以以任意适当方式连接到该网络。例如，每个ISL接口可以具有端口或者其他连接点。可以利用物理方法，利用连接到该仪器的连接器形成端口，以致可以轻而易举地将通过ISL承载信号的线路连接到该仪器。如果利用物理方法，利用背面上或者该测试器的其他印刷电路板的图样实现ISL线路，则利用背面连接器实现端口。如果利用分立电缆实现ISL线路，则可以利用诸如RJ-45插座的分立连接器实现该端口。利用路由器300有助于在各仪器之间进行通信，路由器300将来自连接到用作消息信源的仪器的线路的信号送到连接到要用作该消息的信宿的仪器的线路。

通信线路和路由器的各种实现方法是公知的。因为不需要传输介质的特性来保证同步，所以通信线路和路由器的具体实现不是本发明的实质问题。例如，通信线路310A、...、310C可以是高速串行线路，例如，有时被称为SerDes线路。火线和USB2是标准SerDes通信协议的例子。通过线路310A、...、310C的通信可以采用这种标准协议。但是，为了使消息传输具有更短的等待时间，所述实施例中使用了消息传输需要较少开销位的协议。

在此，通信线路超过1 Gbps工作，而且消息是基于分组的。为了有助于通信，每个分组可以包括各种字段。例如，分组可以包括具有信源和信宿ID的报头。每个仪器可以具有其自己的ID值，可以利用该ID值规定特定消息的信源和信宿。

分组还可以包括用于命令值的字段。该命令值可以规定信宿字段规定的仪器的动作，以便执行。在一个实施例中，每个仪器分别具有微码存储器，该微码存储器含有对应于该仪器可以执行的各种操作的多个微码序列。该命令规定特定的微码序列。通过执行来自该存储器的规定的微码序列，该仪器执行命令。

命令字段还可以将状态发送到另一个仪器。例如，仪器可以设置命令字段内的值，以指出其检测到故障，或者完成测量。然后，例如，通过将测量结果送到处理器，或者交替地执行测试码型，以反映该故障，收到该命令值的仪器可以做出适当响应。

在所示的实施例中，分组还包括时间值，有时将该时间值称为“时间戳”。在命令字段指出要执行的事件时，该时间戳指出将发生该事件的时间。在命令字段指出状态时，该时间戳可以指出将执行条件操作，例如，响应该状态进行的转移。如上所述，使所有仪器上的本地监视时钟同步，以致每个仪器都可以发送与同一个DSYNC事件相关的时间值。

分组可以包括其它字段。例如，可以附加校验和字段或者其他字段，用于检错或者纠错。分别用于传送命令或者状态事件的多个消息可以被包括在一个分组中。每个这种消息可以具有它自己的时间戳。

在所示的实施例中，ISL包括路由器300。可以实现路由器300，以便根据任意现有算法工作。例如，通过特定线路，根据分组报头中的信宿值，路由器300可以接收每个进入的消息，而且可以发送出去的消息。

在图3所示的实施例中，作为数字通路卡，示出了仪器30A和30B。每个仪器分别包括码型发生器46A和46B。仪器30C是模拟仪器。图3所示的模拟仪器30C不包括单独的码型发生器。模拟仪器30C包括连接到本地时钟模块42C的事件控制器，其包括足够的电路系统以接收和响应命令和/或者发送状态信息。下面，将参考图5更详细地说明事件控制器320。

数字仪器中的码型发生器含有用于规定测试器件期间要执行的操作序列的程序。在所示的实施例中，这些程序规定模拟仪器和数字仪器要执行的程序。例如，它们可以规定特定模拟信源在相对于数字通路上的事件的特定时间产生要求频率的正弦波，或者规定接收机在相对于数字通路中的事件的特定时间开始捕获DUT的输出。

图4A和4B示出本地监视时钟使两个仪器同步而执行的处理。如上所述，每个仪器可以分别包括时钟模块，以产生一个或者多个本地时钟。在所述实施例中，每个时钟模块分别接收基准时钟RCLK和同步信号DSYNC。

图4A示出在时间E1，DSYNC信号识别基准时钟信号的特定边沿。优选地将RCLK信号和DSYNC信号分配到每个时钟模块，以使得每个仪器上的时钟模块可以将时间E1识别为基准时间。

图4A还示出信号LCLKA。LCLKA表示时钟模块产生的本地时钟。所示的LCLKA的周期比RCLK的周期短。因此，对LCLKA的脉冲进行计数可以使监视时钟以较高的分辨率跟踪时间。

LCLKA对准基准时钟。如上引用的专利和专利申请所述，在出现DSYNC信号时，使本地时钟信号与基准时钟信号对准是公知的。在在此使用的例子中，利用包括NCO的DDS电路，产生LCLKA。在时间E1，将NCO设置为预定值，以使LCLKA相对于RCLK具有某个相位。

在时间E1之前，LCLKA可以不与RCLK对准，这意味着，在LCLKA与RCLK的边沿之间没有确定的关系，或者不知道这种关系。然而，在E1之后的某个设定的时间，信号LCLKA变得与RCLK对准。如图所示，LCLKA与RCLK的周期不同。因此，时钟对准不要求所有边沿一致。相反，在此使用的术语意味着，在每次执行测试程序时，可重复的边沿之间的关系。

该设置间隔之后，利用信号LCLKA的边沿设置本地监视时钟。在此，在时间E2，示出该边沿。时间E2发生E1之后的延迟DAT。在所述的实施例中，时钟模块利用锁相环电路系统产生本地时钟。在改变了锁相环的输入或者设置后，该锁相环的输出可能含有抖动，或者说不可预测。延迟DAT使锁相环设定可预测值。

可以确定延迟DAT，因为该时钟信号发生电路包括NCO部分，利用数字电路系统实现该NCO部分，因此，即使在设定的间隔期间，也具有确定输出。因此，即使在该间隔期间，锁相环的输出不稳定，通过对NCO的周期进行计数，也可以测量间隔DAT。设定间隔内的具体周期数取决于时钟模块的具体设计。

在所述的实施例中，在时间E1，将NCO内的累加器复位到0，而且在经过了锁相环的输出保持稳定的足够间隔之前，对NCO的周期进行计数。在设定间隔结束时，对本地监视时钟装载等于设定间隔DAT的值。以这种方式，利用DSYNC信号识别的作为0时间基准的时间E1来监视时钟跟踪时间。

在在此描述的实施例中，利用图4A所示的处理设置可以用作控制仪器的每个仪器中的监视时钟。WATCHA表示控制仪器中的监视时钟。在时间E1，WATCHA具有值402。不能确定值402，因为此时没有设置WATCHA。图4A示出在时间E2，对WATCHA装载表示延迟DAT的值404。此后，对于LCLKA的每个脉冲，WATCHA均增加反映LCLKA的周期长度的每个增量的量。例如，值406示出值404之后LCLKA一个脉冲时的WATCHA。

受控仪器也可以包括本地时钟，该时钟对这些仪器上的监视时钟定时。然而，对于在识别时间使用的这些监视时钟，它们必须与受控仪器中的监视时钟同步。图4A示出受控仪器LCLKB中的本地时钟LCLKB。它可以与LCLKA具有相同的频率，但是不需要与LCLKA具有相同的频率。为了在测试系统中最精确而且可重复地跟踪时间，LCLKB优选地与LCLKA对准。此外，受控仪器上的WATCHA应该装载与受控仪器上的WATCHA内的值对应的时间值。

图4A示出不能确定时间E1和E2的WATCHA内的值412和414，因为它们与WATCHA不同步。此外，图4A示出本地时钟LCLKA和LCLKB不对准，这意味着不需要知道LCLKA与LCLKB的边沿之间的关系。

尽管WATCHA最初具有不确定值，但是利用LOW_RES监视时钟，受控仪器可以跟踪时间。LOW_RES监视时钟的分辨率比受控仪器WATCHA的分辨率低。然而，可以轻而易举地使LOW_RES监视时钟与WATCHA同步，而且利用该LOW_RES监视时钟，使WATCHA和WATCHB同步。图4A将该低分辨率监视时钟看作LOW_RES。在时间E1，LOW_RES监视时钟取值408。取时间E1作为WATCHA的基准点。因此，在时间E1，LOW_RES监视时钟给出值0。在所示的实施例中，受控仪器可以轻而易举地识别时间E1，因为所有仪器均接收RCLK信号和DSYNC信号。

对应RCLK的每个周期，LOW_RES监视时钟递增一个计数，在所示的实施例中，LOW_RES监视时钟含有字段418，该字段418以与字段416相同的分辨率跟踪时间，它代表WATCHA的大多数有效位。因此，图4A示出在时间E2设置了WATCHA后，字段418内的值接近WATCHA的字段416内的值。可以认为差值归因于，与WATCHA以比LOW_RES监视时钟的分辨率高的分辨率表示时间以及LCLKA和RCLK边沿出现在不同时间相关的舍入成整数。

在图4A中，具有不确定值的字段420和422中示出LOW_RES监视时钟。这些字段表示LOW_RES的最低有效位，而且表示比LOW_RES监视时钟可以产生的分辨率的位数多的分辨率。因此，未示出它们的值，而且可以假定它们是0，以准备好将WATCHA内的值与LOW_RES监视时钟进行比较。在实现LOW_RES监视时钟时，无需包括字段420和422。

图4B示出控制仪器使其本地监视时钟(在此表示为WATCHA)与受控仪器上的本地监视时钟(在此表示为WATCHB)同步的处理。该处理过程包括控制仪器将指出WATCHB应该与WATCHA同步的命令送到受控仪器。该命令包括时间戳450，该时间戳450识别将同步应该发生的时间以及同步值。

在某个时间，图4B中表示为E3，控制仪器计算要以命令的形式发送到受控仪器的时间戳450。在时间E3，所示的WATCHA具有值430。在时间E3，WATCHB内的值434也是不确定的。受控仪器上的LOW_RES监视时钟具有值432。值432使值430接近LOW_RES监视时钟的分辨率极限。

利用时间E3时WATCHA中的值计算时间戳450。通过将某个偏移与计算时间戳450时WATCHA内的值相加，来计算时间戳450。该偏移量优选地足够长，以便将含有该时间戳的消息从控制仪器发送到受控仪器。这样，时间戳450表示受控仪器收到同步命令后出现的时间。

在图4B所示的实施例中，时间戳450包括字段452和454。

WATCHA包括分别与字段452和454具有相同位数的字段416和456。WATCHA包括位于字段458内的附加位。字段458内的附加位表示WATCHA以其跟踪时间的附加分辨率，但是在所示的实施例中，在计算时间戳450的值时，舍去具有该分辨率的各位。

可以利用时间戳450内的值识别应该执行再同步监视时钟命令的时间。字段452内的时间戳450的最高有效位表示与LOW_RES监视时钟具有相同分辨率的时间。在图4B所示的E4表示的某个时间，LOW_RES监视时钟取与时间戳450的字段452内的位匹配的值456。通过将LOW_RES内的值与时间戳450的字段452内的值进行比较，受控仪器可以识别时间E4。

在时间E4之后的时间R1出现时间戳450表示的值。在图4B中利用E5表示该时间。为了在时间E5利用基准边沿产生本地时钟，必须在时间E4使本地时钟与和在时间E5使本地时钟的边沿对准产生同样效果的值对准。通过将用于产生LCLKB的DDS电路的NCO内的值设置为基于R1的值，在时间E4使LCLKB对准。从理论上说，时间E4之后的间隔R1(例如，时间E5)，NCO应该是“0”，这表示将出现LCLKB的边沿。即使在E5的时间E4，LCLKB不可用，仍设置受控仪器的定时电路系统内的值，以便在该电路系统设定并产生LCLKB时，LCLKB具有相位，如同在时间E5具有边沿。

因此，需要设定某个间隔。图4B这利用DAT2示出设定间隔。

在时间E6示出设定间隔的结束。在时间E6，WATCHB装载有初始值和以LCLKB的定时。以同步命令加延迟DAT2的方式，对WATCHA装载表示时间戳450的值的时间。这样，对WATCHA装载与WATCHA内的值具有确定关系的值，因此，LCLKB时钟控制WATCHA，LCLKB与时钟控制WATCHA的本地时钟具有可重复关系。这样，WATCHB与WATCHA同步。

在图4B所示的例子中，舍去用于产生时间戳450的值求得可能变化源。如上所述，从该时间戳上舍去数额R2，然后，发送它。因此，在WATCHB与WATCHA同步时，对WATCHB装载比WATCHA中的值小数值R2的量。在每次重复测试程序时，R2的值可能发生变化。通过存储余数R2，然后，利用它对从控制仪器发送到根据图4B所示的处理过程使其监视时钟同步的受控仪器的命令内的任意时间戳值进行调整，可以提高重复执行命令的精度。

现在，回到图5，图5示出用于在信源电路板510与信宿电路板540之间的通信命令的接口电路的框图。信源电路板510包括功能电路系统590，而信宿电路板540包括功能电路系统592。在信源电路板510和信宿电路板540是仪器的实施例中，功能电路系统执行该仪器所需的功能，而且该功能电路系统可以是本技术领域内现在公知的电路系统，也可以是今后开发的执行用于测试半导体器件的功能的电路系统。例如，信源电路板510可以是数字仪器30A，而信宿电路板540可以是模拟仪器30C，而且它们可以分别包括适于产生和测量数字信号和模拟信号的功能电路系统。

在此，所示的信源电路板510具有码型发生器46A，该码型发生器46A产生用于控制功能电路系统590的命令。所示的信宿电路板540没有码型发生器。码型发生器46A产生送到信宿电路板540的命令。通过ISL，将这些命令送到信宿电路板540。

通过作为ISL一部分的路由器330，提供该电路板之间的通信通路。信源电路板510包括有助于通过ISL通信的接口电路320A。信宿电路板540包括接口电路320B。可以利用一个或者多个ASIC或者其他集成电路芯片实现每个集成电路320A和320B。

接口320A包括PHY 530，而接口320B包括PHY 550。PHY 530和PHY 550是用于管理根据选择的ISL协议进行通信所需的电路系统。该电路系统执行按照惯例在网络接口的硬件部件中执行的功能，例如，将消息变成分组，校验奇偶性，驱动以及通过物理网络连接接收数据，在发生错误时重发分组以及将收到的有效分组送到该网络的更高级进行处理。PHY 530和550还可以识别符合所选协议的格式的消息。例如，它们校验信源ID或者信宿ID对应于该测试器中的有效信源ID和信宿ID。或者，它们可以校验消息的时间戳字段内的值表示未来有效时间。

在该例中，码型发生器46A起动发送分组，表示要发生“事件”。该事件指出位于信宿电路板540上的仪器要执行命令。除了规定要发生的事件，码型发生器46A还指出该事件何时发生。在所示的实施例中，该事件的时间是和当前时间的偏差值。

将该偏差值送到时间戳电路516。时间戳电路516计算指出信宿电路板540执行该命令的时间的时间戳，然后，将该时间戳与该事件的指示一起送到PHY 530，进行传送。接口320A的当前时间保存在WATCHA 514中。

可以以现有方式实现“监视时钟”，但是它优选地包括根据时钟信号记录经历的时间的电路。优选地，利用与用于驱动码型发生器46A的时钟信号同步的时钟信号来对该监视时钟进行时钟控制。可以仅利用具有少量控制电路系统的计数器实现该监视时钟，以复位和装载该计数器，从而执行在此描述的功能。在所示的实施例中，利用本地时钟模块42A产生的本地时钟LCLKA来时钟控制WATCHA 514。每个监视时钟以其跟踪时间的分辨率的位数不是本发明的实质问题。每个监视时钟优选地具有使它以等于或者小于驱动该监视时钟的时钟的周期跟踪时间的位数。优选地，所有时钟至少具有多达从一个仪器到另一个仪器传送的消息内的时间戳的分辨率位数。然而，各仪器可以以更高或者更低的精度跟踪时间。

信宿电路板540包括WATCHB 552。WATCHB 552保持相对于本地时钟LCLKB的时间。不需要LCLKA和LCLKB是相同频率的时钟。相反，WATCHA 514和WATCHB 552之任一足以输出相同格式的时间，或者足以将WATCHA 514和WATCHB 552产生的格式的时间值转换为某种公共格式，然后，将相对于一个监视时钟产生的时间戳与不同监视时钟保持的时间进行比较。在此，根据图4A和4B所示的处理过程，WATCHA和WATCHB同步。

在所示的实施例中，将存储在WATCHA 514内的值增大在监视时钟最后同步时存储的余数值R2。将该值存储在寄存器518内。如上结合图4B所述，余数R2表示因为舍去产生同步监视时钟命令的时间戳使用的值引起的、在WATCHA内跟踪的时间与WATCHB内跟踪的时间之差值。通过在同步监视时钟命令之后，将该余数值与用于产生所有命令的时间戳的时间相加，该舍去对于信宿电路板540响应命令的时间没有影响。

图5示出位于余数寄存器518的输入端和输出端的通调开关519。开关519表示在某些周期内，根据WATCHA 514内的值求得余数值R2。在存储R2的周期内，不利用寄存器518内的值调节WATCHA 514内的值。在此，开关519表示执行要求的函数的任意电路系统。

在计算该时间戳的过程中，将WATCHA内的值增大存储在寄存器512内的等待时间值。所选择的等待时间值，大于消息从信源电路板510到其他任意信宿电路板540的最长传输延迟。优选地固定该等待时间值。通常，对于仪器之间的固定延迟，校准测试系统。因此，引入固定延迟不会引入任何时间误差，而且有助于确保信宿电路板不接收用于规定在通过ISL发送消息时经历的时间执行命令的消息。

在将分组从信宿电路板510发送到信宿电路板540时，分组通过PHY 550。如上所述，PHY 550是专门用于管理网络功能的硬件。在PHY 550收到有效分组时，将该分组的内容送到高级电路系统。如上所述，将含有用于指出要执行的事件的消息的分组送到时间戳去除器556。

在要执行命令中规定的事件时，时间戳去除器556将控制信号输出到信宿电路板540上的其余电路系统。示出了用于承载使功能电路系统592执行事件的控制信号的线路。应该明白，信宿电路板540可以对要求将控制信号送到信宿电路板540上的其他电路系统的许多类型的命令做出响应。例如，上面描述了，受控仪器可以接收同步监视时钟命令。这种命令触发对准时钟模块内的时钟，然后，将各值装载到WATCHB中。因此，还可以将控制信号从时间戳去除器556送到时钟模块42C和WATCHB 552。可以存在用于承载其他控制信号的线路，但是为了清楚起见，未示出它们。

根据图4B所示的同步过程，控制复用器560，以将值送到时间戳去除器。时间戳去除器556监视输入时间，以识别何时到达时间戳规定的时间。此时，时间戳去除器556保持适当控制信号。

时间戳去除器556通过复用器560接收当前时间值。根据要执行的命令控制复用器560。对于同步监视时钟命令，根据LOW_RES监视时钟558，求得时间值。对于所有其他命令，可以由WATCHB提供时间值。复用器560表示在WATCHB同步之前，将该值从LOW_RES监视时钟448送到时间戳去除器556，而在它同步之后，在WATCHB 552中提供该值的任意电路。

低分辨率监视时钟558对RCLK的脉冲进行计数，然后，在保持如图4A所示的DSYNC信号后，复位该低分辨率监视时钟558。低分辨率监视时钟558可以是与本地监视时钟552分立的硬件单元。作为选择地，低分辨率监视时钟550可以是仅利用本地监视时钟的高序位实现的逻辑构造。

在通过ISL发送的分组规定要功能电路系统592执行的事件时，在时间戳规定的时间，时间戳去除器556以指令的方式将该分组的命令部分输出到功能电路系统592。该仪器可以以与现有技术的仪器响应码型发生器输出的命令相同的方式处理时间戳去除器556输出的命令。在一个实施例中，根据命令值，事件信号对微码存储器加索引，然后，起动用于顺序检索并执行该存储器中的微码指令的定序器。

时间戳去除器556可以有各种实现方式。时间戳去除器556可以含有具有寄存器的单个单元，以存储消息中的时间戳，而且临时存储该命令值。该单元可以包括数字比较器，用于将该时间戳与该本地监视时钟的适当偏移值进行比较。控制电路系统可以监控该比较器的输出，然后，在该时间值匹配时，将该命令值送到输出端。可以包括其他接口电路系统，从而以指令的方式将信号送到其余电路系统，以执行该命令。

然而，可以有更复杂的实现。例如，时间戳去除器可以包括多个单元，以使得对于该指令调度多个命令。然后，时间戳去除器输出要在其相应时间戳指出的时间执行的每个命令。多个时间戳去除器单元还可以以与接收顺序不同的顺序处理该命令。

图6是示出诸如图2或者图3所示自动测试系统的系统可以执行的处理过程的流程图。

该处理过程包括两个并行子处理过程，如子处理过程620和子处理过程650所示。在图6所示的例子中，在控制仪器的ISL接口320A(图5)执行子处理过程620。在受控仪器的ISL接口320B(图5)执行子处理过程650。

在步骤610，控制仪器的本地时钟对准RCLK。为了对准该时钟，可以执行上面结合图4A描述的处理过程。在该受控仪器内，可以在同一时间执行步骤652。在步骤S652，复位LOW_RES监视时钟，然后，控制该LOW_RES监视时钟，以开始对RCLK脉冲进行计数。

然后，在步骤656，受控仪器等待通过ISL接收命令。在步骤622，控制仪器等待对准延迟时间，如图4A所示。

在步骤624，对控制仪器内的监视时钟装载对准延迟时间，然后，该监视时钟开始运行。

在步骤626，通过ISL，控制仪器将“同步监视时钟”命令发送到受控仪器。作为对控制仪器上的码型发生器预定的命令的响应，发送该命令。该同步命令包括时间戳，如图4B的416所示。

在步骤658，受控仪器通过ISL接收命令，然后，等待，直到低分辨率监视时钟指出与同步监视时钟命令中的时间戳的最高有效位匹配的时间。

在步骤660，计算要装载到用于产生LCLKB的NCO的值。计算该值，以致如果在时间E4，在该NCO中装载该值，则在最后产生LCLKB时，该LCLBK具有相位，如同它在时间E5具有边沿。如图4B所示，该值取决于R1的值。它还取决于用于对该NCO进行时钟控制的时钟的频率，而且可以取决于与该时钟信号发生电路相关的其他因素。

在LOW-RES监视时钟指出的对准时间，在步骤662，受控仪器使其本地时钟对准。通过对NCO装载计算值，执行步骤662的时钟对准。

在步骤664，受控仪器等待对准延迟时间，例如，图4B中的DAT2所示。经过对准延迟时间后，该处理过程进入步骤666。在该步骤，对WATCHB装载表示再同步结束时间命令中的时间戳和在步骤664使用的对准延迟时间的和的值。此后，利用受控仪器中的本地时钟来对WATCHB进行时钟控制。

在步骤668，子处理过程650继续，在步骤668，受控仪器进一步等待来自控制仪器的命令。

在该控制仪器上，处理过程从步骤626进行到步骤632。在步骤632，存储反映图4B所示的舍去部分R2的余数。例如，将该余数存储在诸如518(图5)的寄存器中。

在步骤634，在控制仪器上继续执行子处理过程620。在步骤634，接口电路等待将命令发送到另一仪器。在图5所示的实施例中，接口电路320A可以从码型发生器46A接收命令。在接口电路320A接收命令时，该处理过程进入步骤636。

在步骤636，该接口电路计算要与该命令一起发送的时间戳。对于图5所示实施例中的接口电路，通过将在步骤632存储的余数值与存储在本地监视时钟上的当前时间相加，而且将预定等待时间与码型发生器预定的偏移值相加，来计算时间戳。

在步骤638，接口电路320A形成包括在步骤636计算的时间戳的分组，然后，通过ISL发送该分组。

在步骤668，受控仪器上的接口电路320B等待，直到收到命令。在通过ISL收到命令时，在步骤670，该处理过程继续。在该步骤，对诸如556(图5)的时间戳去除器装载通过ISL收到的分组的时间戳。

在步骤672，时间戳去除器等待，直到存储在本地监视时钟送到时间戳去除器的时间具有与在步骤670存储的时间戳匹配的时间值。

在存储的时间戳与本地监视时钟上的时间匹配时，在步骤674，该处理过程继续。

在步骤674，时间戳去除器556保持功能电路系统592的控制信号，以使该功能电路系统592执行在步骤638发送的分组中规定的命令。

这样，利用产生附加命令的控制仪器和响应这些命令的受控仪器，继续执行该处理过程。所执行的特定命令可取决于该仪器中的功能电路系统的类型。所执行的附加命令可能包括同步监视时钟命令，在测试器工作期间，该同步监视时钟命令可能出现多于一次。

所述的实施例具有几个优点。上面描述的体系结构使得能够在仪器之间异步传送命令，这意味着，执行该命令的时间不直接取决于收到命令的时间。在低于10皮秒分辨率的情况下，而且优选在低于1皮秒分辨率的情况下，保证精确同步。然而，仅通过测试系统分配的时钟具有较低频率。基准时钟优选地低于200MHz，更优选地低于125MHz，或者更低。当前设想的实施例具有100MHz的基准时钟。与高频时钟相比，利用较昂贵的电路系统产生精确的低频时钟，而且在该测试系统上，更容易地路由选择该精确低频时钟。

此外，图3所示的体系结构将设计模拟仪器30C与设计该测试系统20使用的码型发生器分开。有利的是，可以将对采用图3所示体系结构的系统开发的模拟仪器用于利用相同的体系结构设计的任意测试系统。这种性能非常重要，因为需要频繁改变数字仪器的设计，以允许以较高时钟速率工作。如果可以将仪器设计从一代测试设备转移到下一代测试设备，则对于自动测试设备的制造商和用户，都可以显著地节省成本。如果各代之间可以保持到各仪器的接口，则甚至还具有进一步的优点。如果设计和接口保持不变，则可以直接将含有该仪器的相同物理电路板从一个测试系统转移到另一个测试系统。

此外，可以更轻而易举地使用第三方仪器。可以将该第三方仪器集成到具有较小接口、包括诸如图5所示事件控制器的测试系统中。可以在单个集成电路芯片上，或者少量芯片上或者按照惯例封装成电路模块，构造这种接口。该接口可以选择性地包括本地时钟模块。测试器制造商可以对可以将它们完全包括在仪器中的第三方仪器的供应商提供接口。然后，采用确定接口的仪器可以轻而易举地完全包括在测试系统中。

此外，上述体系结构使得可以轻而易举地实现许多希望的特征。例如，不需要每次将仪器之间的通信链路上的消息送到单个仪器。通过定义包括在分组内、用于指出该系统内的所有仪器都要接收并处理该分组的信宿ID，可以实现广播信息传送。每个仪器都可以接收其自己的ID或者该消息的信宿字段中的广播ID，然后，对其做出响应。优选地，在一组受控仪器接收命令时，该组中的所有仪器具有与发送该命令的仪器中的监视时钟同步的监视时钟。

此外，可以利用广播信息的限制形式创建“码型组”。被分配了该ID的组中的所有仪器均响应于具有信宿字段中的“码型组”ID的消息。例如，从特定码型发生器收到命令的所有仪器均可以被分配到一个码型组。这样，通常寻址到该码型组的单一消息使该组中所有仪器的监视时钟同步。

码型组寻址的优点是，可以使用户对具有多个“逻辑码型发生器”的测试器编程。可以对每个逻辑码型发生器编程以具有独立测试流。例如，在测试具有快速总线和慢速总线的半导体器件时，用于产生并测量用于测试快速总线的信号的电路系统可以位于分配到一个码型组的仪器上。用于产生并测量用于测试慢速总线的信号的电路系统可以位于分配到第二码型组的仪器上。可以同时测试这两条总线，但是可以独立编写用于测试每条总线的程序，然后，将它们存储在单独码型发生器中以便独立执行。

仪器可以属于一个以上的码型组，但是在这种情况下，要进行仲裁，以确保没有单一仪器同时接收不相容命令，或者确保没有单一仪器同时接收超过其可以处理的命令。例如，使消息发送到多个码型组中的仪器的信宿ID可以使码型组同步。

尽管参考本发明的优选实施例具体示出和说明了本发明，但是本技术领域内的技术人员明白，在不脱离本发明实质范围的情况下，可以在形式和细节方面对本发明进行各种变更。

例如，通信链路可以存在各种实现。所示的SerDes线路是单一线路。可以利用对绞线、同轴线、光纤或者其他任意适当的物理介质实现所使用的这种线路。此外，可以利用两条线路在码型发生器与事件控制器之间实现双向通信。或者，采用单一的双工线路。作为选择地，从码型发生器到事件控制器仅实现单向通信就足够了。此外，通信链路不必是串行的。也可以采用其他形式的通信网。已经描述了采用分组交换网，但是利用其他类型的网络也可以实现各实施例。

所示的每个仪器都具有一个时钟模块。仪器可以具有一个以上的时钟模块。此外，所述实施例示出每个数字仪器分别包括码型发生器。为了实现本发明的好处，不必所有数字仪器均具有码型发生器。某些数字仪器可以从其他数字仪器上的码型发生器接收命令。例如，某些数字仪器可以产生较低频率的码型，而其他仪器产生高频码型。低频仪器可以从高频仪器接收命令。作为选择地，某些或者全部数字仪器可以从中心码型发生器接收命令。即使在所有数字仪器均含有码型发生器时，仍希望某些数字仪器将命令或者状态消息发送到其他仪器。

在图4B中，在使监视时钟同步前，使用低分辨率监视时钟。同步之后，WATCHB以等于LCLKB，即，高分辨率监视时钟的周期的分辨率跟踪时间。有两种方案可以实现WATCHB和LOW_RES监视时钟。可以利用分立硬件实现低分辨率监视时钟和高分辨率监视时钟。作为选择，可以将相同的硬件应用于低分辨率监视时钟和高分辨率监视时钟的低分辨率部分。

此外，所示的ISL将仪器彼此连接。通过ISL，可以将该系统的其他部分连接到各仪器。例如，主区域电路板可以连接到ISL，以允许与各仪器通信，或者通过ISL传送来自计算机工作站22的命令。

利用路由器实现该ISL。不要求路由器。可以利用任意分组交换电路或者电路交换电路系统提供类似的功能。作为选择，每个仪器可以接收每个分组，而且仅选择寻址到其的分组。然而，具有路由器或者类似交换电路降低了每个仪器必须处理分组的速率。这样还有助于广播寻址和码型组，因为通过在交换电路系统中对地址转换表编程，可以分别实现它们，而无需对每个仪器上的逻辑重新编程。

如果通过使两个时钟的边沿对准而实现同步，则这两个时钟可以被延迟，直到其边沿之一与另一个时钟的边沿具有要求的时间关系。同样，利用递增计数或者递减计数的电路实现时钟和其他定时电路。因此，根据如何跟踪时间，将时间值相加可能产生更大或者更小的数。

此外，不需要测试系统上的所有时间戳去除器以相同的精度计算时间，也不需要每个时间戳去除器以消息中的时间戳相同的精度计算时间。在本地监视时钟到达仅等于消息时间戳上的某个数量的最高有效位的时间时，时间戳去除器可以输出事件指示。时间戳去除器可以将该时间戳的其余最低有效位和执行该事件的指示一起提供到功能电路。该仪器的功能部分可以将其余最低有效位用作偏移，然后，在偏移该事件信号该数量的时间执行命令。

所示的一些时间值偏移多个值。此外，描述了将偏移和与另一个仪器同步的一个仪器上的时间值之一相加的各种操作。通过将另一个值减去相同的量可以实现协调操作。将各偏移组合在一起的顺序和位置不是关键问题。例如，图5示出余数和与本地监视时钟的输出相加的等待时间值。可以将这些值引入本地监视时钟。或者，可以将这些值引入用于产生本地时钟的电路系统。

此外，上面描述了使仪器“同步”。当在各仪器的操作之间具有确定时间关系时，在此使用的仪器同步。在每次重复进行测试时，利用同步仪器，在测试器的定时精度内，每次重复执行相同的测试。相反，如果各仪器不同步，则不同仪器执行的测试功能之间的间隔可能每次测试之间差异量大于测试器的时序精度。然而，“同步”不要求同时或者一起执行操作。例如，即使在一个仪器上执行的命令与响应该命令在另一个仪器上采取的动作之间存在某个延迟，但是仍可以认为各仪器同步。

同样，已经描述了使各时钟“对准”。在对准时，所描述的时钟具有相同上升沿。为了清楚起见，这样表示。只要在与其他时钟信号的某个部分具有确定时间关系的情况下，出现一个时钟信号的某个部分，就可以认为中两个时钟对准。此外，无需在该时钟的每个周期都重复这种关系。对于不同周期的两个时钟，这两个信号边沿的相对位置可能在各周期不同。然而，如果该时钟在某个时间对准，则可以确定各边沿之间的关系在该信号的稳定性确定的限度内。

此外，图4B示出在同步时具有相同最高有效位的WATCHA和WATCHB。为了简单示出这些值。即使它们之间存在固定偏移，也可以认为该监视时钟同步。如上所述，可以轻而易举地校准测试系统的不同通路中的各事件的固定时间偏移，而且不形成误差源。另外，即使最低有效位在任意给定时间存在不同，仍可以认为监视时钟同步。如果不同频率的本地时钟时钟控制WATCHA和WATCHB，则该监视时钟在不同时间递增，而且递增与时钟控制该监视时钟的各本地时钟的周期成正比的不同量。然而，只要从一次测试到另一次测试可以重复各事件的时间，则可以认为该监视时钟同步。

此外，图4A和4B示出即使以利用WATCHB不能发送或者处理的分辨率规定该时间，仍可以在WATCHA表示的任意时间执行同步监视时钟命令。如果对该测试系统的操作施加限制，则可以简化某些电路系统的设计。例如，如果仅在利用时间戳内的值表示的时间执行同步命令，则可以避免存储余数。然而，不希望限制执行同步监视时钟命令的时间。

此外，作为选择，无需存储余数值R2，就可以实现使监视时钟同步，而且在执行再同步监视时钟命令时，通过将控制仪器上的监视时钟的最低有效位设置为0，可以使监视时钟同步。在同时使多个监视时钟再同步的系统中，这种方法最有用。

图3示出通过路由器300连接的3个仪器。该连接数量仅是为了说明工作原理。同样，测试器可以包括3个以上的仪器。

此外，利用模拟仪器和数字仪器描述了各仪器。许多仪器既处理模拟信号又处理数字信号，本发明并不局限于特定类型的仪器。

这种替换、修改和改进意在作为本公开的一部分，而且意在属于本发明的实质范围。因此，上面的描述和附图仅作为例子。

Claims (16)

1.一种测试系统，包括：

a)基准时钟信号发生器，用于提供基准时钟；

b)第一仪器，包括：

i)第一本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第一本地时钟，

ii)第一控制电路，用于存储编程命令，所述命令包括将由所述第一仪器执行的至少一个命令以及将由第二仪器执行的至少一个命令，以及

c)所述第二仪器，包括：

i)第二本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第二本地时钟；

ii)第二控制电路，具有输入端和输出端，该第二控制电路保持在第二控制电路的输入端提供的时间值规定的时间的输出；

iii)功能电路系统，具有连接到第二控制电路的输出端的控制输入端，该功能电路系统响应在其控制输入端保持的值而执行功能；以及

d)网络，其至少位于第一仪器与第二仪器之间，该网络承载包括所述时间值的消息，其中第一控制电路连接到网络从而以消息的方式提供时间值，而第二控制电路连接到该网络以在其输入端接收时间值。

2.根据权利要求1所述的测试系统，其中：

a)该网络承载的消息进一步包括事件代码，

b)该第一控制电路连接到网络，以产生与该时间值相关的事件代码，

c)该第二控制电路连接到网络，以接收与该时间值相关的事件代码，以及

d)该第二控制电路具有连接到功能电路系统的事件输出端，该事件输出端具有在利用与该事件代码相关的时间值表示的时间指出该事件代码的值。

3.根据权利要求1所述的测试系统，其中该基准时钟具有比第一本地时钟和第二本地时钟低的频率。

4.根据权利要求1所述的测试系统，进一步包括主控制电路，用于产生提供到第一仪器的同步信号，而且其中第一本地时钟发生器包括响应该同步信号对准第一本地时钟的电路系统。

5.根据权利要求1所述的测试系统，其中，该基准时钟的频率低于500MHz，而且第一本地时钟和第二本地时钟的至少之一中的本地时钟信号发生器的频率超过800MHz。

6.根据权利要求1所述的测试系统，其中，该网络包括交换电路和每个都连接在交换电路与仪器之间的多个线路。

7.根据权利要求6所述的测试系统，其中，该交换电路包括路由器。

8.根据权利要求6所述的测试系统，其中，该网络上承载的消息包括地址，而该交换电路进一步包括使多个地址的每一个与多个线路和电路系统中的一个或多个相关的地址表，其中该电路系统响应该消息中的地址值和该地址表中的项目，而通过线路选择性地提供消息。

9.根据权利要求8所述的测试系统，其中，该多个地址中的至少之一与多个线路相关。

10.根据权利要求8所述的测试系统，其中，至少一个地址与所有线路相关。

11.根据权利要求1所述的测试系统，其中，该第一控制电路包括码型发生器。

12.根据权利要求1所述的测试系统，其中

a)第一控制电路包括第一时间跟踪电路，利用第一本地时钟时钟控制该第一时间跟踪电路；以及

b)第二控制电路包括第二时间跟踪电路，利用第二本地时钟时钟控制该第二时间跟踪电路。

13.根据权利要求1所述的测试系统，其中，该第一仪器包括数字仪器，且第二仪器包括模拟仪器。

14.一种测试系统，包括：

a)基准时钟信号发生器，用于提供具有多个周期的基准时钟；

b)第一仪器，包括：

i)第一本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第一本地时钟，

ii)第一控制电路，用于存储编程命令，所述命令包括将由所述第一仪器执行的至少一个命令以及将由第二仪器执行的至少一个命令，以及

c)网络，其至少位于所述第一仪器与所述第二仪器之间，该网络在所述多个周期的一个周期期间承载消息，该消息包括时间值，

d)所述第二仪器，包括：

i)第二本地时钟信号发生器，其连接到基准时钟信号发生器，而且提供根据该基准时钟产生的第二本地时钟；

ii)第二控制电路，具有输入端和输出端，该第二控制电路保持在所述时间值规定的时间的输出，其中所述时间值规定所述基准时钟的另一个周期期间的时间；

iii)功能电路系统，具有连接到第二控制电路的输出端的控制输入端，该功能电路系统响应在其控制输入端保持的值而执行功能；以及

其中所述第一控制电路连接到所述网络从而以消息的方式提供所述时间值，而所述第二控制电路连接到所述网络以在其输入端接收所述时间值。

15.根据权利要求14所述的测试系统，其中，所述第一仪器是数字仪器。

16.根据权利要求15所述的测试系统，其中，所述第二仪器是模拟仪器。

Images