CN101091257B - 平板成像检测器中用于静电放电保护的方法及工艺中间物 - Google Patents
平板成像检测器中用于静电放电保护的方法及工艺中间物 Download PDFInfo
- Publication number
- CN101091257B CN101091257B CN2005800178319A CN200580017831A CN101091257B CN 101091257 B CN101091257 B CN 101091257B CN 2005800178319 A CN2005800178319 A CN 2005800178319A CN 200580017831 A CN200580017831 A CN 200580017831A CN 101091257 B CN101091257 B CN 101091257B
- Authority
- CN
- China
- Prior art keywords
- shorting bar
- metal
- trace
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000003384 imaging method Methods 0.000 title description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005253 cladding Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910017875 a-SiN Inorganic materials 0.000 claims 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
以在光电二极管阵列中所沉积迹线(10，12)的一部分的形式提供短接棒(18)来进行静电放电保护。在蚀刻金属层的正常处理期间，移除所述短接棒而不需要额外的处理要求。通过采用具有与阵列迹线相接触的迹线(54)的FET硅层(40，42，44)来提供额外的短接元件，以提供扩展的ESD保护，直至在用于开制通路以用于光电二极管底部触点的正常处理期间移除这些短接元件为止。
Description
技术领域
本发明大体而言涉及平板成像检测器的制作处理领域，且更具体而言涉及在基本工艺中使用一个或多个采用导电材料的短接元件来进行各组件之间的静电放电保护，所述短接元件在检测器的标准制造工艺中被移除。
背景技术
在成像应用中(例如在x射线成像仪及传真器件阵列中)普遍使用用于将入射辐射能量转换成电信号的光敏元件阵列。在制作这些阵列的光敏元件中普遍使用氢化非晶硅(a-Si:H)及a-Si合金，这是因为a-Si具有较佳的特性且相对易于制作。具体而言，可在相对大的阵列中与必要的控制或开关元件(例如薄膜晶体管(TFT))一起由这些材料制成例如光电二极管等光敏元件。
x射线成像仪形成于例如一基本平整的衬底(通常为玻璃)上。所述成像仪包括一具有光敏成像元件(通常为光电二极管)的像素阵列，其中每一光敏成像元件均具有一相关联的开关元件(例如TFT)或一个或多个额外的寻址二极管。与一闪烁体相结合地，将x射线变换成可见光以使用光敏元件进行成像。光敏元件(通常为光电二极管)在一个表面处连接至一开关元件(通常为TFT)，并在另一表面处连接至一平行地接触所有光电二极管的共用电极。通过复数条沿阵列侧边定位的带有接触焊垫的行地址线及列地址线对所述阵列进行寻址。在使用中，依次接通行线上的电压及因而TFT上的电压，从而能够通过连接至外部放大器的列地址线读出被扫描线的光电二极管上的电荷。行地址线通常称作“扫描线”，且列地址线称作“数据线”。地址线与从衬底的有源区朝衬底边缘延伸的触指电接触，而这些触指又电连接至接触焊垫。通过所述接触焊垫与外部扫描线驱动电路及数据线读出电路进行连接。
如大多数微电路装置一样，这些阵列的元件会受到静电放电(ESD)的破坏。当迹线的相对大的尺寸、长度及间距可致使相对电容值较小时尤其如此。为提供ESD防护，现有技术电路已采用了牺牲电容器来吸收ESD能量并因此保护图像阵列不会受到破坏。但受到破坏的电容器会在迹线之间产生一硬短路，此需要通过激光修复或一额外的工艺步骤来彻底消除。某些已知的现有技术装置使用TFT作为ESD保护装置。TFT的栅极连接至漏极电极，因而大的静电电压将使晶体管导通并在静电荷造成任何破坏之前泄放掉静电荷。TFT的导通电阻通常大于500KΩ，在平均线电容例如为50pf时，使静电荷彻底放电需要100ns的时间。而例如氧化物及氮化物击穿等ESD破坏可在10ns内发生。因此，TFT型ESD保护装置仅在电荷积聚相对慢的情况下有效。
现有技术中最有效的ESD保护方法只是将所有金属迹线一同接地，从而在其间将不再存在任何偏压积聚。此后使用激光或机械式玻璃划割器来分离金属迹线，以便能够进行面板测试或组装。然而，激光切割会不可避免地产生导电性碎屑或颗粒。对金属迹线进行机械划割本身就会在划割期间引起ESD危险。亦可使用湿蚀刻或干蚀刻工艺来使金属迹线与地电位分离。但此将需要使用一额外的工艺步骤。
因此，希望在处理期间为微电路元件提供ESD保护，其中无需使用额外处理步骤便能在处理期间去除保护装置。进一步希望来自保护装置的碎屑或其他污染物不会对过程元件做成污染，或者不会使最终产品带有可能会影响性能的残余形体。
发明内容
本发明构成一种用于在光电二极管阵列面板的制作处理期间提供静电放电保护的方法。在一玻璃衬底上沉积一具有第一迹线及焊垫形体的第一金属层。蚀刻第一金属层以界定迹线及焊垫轮廓并在所述第一金属层上沉积一介电层。蚀刻所述介电层以提供穿过所述介电层的第一通路，并沉积一穿过所述第一通路接触所述第一金属层的第二金属层，以提供一在进一步操纵及处理期间实现各迹线之间的接触的短接棒，从而实现ESD保护。然后，沉积一第二介电层并在正常处理期间形成一环绕所述短接棒的第二通路，以用于将一第三金属层连接至所述第二金属层。沉积所述第三金属层并对其进行遮罩以便进行蚀刻。移除所述短接棒周围的光阻剂，并对第三金属层进行湿蚀刻来移除所述短接棒从而使所述阵列能够正常工作。
在一替代实施例中，通过由FET硅的未掺杂层以及金属短接棒所形成的泄漏路径来提供额外的ESD保护。在蚀刻金属短接棒之后会留下FET硅棒作为泄漏路径来进行持续的ESD保护，直至对光电二极管的底部触点进行蚀刻为止-在所述蚀刻期间会同时移除FET硅短接棒。
附图说明
结合附图参阅下文详细说明将会更清楚地了解本发明的这些及其他特征和优点，附图中：
图1是一根据本发明第一实施例的成像仪阵列的实例性迹线及电路形体的俯视图；
图2a是所述阵列在蚀刻之前各个层的侧视剖面图；
图2b是所述阵列在蚀刻之后各个层的侧视剖面图；
图3a是一采用本发明一替代实施例的阵列在第二金属沉积步骤之前各个层的侧视剖面图；
图3b是图3a所示阵列在第二金属沉积步骤之后及第二金属蚀刻之后各个层的侧视剖面图；
图3c是所述阵列在沉积非晶氮化硅及二极管蚀刻之后各个层的侧视剖面图；及
图4为图3a-c所示阵列的俯视图，其显示在进行二极管蚀刻之后本发明的短接棒的被蚀刻部分。
具体实施方式
参见图式，图1显示迹线10-一用于所示实施例的扫描线及迹线12-一用于所示实施例的接地线，这些线代表在下文所述的各种沉积工艺期间所形成的阵列迹线。对于所示实施例而言，辅助焊垫形体14及16分别从第一及第二迹线延伸出，以便通过一短接棒18进行互连。在替代实施例中，用于短接棒连接的形体并非专用于该用途，而是在如下文所述移除短接棒之后仍具有一持续用途的现有形体。所述短接棒是在用于形成迹线的正常处理期间沉积而成。
如在图2a中所示，第一迹线及焊垫形体沉积于一玻璃衬底22上一第一金属层20中。已实施了用于界定所述迹线及焊垫轮廓的蚀刻工艺且在所述第一金属上沉积了一由a-Si形成的第一介电层24。对a-Si层进行蚀刻会提供穿过所述a-Si层的第一通路26。沉积一第二金属层28以在所示阵列实施例中得到TFT源极及漏极电极。该第二金属层穿过所述第一通路接触所述第一金属层，以在进一步操纵及处理期间提供第一与第二迹线以及a-Si元件之间的短接接触，从而实现ESD保护。
在正常处理期间沉积一第二介电性SiO2多层30并形成一环绕所述短接棒的第二通路32，以便将一第三金属层34连接至第二金属层。在所示实施例中，该第二通路约为20μm×40μm。然后，沉积该第三金属层-在所示实施例中其用于阵列中的数据线。使用已知的光阻剂遮罩技术对所述短接棒进行遮罩以便进行蚀刻，且在沉积所述第三金属层之后，移除所述短接棒周围的光阻剂。在对所述第三金属层进行湿蚀刻期间，首先蚀刻掉顶部金属层并随后通过同一工艺移除短接棒。在第二通路的区域中，第二及第三金属层二者均被蚀刻掉。短接棒的尺寸具有一窄到足以允许使用同一蚀刻配方来实施蚀刻的相对宽度。在所示实施例中，短接棒宽度仅为5μm，从而使侧面蚀刻的进行快于顶部蚀刻且在蚀刻期间使短接棒整个地得到消除。该工艺步骤中的总蚀刻时间与不存在短接棒时相同。
在所示实施例中，第二金属层厚于第一金属层，从而形成较差的台阶覆盖。构成所述短接棒的第二金属被第二通路环绕，因而沿第二金属的差的台阶覆盖的任何穿隧蚀刻均受到第二通路的约束。在图2b中以剖面图形式显示在湿蚀刻之后第二通路的区域，其显示所述短接棒的移除。
参照图1、2a及2b所揭示的第一实施例依靠一金属层作为短接棒，所述金属层在阵列处理接近结束时在一个蚀刻步骤中予以移除。在图3a-c及4中揭示一依靠位于不同层中的多个短接元件的第二实施例。该实施例提供一位于在该工艺中所用的一薄金属层中的第一短接元件及一以本质层作为一第二短接元件的经非晶硅磷光体掺杂的层。
如在图3a中所示，一TFT沉积工艺首先在PECVD室内连续地产生三个层：一非晶氮化硅(a-SiN)层40、一未经掺杂的a-Si:H层42及一掺杂有磷的a-Si:H层44，这些层一同称作FET硅。在所示实施例中，然后由一薄的钼金属层46覆盖n+a-Si:H。此时，使用在该金属覆盖层中所沉积的短接棒迹线来短接金属迹线以便进行ESD保护。在所示实施例中，沉积一第二金属层48-在本实施例中其材料与所述薄的金属覆盖层相同，以便得到所述阵列中的迹线。在如图3b中所示进行金属蚀刻之后，由于薄的金属覆盖层随第二金属层一起蚀刻掉，因而移除短接棒，从而留下金属迹线50及52。而所有金属迹线(其实例为50及52)仍通过未经掺杂的FET硅棒54相连(其最佳地显示于图4中)，这些未经掺杂的FET硅棒54连续地提供静电泄漏电流路径。
下一工艺是在TFT面板上沉积一a-SiN钝化层56并在阵列中的每一像素处开制通路以用于光电二极管的底部触点。在FET硅短接棒的正上方也设置一通路58。在对a-Si:H蚀刻约1μm以用于二极管期间，薄的FET硅也被移除，从而随后使所有迹线均被完全隔离，如在作为图3a-c中以剖面图形式显示的阵列元件的俯视图的图4中所示。
对于上文所述的这两个实施例而言，已部分制成的光电二极管阵列面板均包括一在操纵及进一步处理期间为面板提供ESD保护的工艺中间物。第一实施例提供一金属短接棒，其使所述工艺中间物的一部分保持至对第三金属层的蚀刻完成为止。第二实施例通过两条路径提供ESD保护：一第一组金属短接棒迹线及经过未经掺杂的FET硅的泄漏路径，这两条路径均在预定的工艺步骤处被移除。
现已根据专利法令的要求完成了对本发明的详细说明，所属领域的技术人员将能识别出本文所揭示特定实施例的修改形式及替代形式。这些修改形式均涵盖在如下文权利要求书所界定的本发明范围及内容里。
Claims (22)
1.一种用于在光电二极管阵列面板的制作处理期间提供静电放电保护的方法，其包括如下步骤：
在一玻璃衬底上的一第一金属层中沉积第一迹线及焊垫形体；
进行蚀刻以界定所述迹线及焊垫轮廓；
在所述第一金属层上沉积一第一介电层；
蚀刻所述第一介电层以提供穿过所述介电层的第一通路；
沉积一穿过所述第一通路接触所述第一金属层的第二金属层，从而在进一步操纵及处理期间提供一用于实现所述迹线之间接触的短接棒以进行ESD保护；
沉积一第二介电层；
形成一在正常处理期间环绕所述短接棒的第二通路以将一第三金属层连接至所述第二金属层；
沉积所述第三金属层；
对所述第三金属层进行遮罩以进行蚀刻；
移除所述短接棒周围的光阻剂；及，
蚀刻所述第三金属层及所述短接棒。
2.如权利要求1所述的方法，其中所述第二通路为20μm×40μm。
3.如权利要求1所述的方法，其中所述短接棒的尺寸具有一相对宽度，所述相对宽度窄到足以允许使用用于移除所述第三金属层的同一蚀刻配方来实施对所述短接棒的所述蚀刻。
4.如权利要求3所述的方法，其中将所述短接棒宽度界定成使侧面蚀刻进行得快于顶面蚀刻且所述短接棒在所述蚀刻期间整个地得到去除。
5.如权利要求4所述的方法，其中所述短接棒宽度为5μm。
6.如权利要求1所述的方法，其中所述第一介电层为a-Si。
7.如权利要求1所述的方法，其中所述第二介电层为一SiO2多层。
8.一种用于在光电二极管阵列面板的制作处理期间提供静电放电保护的方法，其包括如下步骤：
实施一TFT沉积工艺以首先产生FET硅层，所述FET硅层中的至少一个未经掺杂，其中所述FET硅为三个层，包括一非晶氮化硅a-SiN层、一未经掺杂的a-Si:H层及一掺杂有磷的a-Si:H层；
由一具有用于ESD保护的金属短接棒迹线的金属层来覆盖所述FET硅层；
沉积一第二金属层，其用于所述阵列中与所述金属短接棒迹线相接触的迹线；
进行金属蚀刻以移除所述金属短接棒迹线，从而留下金属迹线，其中所有金属迹线仍通过未经掺杂的FET硅短接棒相连以便持续地提供一静电泄漏电流路径；
沉积一钝化层；
在所述阵列中每一像素处开制通路以用于光电二极管底部触点及在每一未经掺
杂的FET硅短接棒上方开制一通路；及，
蚀刻所述FET硅层以用于二极管并同时移除所述未经掺杂的FET硅短接棒以使所有迹线完全隔离。
9.如权利要求8所述的方法，其中所述钝化层为a-SiN。
10.如权利要求9所述的方法，其中所述蚀刻所述FET硅层的步骤包括将所述未经掺杂的a-Si:H蚀刻1μm。
11.如权利要求8所述的方法，其中所述金属覆盖层为钼。
12.如权利要求8所述的方法，其中所述第二金属层是与所述金属覆盖层相同的材料。
13.一种用于在光电二极管阵列面板的制作处理期间提供静电放电保护的工艺中间物，其包括：
沉积在一玻璃衬底(22)上的一第一金属层(20)中的第一迹线及焊垫形体，所述第一迹线及焊垫形体经蚀刻以界定所述迹线及焊垫轮廓；
一第一介电层(24)，其沉积于所述第一金属层上并经蚀刻以提供穿过所述介电层的第一通路(26)；
一经沉积并穿过所述第一通路接触所述第一金属层的第二金属层(28)，其在进一步操纵及处理期间提供一用于实现所述迹线之间接触的短接棒以进行ESD保护；
一第二介电层(30)，其沉积于所述第二金属层上，从而形成一用于在正常处理期间将一第三金属层(34)连接至所述第二金属层的环绕所述短接棒的第二通路(32)；
一第三金属层(34)，其受到遮罩以进行蚀刻，其中包括移除所述短接棒周围的光阻剂。
14.如权利要求13所述的工艺中间物，其中所述第一介电层为a-Si。
15.如权利要求13所述的工艺中间物，其中所述第二介电层为SiO2。
16.如权利要求13所述的工艺中间物，其中所述第二通路为20μm×40μm。
17.如权利要求13所述的工艺中间物，其中所述短接棒的尺寸具有一相对宽度，所述相对宽度窄到足以允许使用用于移除所述第三金属层的同一蚀刻配方来实施对所述短接棒的蚀刻。
18.如权利要求17所述的工艺中间物，其中将所述短接棒宽度界定成使侧面蚀刻进行得快于顶面蚀刻且所述短接棒在所述蚀刻期间整个地得到去除。
19.如权利要求13所述的工艺中间物，其中所述短接棒宽度为5μm。
20.一种用于在光电二极管阵列面板的制作处理期间提供静电放电保护的工艺中间物，其包括：
FET硅层(40，42，44)，其中至少一个是未经掺杂的以便提供FET硅短接棒，且所述FET硅为三个层，包括一非晶氮化硅a-SiN层、一未经掺杂的a-Si:H层及一掺杂有磷的a-Si:H层；
一金属层(46)，其覆盖所述FET硅层(40，42，44)并具有金属短接棒迹线以进行ESD保护；
一第二金属层(48)，其用于所述阵列中与所述金属层(46)的所述金属短接棒迹线及所述未经掺杂的FET硅短接棒相接触的迹线；
所述金属短接棒迹线在存在时连接金属迹线且在通过蚀刻移除掉所述金属短接棒迹线时所有金属迹线通过所述未经掺杂的FET硅短接棒相连以持续地提供一静电泄漏电流路径。
21.如权利要求20所述的工艺中间物，其中所述金属覆盖层为钼。
22.如权利要求20所述的工艺中间物，其中所述第二金属层是与所述金属覆盖层相同的材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/859,678 US7217591B2 (en) | 2004-06-02 | 2004-06-02 | Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors |
| US10/859,678 | 2004-06-02 | ||
| PCT/US2005/017821 WO2005122264A2 (en) | 2004-06-02 | 2005-05-19 | Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101091257A CN101091257A (zh) | 2007-12-19 |
| CN101091257B true CN101091257B (zh) | 2011-09-28 |
Family
ID=35449538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800178319A Expired - Fee Related CN101091257B (zh) | 2004-06-02 | 2005-05-19 | 平板成像检测器中用于静电放电保护的方法及工艺中间物 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7217591B2 (zh) |
| EP (1) | EP1751801A4 (zh) |
| KR (1) | KR101136815B1 (zh) |
| CN (1) | CN101091257B (zh) |
| TW (1) | TWI300992B (zh) |
| WO (1) | WO2005122264A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100926725B1 (ko) * | 2007-10-02 | 2009-11-16 | 인파크 테크놀러지 컴퍼니 리미티드 | 전자회로의 이상전압 보호장치와 그 제조방법 |
| CN102244082B (zh) * | 2010-05-13 | 2014-12-17 | 上海天马微电子有限公司 | 阵列基板制造方法 |
| CN102298239A (zh) * | 2011-08-25 | 2011-12-28 | 南京中电熊猫液晶显示科技有限公司 | 一种位于薄膜晶体管液晶显示器阵列基板上的金属层电极 |
| US9733331B2 (en) | 2012-09-10 | 2017-08-15 | Apple Inc. | Method of manufacturing touch sensors |
| CN103943611B (zh) | 2013-02-22 | 2016-11-23 | 上海天马微电子有限公司 | 一种阵列基板及面板 |
| KR102352316B1 (ko) | 2015-08-11 | 2022-01-18 | 삼성전자주식회사 | 인쇄 회로 기판 |
| CN106707715B (zh) * | 2017-01-11 | 2019-05-21 | 中国科学院长春光学精密机械与物理研究所 | 一种半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220443A (en) * | 1991-04-29 | 1993-06-15 | Nec Corporation | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection |
| US6013923A (en) * | 1995-07-31 | 2000-01-11 | 1294339 Ontario, Inc. | Semiconductor switch array with electrostatic discharge protection and method of fabricating |
| CN1388404A (zh) * | 1995-10-03 | 2003-01-01 | 精工爱普生株式会社 | 有源矩阵基板及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803536A (en) | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| JPH02137366A (ja) | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
| US5313319A (en) | 1992-06-17 | 1994-05-17 | General Electric Company | Active array static protection devices |
| JPH06186590A (ja) | 1992-12-21 | 1994-07-08 | Sharp Corp | アクティブマトリクス型液晶表示パネル |
| US5353142A (en) | 1993-04-29 | 1994-10-04 | Honeywell Inc. | Electro static discharge protection for processing active matrix liquid crystal displays |
| JP3642876B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
| JP4388648B2 (ja) * | 1999-10-29 | 2009-12-24 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置、およびその製造方法 |
| KR100503128B1 (ko) * | 2000-09-04 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7532264B2 (en) * | 2004-10-28 | 2009-05-12 | Dpix Llc | On-substrate ESD protection for array based image sensors |
-
2004
- 2004-06-02 US US10/859,678 patent/US7217591B2/en not_active Expired - Fee Related
-
2005
- 2005-05-19 WO PCT/US2005/017821 patent/WO2005122264A2/en active Application Filing
- 2005-05-19 CN CN2005800178319A patent/CN101091257B/zh not_active Expired - Fee Related
- 2005-05-19 KR KR1020077000041A patent/KR101136815B1/ko not_active IP Right Cessation
- 2005-05-19 EP EP05751054A patent/EP1751801A4/en not_active Withdrawn
- 2005-06-01 TW TW094117944A patent/TWI300992B/zh not_active IP Right Cessation
-
2007
- 2007-03-30 US US11/694,743 patent/US7323372B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220443A (en) * | 1991-04-29 | 1993-06-15 | Nec Corporation | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection |
| US6013923A (en) * | 1995-07-31 | 2000-01-11 | 1294339 Ontario, Inc. | Semiconductor switch array with electrostatic discharge protection and method of fabricating |
| CN1388404A (zh) * | 1995-10-03 | 2003-01-01 | 精工爱普生株式会社 | 有源矩阵基板及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| CN 1388404 A,全文. |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200610173A (en) | 2006-03-16 |
| WO2005122264A3 (en) | 2007-06-28 |
| US20050272240A1 (en) | 2005-12-08 |
| EP1751801A4 (en) | 2011-03-02 |
| EP1751801A2 (en) | 2007-02-14 |
| US7217591B2 (en) | 2007-05-15 |
| US20070184598A1 (en) | 2007-08-09 |
| US7323372B2 (en) | 2008-01-29 |
| TWI300992B (en) | 2008-09-11 |
| CN101091257A (zh) | 2007-12-19 |
| KR101136815B1 (ko) | 2012-04-19 |
| WO2005122264A2 (en) | 2005-12-22 |
| KR20070067064A (ko) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101091257B (zh) | 平板成像检测器中用于静电放电保护的方法及工艺中间物 | |
| EP1347407B1 (en) | Capacitance detection type sensor and manufacturing method thereof | |
| US6680216B2 (en) | Method of making imager structure | |
| US5973312A (en) | Array of photosensitive pixels | |
| EP0842536A1 (en) | Semiconductor switch array with electrostatic discharge protection and method of fabricating | |
| CN101728334A (zh) | 用于薄膜晶体管图像传感器阵列的减少esd诱导的伪影的设计 | |
| US6054746A (en) | Image sensor and its manufacture | |
| US7633091B2 (en) | Structure for an image TFT array for an indirect X-ray sensor | |
| EP0851499B1 (en) | Photosensitive imager contact | |
| US7271375B2 (en) | Photodetectors array with isolated pixels and storage grid, hybridized on a readout circuit | |
| EP0694975A1 (en) | Post-fabrication repair structure and method for thin film imager devices | |
| US7265327B1 (en) | Photodetecting sensor array | |
| JP4478215B2 (ja) | 耐腐食性イメージング装置 | |
| US10304889B2 (en) | Image sensor device and manufacturing method thereof | |
| CN101271909B (zh) | 图像传感器及其制作方法 | |
| CN113497160B (zh) | 光感测装置及其应用的光感测面板及光感测显示面板 | |
| KR100654774B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| EP1181722A1 (en) | Low noise and high yield data line structure for imager | |
| CN1266286A (zh) | 具有mis脉冲保护器的rc半导体集成化电路 | |
| CN114361192A (zh) | Spad像素 | |
| CN113544870A (zh) | 摄像元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170831 Address after: Utah, USA Patentee after: Vision Co., Ltd. Address before: California, USA Patentee before: The Perkin-Elmer Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110928 Termination date: 20190519 |