CN101083225A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN101083225A
CN101083225A CNA2007101064547A CN200710106454A CN101083225A CN 101083225 A CN101083225 A CN 101083225A CN A2007101064547 A CNA2007101064547 A CN A2007101064547A CN 200710106454 A CN200710106454 A CN 200710106454A CN 101083225 A CN101083225 A CN 101083225A
Authority
CN
China
Prior art keywords
hole
organic chemistry
semiconductor device
fluoride
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101064547A
Other languages
English (en)
Other versions
CN100511641C (zh
Inventor
牛岛浩斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101083225A publication Critical patent/CN101083225A/zh
Application granted granted Critical
Publication of CN100511641C publication Critical patent/CN100511641C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于制造半导体装置的方法,包括:在衬底上形成金属互连;在金属互连的表面上形成含有钛(Ti)或钽(Ta)的难熔金属层;形成绝缘中间层,用以覆盖该难熔金属层;用含有有机氟化物的蚀刻气体有选择地对绝缘层进行蚀刻,以形成孔,在该孔中暴露出该难熔金属层;通过有机化学溶液来处理该孔的内部,以去除Ti或Ta的氟化物,同时将碳氟化合物保留在所述难熔金属层的表面上,该Ti或Ta的氟化物以及碳氟化合物是在蚀刻步骤期间生成的,并且出现在该孔的内部;以及对所述孔的内部进行等离子体处理,以去除该碳氟化合物。

Description

制造半导体装置的方法
本申请基于日本专利申请No.2006-147731,其内容通过引用在此被并入本文。
技术领域
本发明涉及一种制造半导体装置的方法。特别地,本发明涉及一种制造具有互连结构的半导体装置的方法,在该互连结构中,当在具有其中形成了半导体装置的衬底的上部分上形成了用于相互耦合元件的互连层时,在金属互连上提供有包含钛(Ti)或钽(Ta)的难熔金属层。
背景技术
近年来,随着半导体装置的集成度和操作速率的提高,需要降低互连电阻和互连电容。进一步,在具有多层互连结构的半导体装置中,采用铝、铜等用作互连材料,并且在这种结构中,通常提供了阻挡金属层,用于防止金属元素扩散至绝缘膜中。
日本特开公开No.2004-235344披露了一种方法,用于通过如下方法去除碳氟化合物,即,在等离子蚀刻工艺和灰化工艺之间利用有机化学溶液进行处理,以便于在灰化工艺中禁止从抗蚀剂发出的氟或碳氟化合物的活性核素(species)的射出。
日本特开公开No.H10-154694披露了一种用于制造半导体集成电路装置的方法,其包括抗复制过程,其中去除了第一光致抗蚀剂,该第一光致抗蚀剂采用了含有至少硅和铜之一的铝薄膜形式,接着将第二光致抗蚀剂涂覆于该铝膜上。
同时,当在实际制造过程中出现了大量的半成品时,就会经常增加操作之间的等待时间。在日本特开公开No.2004-235344中描述的制造过程中,在完成等离子蚀刻步骤之后直到下一灰化步骤开始,从用有机化学溶液进行处理起,一些生产批次中的一些产品会在更长期间内处于被放置的状态。在这种情况下,由于长时间地暴露在具有水份的空气中,因此布置在该通路底部的金属氮化物膜的暴露部分被氧化。
在通路底部的金属氮化物膜的暴露部分被氧化的情况下,在用例如钨填充通孔以形成通路时,被施加了电压的通路的阻抗(通路电阻)就可能会增加。结果,得到的半导体装置的可靠性经常会降低。
通常地,为了防止通路底部金属氮化物膜的暴露部分被氧化,需要有一定的时问限制,该时间是从用有机化学溶剂进行处理开始直到灰化工艺结束为止,以及需要各工艺之间的特定工艺控制,而这些都会导致降低生产率。
另一方面,也可以认为,通过还原工艺可以将通路底部中的金属氮化物膜表面上的氧化物膜恢复至初始状态。不过,通路底部中金属氮化物膜表面上的氧化物膜处于所谓的“生锈”状态,并且表面中的不均匀程度受到如下因素的影响:(1)生产线上空气中的含水量;(2)互连中积累的电荷量;(3)暴露部分中氟化钛(下文中一般称为“TiF”)以及钛氟氧化物(下文中一般称为“TiOF”)的量,等等,并且不均匀的形式是多种多样的,高度的不均匀经常会提供形成在其中的完整的腔。很难将氧化钛恢复至被氧化之前的包括钛层几何图案的钛(Ti)的初始状态。更具体地,需要防止通路底部被氧化,以改进该半导体装置的可靠性。
本发明就是建立在这些技术问题基础之上的,并且本发明的一个目的就是提供一种方法,该方法能够消除对于时间上的某些限制,以及步骤之间对某些过程控制的需求,其中该时间是从用有机化学溶剂进行处理开始直到用于形成通孔的蚀刻步骤之后的灰化工艺结束为止,并且能够防止通路底部的金属氮化物膜被氧化。
发明内容
根据本发明的一个方面,本发明提供了一种用于制造半导体装置的方法,包括:在衬底上形成金属互连;在金属互连的表面上形成含有钛(Ti)或钽(Ta)的难熔金属层;形成绝缘中间层,用以覆盖该难熔金属层;用含有有机氟化物的蚀刻气体有选择地对绝缘中间层进行蚀刻,以形成孔,在该孔中暴露出该难熔金属层;通过有机化学溶液来处理该孔的内部,以去除Ti或Ta的氟化物,同时将碳氟化合物保留在难熔金属层的表面上,该Ti或Ta的氟化物以及碳氟化合物是在蚀刻步骤期间生成的,并且出现在该孔的内部;以及对所述孔的内部进行等离子体处理,以去除该碳氟化合物。
根据本发明的制造半导体装置的方法包括:用有机化学溶液来处理该孔的内部,以去除Ti或Ta的氟化物,同时保留难熔金属层表面上的碳氟化合物,该Ti或Ta的氟化物以及碳氟化合物是在蚀刻步骤期间生成的,并且出现在该孔的内部。这就导致去除了Ti或Ta的氟化物,从而提供了金属互连的增强清洁度。进一步,保留了显示疏水性的碳氟化合物,使得吸水性得到了抑制,从而抑制了金属互连被氧化。之后,碳氟化合物被去除,以允许获得干净的金属互连,从而抑制了通路电阻的增加。
根据本发明,该金属互连的清洁度得到加强,同时防止了金属互连的氧化,使得金属互连与耦合插塞之间的通路电阻的增加能够被抑制。
如上所述,根据本发明用于制造半导体装置的方法涉及处理本发明的有机化学溶液,用以去除Ti或Ta的氟化物,同时保留碳氟化合物,使得即使该装置被放置在空气中很长时间,TixOy或TaxOy的增长也能够得到抑制,这就导致抑制了通路电阻的增加,从而避免得到的半导体装置质量的退化。
附图说明
本发明的上述和其他目标,优点和特征将会通过下面参照附图对某些优选实施例的说明而变得更加清晰,其中:
图1A-1C示出了半导体装置的横截面图,示出了用于制造根据本发明的半导体装置的方法的实施例,其中示出了用于在半导体衬底上形成通路的典型实施方式,而该半导体衬底具有金属互连3,用作形成在其中的层间互连;
图2A-2D示出了半导体装置的横截面图,示出了用于制造根据本发明的半导体装置的方法的实施例,其中示出了用于在半导体衬底上形成通路的典型实施方式,而该半导体衬底具有金属互连3,用作形成在其中的层间互连;
图3示出了通路电阻的各个值的曲线图,其中该通路电阻为时间(秒)的函数,用于以有机化学溶液处理;
图4示出了通路电阻的各个值的曲线图,其中该通路电阻为晶片旋转速率(rpm)的函数;以及
图5示出了根据本发明实施例的晶体管上应用的互连层的横截面图。
具体实施方式
现在将参照说明性实施例来描述本发明。本领域内的技术人员可以认识到的是,通过使用本发明的教导可以实现许多变化实施例,并且本发明并不仅限于用于说明目的的实施例。
下面将参照附图来描述根据本发明的制造半导体的方法的典型实施方式。在所有的附图中,相同的数字被分配给在对本发明的描述以及对相关技术的描述中共同出现的元件,并且不会重复对其的详细说明。
图5示出了根据本实施例的半导体装置的示意图。在图5中,在硅衬底13的前表面中形成晶体管14。配置有接触塞15,以便于与构成该晶体管14的杂质扩散层16的上部分接触,并且在接触塞15的上表面上还形成了铝(Al)互连17。Al互连19通过通路插塞18与Al互连17耦合。根据本实施例的制造半导体装置的方法包括如下步骤:
(i)在衬底的上部分上形成金属互连;
(ii)在该金属互连的表面上形成含有Ti或Ta的难熔金属层;
(iii)形成绝缘中间层,以便于覆盖该难熔金属层;
(iv)用有机氟化物有选择地对该绝缘中间层进行蚀刻,以形成孔,其中在该孔中暴露出难熔金属层;
(v)用有机化学溶液来处理该孔的内部,以去除Ti或Ta的氟化物,同时保留其上的碳氟化合物,该Ti或Ta的氟化物以及碳氟化合物是在蚀刻步骤期间生成的,并且出现在该孔的内部;以及
(vi)对所述孔的内部进行等离子体处理,以去除该碳氟化合物。
根据本实施例的制造半导体装置的方法还包括(vii)在该孔中形成导电膜,以生成与该金属互连相耦合的耦合插塞。下面将对各个步骤进行说明。
如图1A所述,在衬底1上形成绝缘中间层2,通过氮化钛层在绝缘中间层2上形成包含铝(Al)作为主要成分的金属互连3(步骤(i)),并且接着,氮化钛层4被淀积在其表面上(形成氮化钛层的步骤,步骤(ii))。除了上述内容以外,在该衬底1中预先形成各部件(未示出)。随后,淀积绝缘中间层5,以便于覆盖该氮化钛层4(形成绝缘层的步骤,步骤(iii))。进一步,在绝缘中间层5的表面上形成抗蚀剂6(形成抗蚀剂层的步骤)。这里,该金属互连3额外包括(虽然未示出)阻挡金属层,用于防止互连材料扩散至绝缘中间层2中。可用于金属互连的典型的金属元素除了铝以外,还包括贵金属,例如铜等。可用于阻挡金属层的典型材料包括氮化钛(TiN,顶部)/钛(Ti,底部)的化合物。
在步骤(ii)中采用的含有Ti或Ta的典型难熔金属层除了包括TiN以外,还包括TiN/Ti,Ti,氮化钽(TaN),TaN/Ta以及Ta。
随后,如图1B所示,对该抗蚀剂6进行构图,以形成开口区域7。继续地,通过等离子体-蚀刻技术在正常干蚀刻条件下利用构图后的抗蚀剂6的剩余部分的掩模对该绝缘中间层5进行处理,其中该干蚀刻条件包括例如在大约0℃-100℃下通过含有有机氟化物的蚀刻气体采用平行板等离子体蚀刻器,并将在普通干蚀刻方法中通常采用的电功率电平施加到上部电极和下部电极,从而形成如图1C中所示的孔8(蚀刻步骤,步骤(iv))。该蚀刻步骤被设计为:当暴露出TiN层4时,终止该步骤。
本发明中使用的典型有机氟化物可以包括用CnF2n+2(n为整数)表示的化合物。这种碳氟化合物的例子可以包括八氟化三碳(C3F8),四氟化碳(CF4)等。在本实施例中,可以采用CF4
这时,由碳(C),氟(F),钛(Ti)以及氧(O)形成的改变层10就取决于在用作通路底部的TiN层4上的暴露部分9。
随后,通过有机化学溶液对该改变层10进行处理(步骤(v))。在该步骤中,通过使用例如涂层机来将有机化学溶液(例如,稀释剂)滴落在晶片的表面上,同时旋转该晶片。在滴落该有机化学溶液之后,以每分钟3000转的转速(rpm)旋转该晶片,用于使该化学溶液从晶片的表面上抖落。对该步骤进行适当控制,以便于从该改变层10上去掉氟化钛(TiF)或者氧氟化钛(TiOF),并留下CxFy淀积物(下文中,氟化钛一般被称为“TiF”,并且氧氟化钛一般被称为“TiOF”)。可以适当地选择用有机化学溶液处理所需的时间以及晶片的转速,使得根据图3和4的曲线图抑制通路电阻的增加。
随后,在高温下进行等离子体处理(步骤(vi))。这里,通过将氧气导入到例如200℃或更高衬底温度的腔室内30秒或更长时间,从而持续该等离子体处理。当采用平行板等离子体蚀刻器时,通过将任意电功率施加于上部电极以及将例如500瓦特或更高的电功率施加于下部电极来进行等离子体处理。
这样,通过高温等离子体执行剥离步骤,使得氧基的反应性增加,从而允许去除该CxFy淀积物和抗蚀剂(图2A)。
进一步,额外地,还通过来自预定紫外线放射源的照射进行紫外线处理,使得能够实现从金属互连3去除静电,其在蚀刻步骤之后易于被正性充电(图2B和2C),从而降低在这一阶段该改变层的形成和增长。
按照这种方式形成通孔之后,将氮化钛等淀积在通路中,从而形成如图2D中所示的TiN层11,接着执行形成通路的步骤,以形成通路。进一步,用金属(例如,钨)填充该形成的通孔,从而形成通路插塞。
采用根据本实施例的结构而能够得到的有益效果将在下文中描述。
在本实施例中,在蚀刻步骤之后用有机化学溶液处理允许将TiN膜4的暴露部分9中的改变层10变性为包含有不容易被氧化的暴露部分9的改变层12。这样,即使该晶片被长期搁置直到下一步骤开始为止,也能够防止该TiN层4的暴露部分9的氧化。更具体地,由于该通路底部被CxFy淀积物覆盖,而其中直到该等离子体剥离操作结束为止(图2B),该CxFy淀积物都不容易被氧化,因此即使该装置被放置在空气中也不会造成氧化,因此能够抑制通路电阻的增加,从而避免了该半导体装置质量的退化。
进一步,在本实施例中,抑制通路底部中TixOy的生长消除了对于直到该等离子体剥离步骤为止对的某些时间限制的需求,该需求已经被认为是常规需求,以及消除了步骤之间进行某一进程控制的需求,这将在生产率方面带来有益的改进。
与上述该实施例相反地,虽然上述列出的日本特开公开No.2004-235344中描述的方法包括,出于抑制从灰化工艺中采用的抗蚀剂中生成氟化物或碳氟化物的活性核素的目的而去除碳氟化合物(参见’344的图0018),但是本发明者已经确认:由于该CxFy淀积物并没有被保留,由于将该晶片留在空气中直到下一灰化工艺开始,因此该通路底部会被氧化。
日本特开公开No.H10-154694披露了一种用于制造半导体装置的典型方法,包括用有机化学溶液处理的步骤,其就是用于制造半导体集成电路装置的方法,其中该半导体集成电路装置包括用于将第一光致抗蚀剂溶解到稀释剂中的操作。该方法只允许稀释该光致抗蚀剂而无法获得根据本实施例的上述有益效果,这是因为很难去除Ti的氟化物以及很难保留碳氟化合物,而这正是本实施例意欲实现的。
这里,将对本实施例的有机化学溶液进行描述。本实施例中采用的有机化学溶液(也被称为稀释剂)在形成通路后显示出如下性质:(1)能够去除TiF或TiOF;(2)去除CxFy淀积物的速率低于去除TiF或TiOF的速率;以及(3)基本上不含水,使得能够实现不容易被氧化的、具有暴露TiN层4的暴露部分9的通路底部。
除了上面内容以外,如果在较长的时间内已经进行了利用化学有机溶液的处理,从而去除了所有的CxFy淀积物,则该暴露部分9就会与空气中的水接触,使得上述的有益效果丧失。很明显,应该事先通过进行实验等来确定用有机化学溶液处理的最优时间。进一步,由于(3)该稀释剂本身基本上不含水,因此不会由于水的存在而导致氧化。
关于本实施例中采用的有机化学溶液,术语“基本上不含水”意味着有机化学溶液中的含水量不会引起Ti的氧化。水中有机化学溶液的溶解度(在25℃)优选地等于或低于5克/100克水,并且更优选地等于或低于3克/100克水。
本实施例中有机化学溶液的优选例子包括丙二醇甲醚醋酸酯(PGMEA)或者醋酸丁酯等。这些有机化学溶液可以单独使用,或者也可以以它们的组合物的形式使用。这种有机化学溶液的用途就是允许去除TiF或TiOF并保留CxFy淀积物。进一步,由于该有机化学溶液基本上不含水,因此可以抑制该TiN层被氧化。
下面将描述通过水对暴露的TiN层进行氧化从而形成氧化钛(TixOy)的机理。
首先,当暴露的TiN层4的暴露部分9被置于空气中时,就会导致Ti被氧化(生锈)的现象。这就相当于如下现象:当铁被放置在空气中时也会生锈。
将在下面的化学方程式中显示出该Ti被氧化(生锈)的阶段。这里,为了简化起见,氧化钛被表示为TiO2
Ti+4H2O→Ti(OH)4+ 2H2
Ti(OH)4→TiO2+2H2O
上述化学方程式示出了Ti与水(H2O)的反应阶段,其中一次生成氢氧化钛(Ti(OH)4),接着去除水以获得氧化钛(TiO2)。也就是说,需要有水(水分)来形成TixOy
接着,另一个关键的科学知识就是,如果Ti被正性充电,则的反应速率就会无限增加。
Ti+4H2O→Ti(OH)+2H2
也就是说,正电荷起到加速形成TixOy的作用。
由于通过将在蚀刻操作中正性充电的离子溅射到晶片的表面上来形成通孔,因此包括该TiN层4的整个互连3也被正性充电。这样,由于在蚀刻步骤(图1C)之后以及紫外线处理(用于通过照射来自紫外线光源的紫外线来进行紫外线处理)(图2C)之前,对整个互连3都进行正性充电,因此可以认为,该暴露的TiN层4的暴露部分9处于很容易被氧化的状态下。
进一步,下面将描述包含在通路底部的改变层中的TiF,TiOF,以及CxFy淀积的特性的另一个关键科学知识。
首先,TiF和TiOF为亲水化合物,并且用于从空气中吸收水份。特别地,该TiF显示出溶解性(一种吸收空气中的水蒸汽的特性,并且与其溶解,生成水溶液),并且因此很容易从空气中吸收水,使得该TiF起到了加速TixOy的形成的作用。
相反,已知的是该CxFy淀积物为憎水性化合物。换句话说,该CxFy淀积物“厌恶”空气中的水,并且用于抑制TixOy的形成。更具体地,该改变层的合适成分提供了不容易被氧化的暴露的TiN层4的暴露部分9,该成分含有少量的TiF和TiOF以及大量的CxFy淀积物。虽然上述的说明是涉及Ti做出的,但是可选择地也可以采用Ta来代替Ti。
优选实施例
下面将描述优选的各实施例。但并不意味着本发明仅限于下面的例子。
例1
按照如下方式获得晶片的处理时间和旋转速率,用于从改变层10以及剩余的CxFy淀积物去除该TiF或TiOF。
图3和图4示出了通路电阻与用有机化学溶液处理的时间以及旋转速率之间的关系。这些可以通过使用下面的条件来获得。有机化学溶液:PM稀释剂(成分:PGMEA,水溶解度1克/(100克水)  (25℃));绝缘中间层:SiO2(氧化物膜);蚀刻气体:CF4/O2/Ar的气体混合物;金属互连:AlCu(含铜的铝);衬底大小;8英寸;以及
难熔金属层:TiN。该实验过程如下:在衬底上形成金属互连,且在该金属互连的表面上形成TiN层。在TiN层的表面上形成间层绝缘膜,并通过蚀刻气体有选择地进行蚀刻以形成孔。通过使用旋涂法用有机化学溶液来处理该孔的内部,以去除该Ti氟化物,而同时将碳氟化合物保留在TiN层的表面上,该Ti的氟化物以及碳氟化合物出现在该孔的内部。
之后,该孔受到等离子体处理,以去除该碳氟化合物,并且对该孔进行填充以形成导电膜,并接着对该导电膜与该金属互连之间的电阻进行测量。
图3的水平轴表示用有机化学溶液的处理时间(秒),而纵轴表示通路电阻的相对值,其中处理时间为5秒时该通路电阻被标准化为1。图4的水平轴表示旋转速率(rpm),而纵轴表示通路电阻的相对值,其中处理时间为500rpm时该通路电阻被标准化为1。在旋转速率为0,500,1000和1500rpm的情况下,该通路电阻的相对值分别为1.9×108,1,4.5以及11.7。图3示出了超过45秒的更长处理时间带来的通路电阻的增加,这是由于CxFy淀积物消失了。
图4示出了超过1000rpm的更高转速带来了通路电阻的增加。
本例子阐明了如下条件:合适的转速为500-1000rpm,并且合适的滴落质量为大约100ml/min,并且优选的滴落时间为1-45秒,以及更优选地为1-17秒。在滴落该有机化学溶液之后,为了抖落晶片表面上的化学溶液,以3000rpm旋转该晶片。
例2
用PM稀释剂(处理时间=17秒)进行处理前后,对通路底部中淀积部分的成份进行测量,并通过X射线光电子光谱分析(XPS分析)进行比较,并且在化合物比率中,TiF或TiOF降低了42%,而CxFy淀积物降低了29%。
例3
对通过如下工艺条件获得的通路插塞的通路电阻进行评估。有机化学溶液:PM稀释剂(成分:PGMEA,水溶解度1克/(100克水)(25℃));绝缘中间层:SiO2(氧化物膜);
蚀刻气体:CF4/O2/Ar的气体混合物;金属互连:AlCu(含铜的铝);衬底大小;8英寸;以及
难熔金属层:TiN。该实验过程如下:在衬底上形成金属互连,在该金属互连的表面上形成TiN层。
在TiN层的表面上形成间层绝缘膜,并通过蚀刻气体有选择地进行蚀刻以形成孔。通过使用旋涂法用有机化学溶液来处理该孔的内部,以去除该Ti的氟化物,同时将碳氟化合物保留在该TiN层的表面上,该Ti氟化物以及碳氟化合物出现在该孔的内部。
之后,该孔受到等离子体处理,以去除该碳氟化合物,并且对该孔进行填充以形成导电膜,并接着对该导电膜与该金属互连之间的电阻进行测量。
例4
按照与例3类似的方式制造通路插塞,不同之处在于采用醋酸丁酯(水溶解度2.2克/(100克水))作为有机化学溶液。
比较例1
按照与例3类似的方式制造通路插塞,不同之处在于没有用有机化学溶液进行处理。
比较例2
按照与例3类似的方式制造通路插塞,不同之处在于采用含有二甲亚砜、羟胺以及水(范围为15-25%)的剥离溶液替换例2的有机化学溶液。
比较例3
按照与例3类似的方式制造通路插塞,不同之处在于采用含有二甲亚砜、氟化胺以及水(大约30%)的剥离溶液替换例2的有机化学溶液。
结果
对于在例3和4,以及比较例1-3中获得的晶片,测量每个晶片的晶片表面上112个点处的电阻并获得平均电阻。通路电阻(平均电阻)的比较显示出,在比较例1中得到的装置的电阻为在例3和4中得到的装置的电阻的8倍,在比较例2中得到的装置的电阻为在例3和4中得到的装置的电阻的4倍,以及在比较例3中得到的装置的电阻为在例3和4中得到的装置的阻抗电阻2倍。
很清楚的是,本发明并不限于上述实施例,并且可以在不脱离本发明的保护范围和精神的情况下进行修改和改变。

Claims (6)

1.一种用于制造半导体装置的方法,包括:
在衬底上形成金属互连;
在所述金属互连的表面上形成含有钛(Ti)或钽(Ta)的难熔金属层;
形成绝缘中间层,用以覆盖所述难熔金属层;
用含有有机氟化物的蚀刻气体有选择地对所述绝缘中间层进行蚀刻,从而形成孔,在该孔中暴露出所述难熔金属层;
用有机化学溶液来处理所述孔的内部,以去除Ti或Ta的氟化物,同时将碳氟化合物保留在所述难熔金属层的表面上,所述Ti或Ta的氟化物以及所述碳氟化合物是在所述蚀刻步骤期间生成的、并且出现在所述孔的内部;以及
对所述孔的内部进行等离子体处理,以去除该碳氟化合物。
2.根据权利要求1的用于制造半导体装置的方法,进一步包括在所述孔中形成导电膜,以形成与所述金属互连耦合的耦合插塞。
3.根据权利要求1的用于制造半导体装置的方法,其中所述难熔金属层为含Ti层,所述有机化学溶液能够去除Ti的氟化物,并且所述有机化学溶液去除碳氟化合物的速率比所述Ti的氟化物低。
4.根据权利要求1的用于制造半导体装置的方法,其中所述有机化学溶液基本上不含水。
5.根据权利要求1的用于制造半导体装置的方法,其中所述有机化学溶液为丙二醇甲醚醋酸酯(PGMEA)。
6.根据权利要求1的用于制造半导体装置的方法,其中所述有机化学溶液为醋酸丁酯。
CNB2007101064547A 2006-05-29 2007-05-29 制造半导体装置的方法 Expired - Fee Related CN100511641C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006147731 2006-05-29
JP2006147731 2006-05-29

Publications (2)

Publication Number Publication Date
CN101083225A true CN101083225A (zh) 2007-12-05
CN100511641C CN100511641C (zh) 2009-07-08

Family

ID=38750060

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101064547A Expired - Fee Related CN100511641C (zh) 2006-05-29 2007-05-29 制造半导体装置的方法

Country Status (2)

Country Link
US (1) US7510967B2 (zh)
CN (1) CN100511641C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105682780A (zh) * 2013-10-30 2016-06-15 惠普发展公司,有限责任合伙企业 不平行岛蚀刻
US10086317B2 (en) 2013-10-30 2018-10-02 Hewlett-Packard Development Company, L.P. Island etched filter passages

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547289B2 (ja) * 2005-03-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US9281424B2 (en) 2012-01-24 2016-03-08 AMI Research & Development, LLC Wideband light energy waveguide and detector
US20150107650A1 (en) * 2012-01-24 2015-04-23 AMI Research & Development, LLC Monolithic broadband energy collector with detector position depending on wavelength
US9557480B2 (en) 2013-11-06 2017-01-31 R.A. Miller Industries, Inc. Graphene coupled MIM rectifier especially for use in monolithic broadband infrared energy collector

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154694A (ja) 1996-11-22 1998-06-09 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6784095B1 (en) * 2001-02-14 2004-08-31 Advanced Micro Devices, Inc. Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
US6846756B2 (en) * 2002-07-30 2005-01-25 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing low-k dielectric layer cracking in multi-layered dual damascene metallization layers
JP2004235344A (ja) 2003-01-29 2004-08-19 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US6972258B2 (en) * 2003-08-04 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively controlling damascene CD bias
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105682780A (zh) * 2013-10-30 2016-06-15 惠普发展公司,有限责任合伙企业 不平行岛蚀刻
CN105682780B (zh) * 2013-10-30 2018-03-13 惠普发展公司,有限责任合伙企业 不平行岛蚀刻
US9938139B2 (en) 2013-10-30 2018-04-10 Hewlett-Packard Development Company, L.P. Nonparallel island etching
US10086317B2 (en) 2013-10-30 2018-10-02 Hewlett-Packard Development Company, L.P. Island etched filter passages

Also Published As

Publication number Publication date
CN100511641C (zh) 2009-07-08
US7510967B2 (en) 2009-03-31
US20070275558A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
CN100511641C (zh) 制造半导体装置的方法
KR101158205B1 (ko) 고종횡비 콘택트를 에칭하는 방법
US7557043B2 (en) Method of fabricating the stacked structure and damascene process
KR100270416B1 (ko) 금속 선택성 중합체 제거 방법
US7687446B2 (en) Method of removing residue left after plasma process
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
KR100862629B1 (ko) 반도체 웨이퍼 세정 용액 및 이를 이용하여 상호접속 구조체를 형성하는 방법
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
US8835326B2 (en) Titanium-nitride removal
US9576903B2 (en) Structure with conductive plug and method of forming the same
JP2002367972A (ja) 半導体デバイスの製造方法
JPH10321610A (ja) 半導体装置の製造方法
KR20050043662A (ko) 반도체 장치의 제조 방법
CN105826245A (zh) 半导体结构的形成方法
US7347951B2 (en) Method of manufacturing electronic device
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JP4292502B2 (ja) ルテニウムシリサイド処理方法
KR20040077043A (ko) 세정액 및 이를 이용한 기판의 세정방법
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
US6861329B2 (en) Method of manufacturing capacitor in semiconductor devices
US6861348B2 (en) Pre-pattern surface modification of low-k dielectrics
JP5043498B2 (ja) 半導体装置の製造方法
US7021320B2 (en) Method of removing a via fence

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20160529